JPH06342791A - 半導体装置製造方法 - Google Patents

半導体装置製造方法

Info

Publication number
JPH06342791A
JPH06342791A JP15280193A JP15280193A JPH06342791A JP H06342791 A JPH06342791 A JP H06342791A JP 15280193 A JP15280193 A JP 15280193A JP 15280193 A JP15280193 A JP 15280193A JP H06342791 A JPH06342791 A JP H06342791A
Authority
JP
Japan
Prior art keywords
wiring
aluminum
film
insulating film
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15280193A
Other languages
English (en)
Inventor
Yoshihisa Kitahara
義久 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15280193A priority Critical patent/JPH06342791A/ja
Publication of JPH06342791A publication Critical patent/JPH06342791A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体装置製造方法において、配線
を被覆する絶縁膜にクラツクやボイドが発生しないよう
な形状の配線を形成することを目的とする。 【構成】上面側の線幅が下地基板側の線幅に対して狭く
なるように配線を形成し、配線を順台形形状に形成す
る。これにより配線に対する絶縁膜の被覆性が向上し、
配線の段部を被覆する絶縁膜にクラツクやボイドが発生
し難くなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造方法に関
し、特にレジストパターンに形成された窓を介して配線
材料層をエツチングすることにより基板上に配線パター
ンを形成する工程の製造方法に適用して好適なものであ
る。
【0002】
【従来の技術】従来、集積回路における配線材料として
アルミニウムが用いられている。このアルミニウム配線
1はシリコン基板2上に絶縁膜3を挟んで形成されたア
ルミニウム膜を塩素系のガスを用いてドライエツチング
することにより形成するのが一般的である。この場合、
レジストパターンに形成された開口部下部にアルミニウ
ムが残留することがないようにアルミニウム膜の膜厚よ
りも多目にエツチングするようになされている(いわゆ
るオーバエツチング)。
【0003】ところでオーバエツチングとなるようにア
ルミニウム膜を加工すると、本来垂直であるべきアルミ
ニウム配線1の側壁がこの工程の間に両側から削られ、
断面形状が逆台形になることがある(図3)。この現象
はオーバエツチング量を少なくする場合にも起り得、ア
ルミニウムの膜厚が比較的厚めの場合に生じることがあ
る。
【0004】
【発明が解決しようとする課題】ところがこのようにア
ルミニウム配線1の断面が逆台形形状に形成されている
と、層間絶縁膜4をCVD(Chemical Vapor Depositio
n )によつて成長させる際にこの形状が増幅され、図4
に示すように側壁と平坦面との境界部分にオーバハング
が生じ易くなる。このようなオーバハングがあるとこの
部分にひび割れ(クラツク)4Aが入り易い問題があつ
た。またスパツタ法や蒸着法によつて層間絶縁膜4の上
に第2層目のアルミニウム膜5を形成すると、オーバハ
ングの部分にアルミニウムが一様に付着せず断線するお
それがあつた(図5)。
【0005】本発明は以上の点を考慮してなされたもの
で、クラツクやボイドの発生のおそれなく絶縁膜を配線
上に形成することができる半導体装置製造方法を提案し
ようとするものである。
【0006】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、下地基板2、3上に形成された配
線材料層11をエツチングして配線10を形成する工程
において、配線材料層11を少なくとも2段階に分けて
エツチングし、上面側10Aの線幅d1が下地基板2、
3側の線幅d2に比して狭くなる断面階段形状に配線1
0を形成するようにする。
【0007】
【作用】上面側10Aの線幅d1が下地基板2、3側の
線幅d2に対して狭くなるように配線10を形成したこ
とにより、配線10を順台形形状に形成することができ
る。これにより配線10に対する絶縁膜15の被覆性は
向上し、配線10の段部を覆う部分にクラツクやボイド
が発生するおそれを有効に回避することができる。
【0008】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0009】図1及び図2において10はアルミニウム
配線を示し、基板に形成される配線の断面が凸形状に形
成されることを除いて図3〜図5に示すアルミニウム配
線1と同様の工程によつて形成されるようになされてい
る。まず絶縁膜3の上に蒸着されたアルミニウム膜11
の上にポジ形のフオトレジスト(図示せず)を塗布し、
アルミニウム配線10における上段10Aにあたる線幅
にレジストパターン12をパターニングする(図1
(A))。
【0010】続いて前工程によつて得られたレジストパ
ターン12をマスクとしてアルミニウム膜11をエツチ
ングする。この実施例の場合、エツチングガスには塩素
系ガス(塩素Cl2 又は塩化ほう素BCl3 )とトリク
ロロメタンCHCl3 が用いられる。ここでトリクロロ
メタンCHCl3 はアルミニウム膜11の側壁に保護膜
を形成することによりエツチングの異方性を得るのに用
いられるガスである。
【0011】このエツチング処理はアルミニウム膜11
の膜厚がエツチング開始時における膜厚に対して2分の
1になるまで続けられ、所定の膜厚に達した時点で停止
される(図1(B))。この後、マスクとして使用され
たレジストパターン12をアルミニウム膜11から除去
し、突起11Aが形成されたアルミニウム膜11を得る
(図1(C))。この突起11Aがアルミニウム配線1
0の上段10Aに相当する。
【0012】続いてアルミニウム膜11上にフオトレジ
スト(図示せず)を塗布し、前工程によつて得られた突
起11Aを覆うようにレジストパターン14をパターニ
ングする(図1(D))。このとき前回のパターニング
の際に用いてレジストパターン12の線幅d1を 100と
すると、今回のパターニングの際に用いるレジストパタ
ーン14の線幅d2は 120程度である。
【0013】因にこのレジストパターン14を形成する
際に照射される露光光のエネルギーはレジストパターン
12の形成時において照射された露光光のエネルギーに
比して弱めに設定される。
【0014】このレジストパターン14をマスクとして
突起11Aの周辺に残つたアルミニウム膜11を再度エ
ツチングすると、突起11Aの下部に線幅d1より太い
線幅d2の台座11Bが形成される。この台座11Bが
アルミニウム配線10の下段10Bに相当する(図2
(E))。
【0015】これにより階段状の断面を有するアルミニ
ウム配線10が形成される。ここで突起11Aと台座1
1Bの膜厚はそれぞれアルミニウム膜11の膜厚に対し
て2分の1である。従つてエツチングの際にたとえ突起
11Aと台座11Bの側壁がエツチングされたとしても
そのエツチング量は膜厚が従来の2分の1であるためご
くわずかであり側壁はほぼ垂直に形成される。
【0016】この工程によつて所定の形状のアルミニウ
ム配線10が得られると、CVDによる層間絶縁膜15
の成長工程に移り、絶縁膜3の上に露出しているアルミ
ニウム配線10を保護する(図2(F))。ここで層間
絶縁膜15をシリコン酸化膜(SiO2 )によつて形成
する場合には常圧CVDが用いられる。このときシラン
(SiH4 )と酸素(O2 )が原料ガスとして使用さ
れ、 400〔℃〕程度に加熱された基板上に流される。ま
たこのときホスヒン(PH3 )がシリコン酸化膜を堆積
させるために添加される。
【0017】一方、層間絶縁膜15をシリコン窒化膜
(Si3 N4 )によつて形成する場合には減圧CVDが
用いられる。このときシラン(SiH4 )とアンモニア
(NH3 )が原料ガスとして使用され、 200〔℃〕程度
に加熱された基板上に流される。
【0018】ここでアルミニウム配線10の断面形状は
基板側が幅広の順台形形状であり、加えて外側面に形成
された段差も従来の場合に比して小さいためアルミニウ
ム配線10の側壁に沿つて堆積される層間絶縁膜15の
膜厚は基板面上に堆積される膜厚とほぼ同じ膜厚とする
ことができる。このように層間絶縁膜15は均一に形成
されるため層間絶縁膜15の折れ曲がり部分においても
オーバーハングは生じず、クラツクやボイドは生じ難
い。
【0019】また多層配線とする場合には層間絶縁膜1
5の表面にアルミニウム膜16をスパツタ法によつて蒸
着し、第2のアルミニウム配線を形成する(図2
(G))。この場合、層間絶縁膜15にはオーバーハン
グ部分がなくその断面形状は順台形形状であるためアル
ミニウム配線が断線するおそれもない。この結果、半導
体装置の信頼性が一段と向上する。
【0020】以上の構成によれば、アルミニウム配線1
0の断面形状を基板側から凸形状となるように形成した
ことにより配線の表面を覆うように形成される層間絶縁
膜15を順台形形状に形成することができ、層間絶縁膜
15のうちアルミニウム配線10を覆う部分に発生する
おそれがあつたクラツクやボイドを有効に回避すること
ができる。また層間絶縁膜15上に第2のアルミニウム
配線を重ねて形成する場合にもアルミニウムを断線なく
形成することができる。
【0021】なお上述の実施例においては、下地基板上
におけるエツチング残りを防止するためにアルミニウム
膜11をオーバエツチングする場合について述べたが、
本発明はこれに限らず、オーバエツチング工程を含まな
い場合にも適用し得る。
【0022】また上述の実施例においては、ドライエツ
チングによつてアルミニウム膜11をエツチングする場
合について述べたが、本発明はこれに限らず、ウエツト
エツチングの場合にも適用し得る。
【0023】さらに上述の実施例においては、エツチン
グ工程を2回に分け、2回目のエツチング工程では1回
目のエツチング工程の場合に形成した線幅d1よりも太
い線幅d2となるようにアルミニウム膜11をエツチン
グする場合について述べたが、本発明はこれに限らず、
3回以上のエツチング工程によりアルミニウム膜11を
加工するようにしても良い。
【0024】さらに上述の実施例においては、凸形状の
アルミニウム配線10の上段10Aと下段10Bの膜厚
をほぼ同じ膜厚となるように形成する場合について述べ
たが、本発明はこれに限らず、下段10Bの膜厚はアル
ミニウム膜11の膜厚に対して約4分の1から2分の1
の範囲で形成しても良い。
【0025】さらに上述の実施例においては、アルミニ
ウム配線10を断面が凸形状になるように形成する場合
について述べたが、本発明はこれに限らず、基板に近い
側の線幅が基板から遠い側の線幅に比して長くなるよう
な階段形状に形成されていれば良い。
【0026】さらに上述の実施例においては、アルミニ
ウム配線10の上段10Aの線幅を100としたとき下
段の線幅が120となるように形成する場合について述
べたが、本発明はこれに限らず、他の比率に形成しても
良い。
【0027】さらに上述の実施例においては、多層配線
とする場合について述べたが、本発明はこれに限らず、
単層配線の場合にも適用し得る。
【0028】さらに上述の実施例のおいては、CVDに
よつて層間絶縁膜15を形成する場合のプロセス条件は
上述の場合に限らず他の条件によつて形成しても良い。
同様にエツチング条件も他の条件によつても良い。
【0029】さらに上述の実施例においては、配線をア
ルミニウム配線とする場合について述べたが、本発明は
これに限らず、配線はアルミニウムを含む合金で形成し
ても良く、また多結晶シリコンによつて形成しても良
い。
【0030】
【発明の効果】上述のように本発明によれば、上面側の
線幅が下地基板側の線幅に対して狭くなるように配線を
形成し、配線を順台形形状に形成する。これにより配線
に対する絶縁膜の被覆性を向上することができ、配線の
角部におけるクラツクやボイドの発生を有効に回避する
ことができる。。
【図面の簡単な説明】
【図1】本発明による半導体装置製造方法の一実施例を
工程順に示す断面図である。
【図2】本発明による半導体装置製造方法の一実施例を
工程順に示す断面図である。
【図3】従来における製造方法によつて形成される配線
の断面形状の説明に供する断面図である。
【図4】層間絶縁膜に生じるクラツクの説明に供する断
面図である。
【図5】多層配線時に生じる断線の説明に供する断面図
である。
【符号の説明】
1、10……アルミニウム配線、2……シリコン基板、
3……絶縁膜、4、15……層間絶縁膜、5、11、1
6……アルミニウム膜、12、14……レジストパター
ン。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】下地基板上に形成された配線材料層をエツ
    チングして配線を形成する工程において、 上記配線材料層を少なくとも2段階に分けてエツチング
    し、 上面側の線幅が上記下地基板側の線幅に比して狭くなる
    断面階段形状に上記配線を形成することを特徴とする半
    導体装置製造方法。
  2. 【請求項2】上記配線材料層をドライエツチングすると
    共に、上記配線材料層をオーバーエツチングすることに
    より上記配線を形成することを特徴とする請求項1に記
    載の半導体装置製造方法。
  3. 【請求項3】上記配線材料層はアルミニウム又はアルミ
    ニウムを含む合金でなることを特徴とする請求項2に記
    載の半導体装置製造方法。
JP15280193A 1993-05-31 1993-05-31 半導体装置製造方法 Pending JPH06342791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15280193A JPH06342791A (ja) 1993-05-31 1993-05-31 半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15280193A JPH06342791A (ja) 1993-05-31 1993-05-31 半導体装置製造方法

Publications (1)

Publication Number Publication Date
JPH06342791A true JPH06342791A (ja) 1994-12-13

Family

ID=15548457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15280193A Pending JPH06342791A (ja) 1993-05-31 1993-05-31 半導体装置製造方法

Country Status (1)

Country Link
JP (1) JPH06342791A (ja)

Similar Documents

Publication Publication Date Title
US7537998B2 (en) Method for forming salicide in semiconductor device
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
US6214725B1 (en) Etching method
JPH08321545A (ja) 配線形成法
JPH1041389A (ja) 半導体装置の製造方法
JPH09321053A (ja) 半導体装置及びその製造方法
JPH06342791A (ja) 半導体装置製造方法
JPH10189590A (ja) 半導体装置及びその製造方法
JPH07201851A (ja) 半導体装置の製造方法
JPH1187507A (ja) 半導体装置およびその製造方法
JPH05299397A (ja) 金属プラグの形成方法
US7205243B2 (en) Process for producing a mask on a substrate
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH05175159A (ja) 半導体素子の製造方法
KR100299380B1 (ko) 반도체소자의금속배선형성방법
JPH04290460A (ja) 半導体装置の製造方法
JP4207284B2 (ja) 半導体装置の製造方法
KR100208437B1 (ko) 반도체 소자의 금속층 형성방법
JP2001185616A (ja) 半導体装置及びその製造方法
KR100291189B1 (ko) 반도체 장치 제조 방법
JPH09321141A (ja) 半導体装置の製造方法
JP2003264228A (ja) 半導体装置の製造方法
JPH07312367A (ja) 半導体装置の製造方法
JPH11224876A (ja) 接続孔の形成方法