JPH06334034A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06334034A JPH06334034A JP5118897A JP11889793A JPH06334034A JP H06334034 A JPH06334034 A JP H06334034A JP 5118897 A JP5118897 A JP 5118897A JP 11889793 A JP11889793 A JP 11889793A JP H06334034 A JPH06334034 A JP H06334034A
- Authority
- JP
- Japan
- Prior art keywords
- holder
- processing
- substrate
- semiconductor device
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】小量多品種生産、低歩留まりの生産において、
より無駄のない半導体装置の製造方法を提供する。 【構成】１チップ単位またはいくつかのチップ単位に分
割した基板４をホルダー３で支持し、ホルダー単位で処
理を行う。また、工程途中で異物検査、電気測定を行
い、不良の発見されない基板４のみを加工する。
より無駄のない半導体装置の製造方法を提供する。 【構成】１チップ単位またはいくつかのチップ単位に分
割した基板４をホルダー３で支持し、ホルダー単位で処
理を行う。また、工程途中で異物検査、電気測定を行
い、不良の発見されない基板４のみを加工する。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板を加工する半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造は、限られた種
類の半導体装置をいかに大量に、低価格で製造するかを
目標に改善されてきたが、近年、多くの品種の半導体装
置をそれぞれ小量のみ生産することが多くなってきた。
また、従来の製造方法ではある程度歩留まりが得られた
ため、１枚の基板から多くの正常な半導体装置を得るこ
とができた。しかしながら、近年では、半導体装置の微
細化、高集積化、大面積化にともない、高い歩留まりを
得ることが困難になってきており、１枚の基板から多く
の正常な半導体装置を得ることが困難となっている。
類の半導体装置をいかに大量に、低価格で製造するかを
目標に改善されてきたが、近年、多くの品種の半導体装
置をそれぞれ小量のみ生産することが多くなってきた。
また、従来の製造方法ではある程度歩留まりが得られた
ため、１枚の基板から多くの正常な半導体装置を得るこ
とができた。しかしながら、近年では、半導体装置の微
細化、高集積化、大面積化にともない、高い歩留まりを
得ることが困難になってきており、１枚の基板から多く
の正常な半導体装置を得ることが困難となっている。
【０００３】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。図５は
従来の半導体装置の製造方法における１枚のウエハ上の
チップの並びを示す概略図である。図５において、１は
ウエハ、２はその上に形成されるチップである。従来
は、１枚のウエハ１上にフォトリソ工程において等しい
パターンの多数ショット、全面の膜形成、全面のエッチ
ング等の工程を繰り返すことにより、多数のチップ２を
同時に形成した。その後、ダイシング工程においてそれ
ぞれのチップを分割しパッケージングを行う。こうして
１枚のウエハ１に同一のチップ２を多数形成することに
より、最も効率よくかつ大量に同一品種の半導体装置を
製造することができた。
半導体装置の製造方法の一例について説明する。図５は
従来の半導体装置の製造方法における１枚のウエハ上の
チップの並びを示す概略図である。図５において、１は
ウエハ、２はその上に形成されるチップである。従来
は、１枚のウエハ１上にフォトリソ工程において等しい
パターンの多数ショット、全面の膜形成、全面のエッチ
ング等の工程を繰り返すことにより、多数のチップ２を
同時に形成した。その後、ダイシング工程においてそれ
ぞれのチップを分割しパッケージングを行う。こうして
１枚のウエハ１に同一のチップ２を多数形成することに
より、最も効率よくかつ大量に同一品種の半導体装置を
製造することができた。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、多くの品種を小量のみ生産する場合に無
駄が発生するという問題点があった。また、半導体装置
チップの微細化、高集積化にともない、そのウエハの中
心部と周辺部での膜厚やエッチングレートの違いが半導
体装置の特性に影響を与えるという問題が生じる。ま
た、歩留まりの低下にともない、最終工程を終了した後
の１枚のウエハから得られる正常な半導体装置はほんの
わずかな数となり、それ以外のチップに対してはある工
程で不良になった後も正常なチップと同様な処理が行わ
れており、無駄が発生していた。
うな方法では、多くの品種を小量のみ生産する場合に無
駄が発生するという問題点があった。また、半導体装置
チップの微細化、高集積化にともない、そのウエハの中
心部と周辺部での膜厚やエッチングレートの違いが半導
体装置の特性に影響を与えるという問題が生じる。ま
た、歩留まりの低下にともない、最終工程を終了した後
の１枚のウエハから得られる正常な半導体装置はほんの
わずかな数となり、それ以外のチップに対してはある工
程で不良になった後も正常なチップと同様な処理が行わ
れており、無駄が発生していた。
【０００５】本発明は上記問題点に鑑み、小量多品種生
産、低歩留まりの生産において、より無駄のない半導体
装置の製造方法を提供するものである。
産、低歩留まりの生産において、より無駄のない半導体
装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、ダイシング工程
以前において基板を分割し、分割した基板をホルダーで
保持して加工することを特徴とするものである。
めに本発明の半導体装置の製造方法は、ダイシング工程
以前において基板を分割し、分割した基板をホルダーで
保持して加工することを特徴とするものである。
【０００７】また、分割した基板を保持するホルダーの
表面をシリコンとしたことを特徴とするものである。さ
らに、分割した基板を加工する際に、完成前の段階で検
査をする工程を設け、この検査により異常が検出された
基板を前記検査工程以降の工程で処理しないようにする
ものである。
表面をシリコンとしたことを特徴とするものである。さ
らに、分割した基板を加工する際に、完成前の段階で検
査をする工程を設け、この検査により異常が検出された
基板を前記検査工程以降の工程で処理しないようにする
ものである。
【０００８】
【作用】本発明は上記した方法を用いることにより、１
回の処理をウエハ単位でなくチップ単位で行うことがで
き、必要なチップのみを処理することができる。また、
半導体装置の微細さ、高集積度を満足させるために必要
なチップ内の膜厚、エッチングレートの均一性が保たれ
る部分にのみチップをおいて加工することができ、周囲
の部分から不良品を発生する無駄をなくすことができ
る。
回の処理をウエハ単位でなくチップ単位で行うことがで
き、必要なチップのみを処理することができる。また、
半導体装置の微細さ、高集積度を満足させるために必要
なチップ内の膜厚、エッチングレートの均一性が保たれ
る部分にのみチップをおいて加工することができ、周囲
の部分から不良品を発生する無駄をなくすことができ
る。
【０００９】また、分割した基板を保持するためのホル
ダーは、工程によっては材質に影響されないが、特定の
エッチング工程などでは、加工しようとするチップの周
囲の表面の材料や面積によって加工形状が変化する工程
もあるため、チップ表面と同質のシリコンを表面材料と
したホルダーを用いることにより、従来と同様の加工を
行うことが可能となる。
ダーは、工程によっては材質に影響されないが、特定の
エッチング工程などでは、加工しようとするチップの周
囲の表面の材料や面積によって加工形状が変化する工程
もあるため、チップ表面と同質のシリコンを表面材料と
したホルダーを用いることにより、従来と同様の加工を
行うことが可能となる。
【００１０】さらに、工程の途中で、表面異物検査や、
電気測定などの検査を行い、不良が発生していると判断
できた時点で不良品の加工を中止し、良品のみを集めて
加工することにより、無駄な処理をすることを防ぐこと
ができる。
電気測定などの検査を行い、不良が発生していると判断
できた時点で不良品の加工を中止し、良品のみを集めて
加工することにより、無駄な処理をすることを防ぐこと
ができる。
【００１１】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１２】図１は本発明の第１の実施例における半導
体装置の製造方法における加工時のチップの並びを示す
概略図である。図１において、２はチップ、３はホルダ
ーである。
体装置の製造方法における加工時のチップの並びを示す
概略図である。図１において、２はチップ、３はホルダ
ーである。
【００１３】まず基板をいくつかのチップ２あるいは１
つづつのチップ単位に、加工前あるいはある工程まで加
工した後に分割する。それらのうち等しい条件で加工さ
れる分割した基板を集めてホルダー３で保持する。この
際、加工すべき分割した基板が登載されている部分は、
これらの加工の際に必要となる加工精度をみたすことが
できる面積内に入るように設定する。
つづつのチップ単位に、加工前あるいはある工程まで加
工した後に分割する。それらのうち等しい条件で加工さ
れる分割した基板を集めてホルダー３で保持する。この
際、加工すべき分割した基板が登載されている部分は、
これらの加工の際に必要となる加工精度をみたすことが
できる面積内に入るように設定する。
【００１４】次に、このホルダー単位で加工装置で処理
を繰り返すことにより半導体装置を完成させる。本実施
例で用いるホルダー３は図２に示すように、複数あるい
は１つのチップあるいは分割した基板を保持できる保持
凹部をもつ形状をしたものである。
を繰り返すことにより半導体装置を完成させる。本実施
例で用いるホルダー３は図２に示すように、複数あるい
は１つのチップあるいは分割した基板を保持できる保持
凹部をもつ形状をしたものである。
【００１５】図３にホルダー３に１あるいはそれ以上の
個数のチップからなる分割した基板４を保持したときの
断面図を示す。図３（ａ）では、最も単純な構造のホル
ダー３の例を示しており、凹段部を設けて分割した基板
４を水平方向および垂直方向に支える形状をしている。
一部の工程では、ホルダー３の表面と分割した基板４の
表面との高さがほぼ一致していないと加工状態が変わる
工程もあり、その場合には図に示すような基板４の表面
と一致した表面をもつホルダー３を用いる。
個数のチップからなる分割した基板４を保持したときの
断面図を示す。図３（ａ）では、最も単純な構造のホル
ダー３の例を示しており、凹段部を設けて分割した基板
４を水平方向および垂直方向に支える形状をしている。
一部の工程では、ホルダー３の表面と分割した基板４の
表面との高さがほぼ一致していないと加工状態が変わる
工程もあり、その場合には図に示すような基板４の表面
と一致した表面をもつホルダー３を用いる。
【００１６】図３（ｂ）には、基板４を下向きに処理す
る必要がある場合や、基板４を固定しなければならない
場合に用いるホルダーの例を示す。図のように、ホルダ
ーはＡ，Ｂ２つの部分からなり、ホルダＡ５にはテーパ
型をもつ穴を設け、ホルダーＡ５とホルダーＢ６によっ
て分割した基板４がはさまれるような構造となってい
る。
る必要がある場合や、基板４を固定しなければならない
場合に用いるホルダーの例を示す。図のように、ホルダ
ーはＡ，Ｂ２つの部分からなり、ホルダＡ５にはテーパ
型をもつ穴を設け、ホルダーＡ５とホルダーＢ６によっ
て分割した基板４がはさまれるような構造となってい
る。
【００１７】上記のように、基板を分割してホルダー３
で支持し、ホルダー単位で処理を行うことによって、必
要な基板（チップ）のみを処理することができ、多品種
小量の生産の際も無駄を発生することがない。また、膜
厚、エッチングレートの均一性が保たれる部分にのみ基
板をおいて加工することができ、周囲の部分から不良品
を発生する無駄をなくすことができる。
で支持し、ホルダー単位で処理を行うことによって、必
要な基板（チップ）のみを処理することができ、多品種
小量の生産の際も無駄を発生することがない。また、膜
厚、エッチングレートの均一性が保たれる部分にのみ基
板をおいて加工することができ、周囲の部分から不良品
を発生する無駄をなくすことができる。
【００１８】さらに、工程の途中で、基板の表面異物検
査や、電気測定などの検査を行い、不良が発生している
と判断できた時点で不良品の加工を中止し、良品の基板
のみを再度ホルダーにセットしなおすことにより、不良
基板に対して加工するといった無駄な処理をすることを
防ぐことができる。
査や、電気測定などの検査を行い、不良が発生している
と判断できた時点で不良品の加工を中止し、良品の基板
のみを再度ホルダーにセットしなおすことにより、不良
基板に対して加工するといった無駄な処理をすることを
防ぐことができる。
【００１９】以下本発明の第２の実施例について図面を
参照しながら説明する。図４は本発明の第２の実施例を
示す半導体装置の製造方法において用いるホルダー３の
断面図である。本実施例で用いるホルダー３は図に示す
ように、分割した基板４で表面が隠れるホルダー３の本
体は石英部１０とし、表面が露出する部分１１の材料を
シリコンとする。本実施例のホルダー３を用いることに
より、エッチングの際にエッチングガスがホルダー３の
表面と反応して処理状態が変わることや、膜形成時に膜
とホルダー３との密着性が悪く膜はがれが生じて歩留ま
りを低下するといった問題をなくすことができる。
参照しながら説明する。図４は本発明の第２の実施例を
示す半導体装置の製造方法において用いるホルダー３の
断面図である。本実施例で用いるホルダー３は図に示す
ように、分割した基板４で表面が隠れるホルダー３の本
体は石英部１０とし、表面が露出する部分１１の材料を
シリコンとする。本実施例のホルダー３を用いることに
より、エッチングの際にエッチングガスがホルダー３の
表面と反応して処理状態が変わることや、膜形成時に膜
とホルダー３との密着性が悪く膜はがれが生じて歩留ま
りを低下するといった問題をなくすことができる。
【００２０】
【発明の効果】以上のように本発明は、基板を分割して
加工することと、分割した基板を加工する際に前記分割
した基板を保持するためのホルダーを用いること、ま
た、分割した基板を保持するホルダーにシリコン部を設
けたこと、さらには、分割した基板を加工する際に、完
成前の段階で検査をする工程を設けることと、前記検査
により異常が検出された基板を前記検査工程以降の工程
で処理しないことによって、小量多品種生産、低歩留ま
りの生産において、より無駄のない半導体装置の製造方
法を提供するものである。
加工することと、分割した基板を加工する際に前記分割
した基板を保持するためのホルダーを用いること、ま
た、分割した基板を保持するホルダーにシリコン部を設
けたこと、さらには、分割した基板を加工する際に、完
成前の段階で検査をする工程を設けることと、前記検査
により異常が検出された基板を前記検査工程以降の工程
で処理しないことによって、小量多品種生産、低歩留ま
りの生産において、より無駄のない半導体装置の製造方
法を提供するものである。
【図１】本発明の第１の実施例における半導体装置の製
造方法における加工時のチップの並びを示す概略図
造方法における加工時のチップの並びを示す概略図
【図２】同実施例における製造方法の説明のためのホル
ダーの概念図
ダーの概念図
【図３】同実施例におけるホルダーの断面図
【図４】本発明の第２の実施例におけるホルダーの断面
図
図
【図５】従来の半導体装置の製造方法における１枚のウ
エハ上のチップの並びを示す概略図
エハ上のチップの並びを示す概略図
２ チップ ３ ホルダー ４ 分割した基板 １０ 石英部 １１ シリコン部
Claims (3)
- 【請求項１】 ダイシング工程以前の工程において、基
板を１チップ単位またはいくつかのチップ単位に分割
し、分割した基板をホルダーに保持させて加工すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 ホルダーは表面がシリコンである請求項
１記載の半導体装置の製造方法。 - 【請求項３】 分割した基板の加工において、完成前の
段階で検査をする工程を設け、前記検査により検出され
た異常基板を前記検査工程以降の工程で処理しないこと
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5118897A JPH06334034A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5118897A JPH06334034A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334034A true JPH06334034A (ja) | 1994-12-02 |
Family
ID=14747873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5118897A Pending JPH06334034A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334034A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999060618A1 (fr) * | 1998-05-19 | 1999-11-25 | T.I.F. Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif |
| WO1999060619A1 (fr) * | 1998-05-19 | 1999-11-25 | T.I.F. Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif |
| US6479306B1 (en) | 1998-05-19 | 2002-11-12 | Niigata Seimitsu Co., Ltd. | Method for manufacturing semiconductor device |
-
1993
- 1993-05-21 JP JP5118897A patent/JPH06334034A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999060618A1 (fr) * | 1998-05-19 | 1999-11-25 | T.I.F. Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif |
| WO1999060619A1 (fr) * | 1998-05-19 | 1999-11-25 | T.I.F. Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif |
| US6479306B1 (en) | 1998-05-19 | 2002-11-12 | Niigata Seimitsu Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7016750B2 (en) | Method, device, computer-readable storage medium and computer program element for monitoring of a manufacturing process | |
| US20090171495A1 (en) | Method of controlling statuses of wafers | |
| CN101233610A (zh) | 制造探针卡的方法及装置 | |
| JP2000174077A (ja) | 半導体ウエハーの検査方法 | |
| JPH06334034A (ja) | 半導体装置の製造方法 | |
| US5711848A (en) | Non-product patterned particle test wafer and testing method therefor | |
| US6969620B2 (en) | Semiconductor device inspection system | |
| US20020190028A1 (en) | Method of improving uniformity of etching of a film on an article | |
| US7253093B2 (en) | Method for fabricating interconnection in an insulating layer on a wafer | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| JP2000033563A (ja) | 研磨代の管理方法およびこれを用いたウエーハの製造方法 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| KR100866451B1 (ko) | 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법 | |
| JPH02224358A (ja) | 半導体装置の製造方法 | |
| TWI272688B (en) | Frequency-domain mask, and its realizing method, test method using the same to inspect repeated pattern defects | |
| JPH02184063A (ja) | 半導体装置及びその製造方法 | |
| JP2867896B2 (ja) | 半導体装置の製造方法 | |
| JP2985846B2 (ja) | ドライエッチング装置の定期クリ−ニング頻度評価用ウェハ− | |
| JPS6228567B2 (ja) | ||
| KR19980082700A (ko) | 반도체장치의 금속막 식각방법 | |
| JPH04158506A (ja) | 半導体装置 | |
| JPH0350718A (ja) | 半導体集積回路の製造方法 | |
| JP3487297B2 (ja) | 半導体装置の検査方法及び検査用ウェハ及び検査用パターンマスク | |
| JP2002124551A (ja) | 半導体選別装置および半導体選別方法 | |
| JPS5966112A (ja) | 半導体チツプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |