JPH04158506A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04158506A JPH04158506A JP28505990A JP28505990A JPH04158506A JP H04158506 A JPH04158506 A JP H04158506A JP 28505990 A JP28505990 A JP 28505990A JP 28505990 A JP28505990 A JP 28505990A JP H04158506 A JPH04158506 A JP H04158506A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- chips
- semiconductor chips
- marking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 239000000523 sample Substances 0.000 abstract description 9
- 230000002950 deficient Effects 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000013100 final test Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 20
- 238000007689 inspection Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、良品率の向上を図ることのできる半導体装置
に関するものである。
に関するものである。
従来の技術
半導体装置を大量に生産し、コストを削減するために、
現在−枚の半導体基板半導体ウエノ１上に同じパターン
をもつ半導体を複数個製作−する方法が採用されている
。モして増々要望される高機能化、高集積化、低価格化
を実現するために、半導体チップ内の素子寸法の微小化
や、半導体ウエノ＼の大口径化が進められている。−枚
の半導体つエバの大口径化は現在８インチサイズまで実
現し、また素子の寸法はサブミクロン領域まで達成して
いる。この結果、−枚の半導体ウェハに製作される半導
体チップの数は、６インチサイズのウェハで数百〜数千
チップにもおよんでいる。
現在−枚の半導体基板半導体ウエノ１上に同じパターン
をもつ半導体を複数個製作−する方法が採用されている
。モして増々要望される高機能化、高集積化、低価格化
を実現するために、半導体チップ内の素子寸法の微小化
や、半導体ウエノ＼の大口径化が進められている。−枚
の半導体つエバの大口径化は現在８インチサイズまで実
現し、また素子の寸法はサブミクロン領域まで達成して
いる。この結果、−枚の半導体ウェハに製作される半導
体チップの数は、６インチサイズのウェハで数百〜数千
チップにもおよんでいる。
−枚のウェハに製作した半導体チップは拡散工程と呼ば
れる半導体回路製作工程を経た後、おのおの１つずつの
半導体チップに分割し、後工程の組立て工程で、１チツ
プずつプラスチック樹脂やセラミックに封止し、完成品
となる。
れる半導体回路製作工程を経た後、おのおの１つずつの
半導体チップに分割し、後工程の組立て工程で、１チツ
プずつプラスチック樹脂やセラミックに封止し、完成品
となる。
発明が解決しようとする課題
半導体ウェハの大口径化に従ってチップの取れ数は増加
するが、ウェハ内の各チップの性能は完全に同じである
事が要求される。しかし現状では拡散工程の様々な工程
（リソグラフィー、エツチング、拡散炉、ＣＶＤ等）で
、ウェハ内の各チップの処理状態（素子寸法や拡散深さ
等）を完全に均一にすることは不可能であり、ある程度
のバラツキを生じている。その結果、拡散後の検査にお
いて、各半導体チップの特性にもバラツキを生じている
。この特製バラツキが、ある程度の範囲内つまり、定め
られた規格内であれば良品として扱えるが、規格外とな
れば不良品となる。現在は拡散工程が完了した時点でウ
ェハ状態のまま一度検査（プローブ検査と称す）を行な
う。その後、各半導体チップを分割して、プローブ検査
で良品となったチップのみ拾い出して組立てを行なう。
するが、ウェハ内の各チップの性能は完全に同じである
事が要求される。しかし現状では拡散工程の様々な工程
（リソグラフィー、エツチング、拡散炉、ＣＶＤ等）で
、ウェハ内の各チップの処理状態（素子寸法や拡散深さ
等）を完全に均一にすることは不可能であり、ある程度
のバラツキを生じている。その結果、拡散後の検査にお
いて、各半導体チップの特性にもバラツキを生じている
。この特製バラツキが、ある程度の範囲内つまり、定め
られた規格内であれば良品として扱えるが、規格外とな
れば不良品となる。現在は拡散工程が完了した時点でウ
ェハ状態のまま一度検査（プローブ検査と称す）を行な
う。その後、各半導体チップを分割して、プローブ検査
で良品となったチップのみ拾い出して組立てを行なう。
組立て後再び検査（ファイナル検査と称す）を行ない、
最終的な良品を得る。
最終的な良品を得る。
プローブ検査時での特性のバラツキは、ウェハ内で分布
を発生している場合が多く、特に不良チップの分布は拡
散工程にフィードバックをかけるためにも検査時の重要
な調査対象となっている。しかし、拡散工程のウェハ内
バラツキが原因で、組立て後のファイナル検査で不良と
なる場合もあり、この場合は、チップが分割されている
ため、組立て品を再びチップに開封してもウェハ内のど
の部分にあったチップかが判別できない。
を発生している場合が多く、特に不良チップの分布は拡
散工程にフィードバックをかけるためにも検査時の重要
な調査対象となっている。しかし、拡散工程のウェハ内
バラツキが原因で、組立て後のファイナル検査で不良と
なる場合もあり、この場合は、チップが分割されている
ため、組立て品を再びチップに開封してもウェハ内のど
の部分にあったチップかが判別できない。
よってファイナル検査時では不良品の原因や特性バラツ
キの原因を拡散工程へフィードバックして改善を行なう
事は非常に困難となっている。
キの原因を拡散工程へフィードバックして改善を行なう
事は非常に困難となっている。
課題を解決するための手段
本発明は前記問題点を解決するもので、ウェハ状態にお
いて各半導体チップの角に順に刻印をしてお（ものであ
る。
いて各半導体チップの角に順に刻印をしてお（ものであ
る。
作用
このようにすれば、ファイナル検査後の不良品解析や特
性バラツキの解析を行なう際に、組立て品を開封すれば
、そのチップがウェハのどの場所に存在したかが特定で
き、拡散工程時のウェハ内分布調査が可能となり、拡散
工程の改善へ結びつけることができる。
性バラツキの解析を行なう際に、組立て品を開封すれば
、そのチップがウェハのどの場所に存在したかが特定で
き、拡散工程時のウェハ内分布調査が可能となり、拡散
工程の改善へ結びつけることができる。
実施例
以下添付図面に従って、本発明の一実施例を説明する。
図に示す、如く、半導体ウェハ１上に拡散工程により複
数個の半導体チップ２を形成した後、プローブ検査前に
同ウェハ１上の半導体チップ２の角にレーザーにて順に
通し番号３を刻印する。番号３を刻印後、プローブ検査
を行ない、個々のチップに分割して組立て工程を行なう
。なお、番号３の刻印はチップに分割する前であれば、
拡散工程の初めからプローブ検査までのどの段階で行な
ってもよい。
数個の半導体チップ２を形成した後、プローブ検査前に
同ウェハ１上の半導体チップ２の角にレーザーにて順に
通し番号３を刻印する。番号３を刻印後、プローブ検査
を行ない、個々のチップに分割して組立て工程を行なう
。なお、番号３の刻印はチップに分割する前であれば、
拡散工程の初めからプローブ検査までのどの段階で行な
ってもよい。
また、実施例では印を通し番号３としたが、記号や図形
であっても同一ウェハ１上の半導体チップ２間で互いに
異なっており、ウェハ１内の存在箇所が同定できるもの
であれば何でも良い。
であっても同一ウェハ１上の半導体チップ２間で互いに
異なっており、ウェハ１内の存在箇所が同定できるもの
であれば何でも良い。
発明の効果
本発明によれば、半導体装置の最終検査における不良品
の原因や特性のバラツキ原因を、製作段階の拡散工程の
バラツキにまでフィードバックしてつきとめることが可
能となり、拡散工程の均一性向上や改善に結びつけるこ
とができる。そして最終的に完成品の良品率を高め、特
性バラツキの少ない均一な半導体装置の量産が可能とな
る。
の原因や特性のバラツキ原因を、製作段階の拡散工程の
バラツキにまでフィードバックしてつきとめることが可
能となり、拡散工程の均一性向上や改善に結びつけるこ
とができる。そして最終的に完成品の良品率を高め、特
性バラツキの少ない均一な半導体装置の量産が可能とな
る。
図は本発明の一実施例の半導体装置を示す平面図である
。 １・・・・・・半導体基板（半導体ウェハ）、２・・・
・・・半導体チップ、３・・・・・・通し番号。
。 １・・・・・・半導体基板（半導体ウェハ）、２・・・
・・・半導体チップ、３・・・・・・通し番号。
Claims (1)
- 一枚の半導体基板上に複数個の同じ半導体チップを製作
し、上記複数の半導体チップのおのおのに、互いに異な
る印を施すことを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28505990A JPH04158506A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28505990A JPH04158506A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158506A true JPH04158506A (ja) | 1992-06-01 |
Family
ID=17686631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28505990A Pending JPH04158506A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492072B2 (en) * | 2009-04-30 | 2013-07-23 | Infineon Technologies Ag | Method for marking objects |
-
1990
- 1990-10-22 JP JP28505990A patent/JPH04158506A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492072B2 (en) * | 2009-04-30 | 2013-07-23 | Infineon Technologies Ag | Method for marking objects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3751647A (en) | Semiconductor and integrated circuit device yield modeling | |
| US4413271A (en) | Integrated circuit including test portion and method for making | |
| CN100428401C (zh) | 用于半导体器件的成品率相似性的方法和系统 | |
| JP2005277337A (ja) | 半導体装置及びその製造方法 | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| US3440715A (en) | Method of fabricating integrated circuits by controlled process | |
| JPH04158506A (ja) | 半導体装置 | |
| JPH06168996A (ja) | 拡散層のシート抵抗率の測定方法 | |
| KR20010090459A (ko) | 반도체 기판내의 전자 회로 구조 제조 및 검사 방법 | |
| US7378289B1 (en) | Method for forming photomask having test patterns in blading areas | |
| CN100413018C (zh) | 用于处理半导体器件的同一性的方法和系统 | |
| US7236840B2 (en) | Manufacturing process developing method for semiconductor device | |
| US6313480B1 (en) | Structure and method for evaluating an integrated electronic device | |
| US6712903B2 (en) | Mask for evaluating selective epitaxial growth process | |
| US20070072315A1 (en) | Method and system for reliability similarity of semiconductor devices | |
| CN113496908B (zh) | 半导体器件的检测方法、半导体器件及电子设备 | |
| US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
| US4392893A (en) | Method for controlling characteristics of a semiconductor integrated by circuit X-ray bombardment | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| CN117059510B (zh) | 晶圆中晶粒性能参数处理方法、装置、设备及存储介质 | |
| JPH06120311A (ja) | ダミーウェハおよびそれを用いた異物解析装置 | |
| JPS5966112A (ja) | 半導体チツプ | |
| CN115332227A (zh) | 芯片区域排版的方法 | |
| JPH06334034A (ja) | 半導体装置の製造方法 |