JPH0350718A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0350718A JPH0350718A JP18673089A JP18673089A JPH0350718A JP H0350718 A JPH0350718 A JP H0350718A JP 18673089 A JP18673089 A JP 18673089A JP 18673089 A JP18673089 A JP 18673089A JP H0350718 A JPH0350718 A JP H0350718A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- photoresist
- photoresist film
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 10
- 239000007788 liquid Substances 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 47
- 230000035945 sensitivity Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
Landscapes
- Coating Apparatus (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特にフォト
レジスト膜の形成方法に関する。
レジスト膜の形成方法に関する。
従来、半導体集積回路の製造工程におけるフォトレジス
ト膜の形成方法は、半導体基板（以下ウェハーとよぶ）
表面を鉛直上向きにしてウェハーチャックに保持し、そ
のウェハーにフォトレジストを滴下したのちウェハーチ
ャックを回転させ、ウェハー上にフォトレジスト膜を形
成する方法となっていた。
ト膜の形成方法は、半導体基板（以下ウェハーとよぶ）
表面を鉛直上向きにしてウェハーチャックに保持し、そ
のウェハーにフォトレジストを滴下したのちウェハーチ
ャックを回転させ、ウェハー上にフォトレジスト膜を形
成する方法となっていた。
上述した従来の半導体集積回路の製造工程におけるフォ
トレジスト膜の形成方法は、ウェハー上にフォトレジス
トを滴下し回転する方法となっているため、滴下された
フォトレジストがウェハーの回転によりウェハー全面に
広がる際に、フォトレジスト膜にストレスが生じ、ウェ
ハー面内でフォトレジスト膜の膜質が異なる、すなわち
フォトレジスト膜中にストレスの強弱が存在することに
なる。このことはフォトレジスト感度がウェハー面内で
異なるということになる。つまりフォトレジスト感度の
ウェハー面内差に起因する、パターン寸法のウェハー面
内差が生じるという欠点がある。特に、微細なパターン
形成に対しては、パターン寸法のウェハー面内差が生じ
るというのは致金的である。
トレジスト膜の形成方法は、ウェハー上にフォトレジス
トを滴下し回転する方法となっているため、滴下された
フォトレジストがウェハーの回転によりウェハー全面に
広がる際に、フォトレジスト膜にストレスが生じ、ウェ
ハー面内でフォトレジスト膜の膜質が異なる、すなわち
フォトレジスト膜中にストレスの強弱が存在することに
なる。このことはフォトレジスト感度がウェハー面内で
異なるということになる。つまりフォトレジスト感度の
ウェハー面内差に起因する、パターン寸法のウェハー面
内差が生じるという欠点がある。特に、微細なパターン
形成に対しては、パターン寸法のウェハー面内差が生じ
るというのは致金的である。
上述した従来のフォトレジスト膜形成方法に対し、本発
明はウェハー表面を鉛直下向きし、あらかじめフォトレ
ジストが貯液された処理槽中のフォトレジスト液面に上
方からウェハーを接触させ、その表面張力によりウェハ
ー表面上にフォトレジストを付着させ、ウェハーをフォ
トレジスト液面より引き上げた後回転させてフォトレジ
スト膜を形成するため、ウェハー面内でフォトレジスト
膜中ストレスがほとんど同一になり、フォトレジスト感
度がウェハー面内で異なるということはなくなり、ウェ
ハー面内のフォトレジストパターンの寸法均一性を向上
できるという相違点を有する。
明はウェハー表面を鉛直下向きし、あらかじめフォトレ
ジストが貯液された処理槽中のフォトレジスト液面に上
方からウェハーを接触させ、その表面張力によりウェハ
ー表面上にフォトレジストを付着させ、ウェハーをフォ
トレジスト液面より引き上げた後回転させてフォトレジ
スト膜を形成するため、ウェハー面内でフォトレジスト
膜中ストレスがほとんど同一になり、フォトレジスト感
度がウェハー面内で異なるということはなくなり、ウェ
ハー面内のフォトレジストパターンの寸法均一性を向上
できるという相違点を有する。
本発明の半導体集積回路の製造方法は、フォトレジスト
を半導体基板表面に供給しその半導体基板を回転させて
フォトレジスト膜を形成する半導体集積回路の製造方法
において、前記半導体基板表面を鉛直下向きにしてフォ
トレジスト膜を形成するものである。
を半導体基板表面に供給しその半導体基板を回転させて
フォトレジスト膜を形成する半導体集積回路の製造方法
において、前記半導体基板表面を鉛直下向きにしてフォ
トレジスト膜を形成するものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの処理槽とウェハーの断面図である。
めの処理槽とウェハーの断面図である。
まず第１図（ａ＞に示すように、ウェハー１をウェハー
チャック４にてその表面が鉛直下向になるように保持し
、フォトレジスト３の入った処理槽２上におく。
チャック４にてその表面が鉛直下向になるように保持し
、フォトレジスト３の入った処理槽２上におく。
次に第１図（ｂ）に示すように、ウェハーチャック４に
保持されたウェハー１を、処理槽２に入ったフォトレジ
スト３の液面に上方から接触させる。
保持されたウェハー１を、処理槽２に入ったフォトレジ
スト３の液面に上方から接触させる。
次に第１図（ｃ）に示すように、ウェハーチャック４に
保持されたウェハー１の表面上にフォトレジスト３を十
分に付着させたのち、処理槽２より引き上げる。
保持されたウェハー１の表面上にフォトレジスト３を十
分に付着させたのち、処理槽２より引き上げる。
次に第１図（ｄ）に示すように、ウェハーチャック４に
保持されたウェハー１を回転させ、その表面上にフォト
レジスト膜３Ａを形成する。
保持されたウェハー１を回転させ、その表面上にフォト
レジスト膜３Ａを形成する。
上記方法により、フォトレジスト膜を形成した場合、ウ
ェハー面内でフォトレジスト膜中のストレスはほとんど
同一になり、フォトレジスト感度がウェハー面内で異な
るということはなくなる。
ェハー面内でフォトレジスト膜中のストレスはほとんど
同一になり、フォトレジスト感度がウェハー面内で異な
るということはなくなる。
従ってフォトレジストパターンをウェハー面内全域にわ
たって、再現性よく形成することができる。
たって、再現性よく形成することができる。
第２図は本発明の第２の実施例を説明するための処理槽
とウェハーの断面図であり、ウェハー１表面へのフォト
レジスト膜３Ａの形成は第１の実施例と同様の操作によ
り行う。
とウェハーの断面図であり、ウェハー１表面へのフォト
レジスト膜３Ａの形成は第１の実施例と同様の操作によ
り行う。
水弟２の実施では、フォトレジスト液面の高さを液面セ
ンサー５で常にモニターしているため、ウェハー表面を
より正確にフォトレジスト液面に接触させることができ
る。
ンサー５で常にモニターしているため、ウェハー表面を
より正確にフォトレジスト液面に接触させることができ
る。
以上説明したように本発明は、ウェハー表面を鉛直下向
きし、あらかじめ７オトレジストが貯液された処理槽中
のフォトレジスト液面に上方からウェハーを接触させ、
その表面張力によりウェハー表面上にフォトレジストを
付着させ、ウェハーをフォトレジスト液面より引き上げ
た後回転させフォトレジスト膜を形成するため、ウェハ
ー面内でフォトレジスト膜中のストレスがほとんど同一
になり、フォトレジスト感度がウェハー面内で異なると
いうことはなくなる。従ってウェハー面内のフォトレジ
ストパターンの寸法均一性を向上させることができると
いう効果がある。
きし、あらかじめ７オトレジストが貯液された処理槽中
のフォトレジスト液面に上方からウェハーを接触させ、
その表面張力によりウェハー表面上にフォトレジストを
付着させ、ウェハーをフォトレジスト液面より引き上げ
た後回転させフォトレジスト膜を形成するため、ウェハ
ー面内でフォトレジスト膜中のストレスがほとんど同一
になり、フォトレジスト感度がウェハー面内で異なると
いうことはなくなる。従ってウェハー面内のフォトレジ
ストパターンの寸法均一性を向上させることができると
いう効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための処理槽とウェハーの断面図である。 １・・・ウェハー ２・・・処理槽、３・・・フォトレ
ジスト、３Ａ・・・フォトレジスト膜、４・・・ウェハ
ーチャック、５・・・液面センサー
明するための処理槽とウェハーの断面図である。 １・・・ウェハー ２・・・処理槽、３・・・フォトレ
ジスト、３Ａ・・・フォトレジスト膜、４・・・ウェハ
ーチャック、５・・・液面センサー
Claims (1)
- フォトレジストを半導体基板表面に供給しその半導体基
板を回転させてフォトレジスト膜を形成する半導体集積
回路の製造方法において、前記半導体基板表面を鉛直下
向きにしてフォトレジスト膜を形成することを特徴とす
る半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18673089A JPH0350718A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18673089A JPH0350718A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350718A true JPH0350718A (ja) | 1991-03-05 |
Family
ID=16193636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18673089A Pending JPH0350718A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350718A (ja) |
-
1989
- 1989-07-18 JP JP18673089A patent/JPH0350718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3695928A (en) | Selective coating | |
| JPS63271931A (ja) | 現像装置 | |
| JPH0350718A (ja) | 半導体集積回路の製造方法 | |
| JPH1154422A (ja) | レジスト現像方法 | |
| EP0887710B1 (en) | Resist development process | |
| JPS60161767A (ja) | 自動回転塗布機 | |
| JPH0334050B2 (ja) | ||
| US5857127A (en) | Apparatus for the photoresist development process of an integrated circuit fabrication | |
| US20030141605A1 (en) | Method of forming identifying mark on semiconductor wafer | |
| JPS6053307B2 (ja) | 感光性樹脂の現像方法 | |
| JPS60226124A (ja) | レジスト塗布装置 | |
| KR20000042115A (ko) | 포토마스킹의 현상 방법 및 그 장치 | |
| JPH02220435A (ja) | ドライエッチング装置 | |
| JPS593430A (ja) | ホトレジスト膜形成方法 | |
| JPH06334034A (ja) | 半導体装置の製造方法 | |
| JPS63310117A (ja) | 半導体製造用現像装置 | |
| JPS5972725A (ja) | レジスト塗布方法 | |
| JPH07161721A (ja) | 厚膜レジストの平坦化方法 | |
| JPH05243143A (ja) | 現像処理装置 | |
| JPH05315237A (ja) | 半導体装置の製造方法 | |
| JPH11168040A (ja) | パターン形成用基板およびその製法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| KR920002028B1 (ko) | 부산물을 이용한 리프트 오프 공정 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960006965B1 (ko) | 반도체 팰리트용 베이스 접착방법 |