JPH1154422A - レジスト現像方法 - Google Patents

レジスト現像方法

Info

Publication number
JPH1154422A
JPH1154422A JP9220622A JP22062297A JPH1154422A JP H1154422 A JPH1154422 A JP H1154422A JP 9220622 A JP9220622 A JP 9220622A JP 22062297 A JP22062297 A JP 22062297A JP H1154422 A JPH1154422 A JP H1154422A
Authority
JP
Japan
Prior art keywords
wafer
developing
solution
rotation
central part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9220622A
Other languages
English (en)
Other versions
JP3039467B2 (ja
Inventor
Akira Muto
章 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9220622A priority Critical patent/JP3039467B2/ja
Priority to CN98103084A priority patent/CN1096702C/zh
Priority to US09/127,763 priority patent/US6207352B1/en
Priority to KR1019980031140A priority patent/KR100317217B1/ko
Publication of JPH1154422A publication Critical patent/JPH1154422A/ja
Application granted granted Critical
Publication of JP3039467B2 publication Critical patent/JP3039467B2/ja
Priority to US09/733,379 priority patent/US6379057B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • G03F7/3021Imagewise removal using liquid means from a wafer supported on a rotating chuck

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】ある条件下でウェハの中心部分のパターン幅が
太くなった場合に、装置調整のみで、選択的に中心部分
のパターン幅を細くすることにより、面内の均一性を向
上し、性能の向上を図るレジスト現像方法の提供。 【解決手段】半導体ウェハ上にレジストパターンを得る
現像方法において、現像液盛りをする工程と、液盛りし
た状態でウェハを一定角度で傾斜保持し、静止状態と緩
やかな回転とを交互に複数回繰り返し行う工程と、を含
む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レジスト現像方法
に関し、特に半導体製造工程においてウェハ上にレジス
トパターンをパドル方式にて得る現像方法に関する。
【0002】
【従来の技術】半導体製造工程にてウェハ上にレジスト
パターンを形成する方法は、例えば図8に示す装置を用
いて行う。図8において、11はウェハ、12はウェハ
を吸着保持するチャック、13はチャックの回転軸、1
4はチャックの回転軸を回転させるためのモーター、1
5は支持台、16は装置接続部を示している。なお、図
8に示した装置については、例えば実願昭61−135
016号(実開昭63−43427号)のマイクロフィ
ルムの記載等が参照される。
【0003】まず、レジストをウェハ上に塗布して露光
装置により露光処理を行う。このウェハ11をウェハチ
ャック12上に保持し、現像起因欠陥を発生させず、ウ
ェハ面内のパターン寸法が均一になる最適な回転数にて
回転させ、現像液をスプレー方式などにより滴下する。
滴下後は回転を止め、現像液をウェハ上に液厚2mm程
度で液盛りしたパドル状態(現像液をウェハに液盛り後
所定時間保持し現像を確実に進行させること)を形成
し、60秒程度の所定時間、静止と緩やかな回転を交互
に行い、この後、純水により現像液を洗浄して、回転乾
燥させる。
【0004】
【発明が解決しようとする課題】半導体製造工程におい
て、パターンの微細化や、ウェハの大口径化は、ますま
すプロセスマージンを狭めている。上記した現像工程も
例外ではなく、次に示すような問題が生じている。
【0005】すなわち、現像後のレジストパターンの幅
はウェハ全面で均一であることが望ましいが、既存手段
もしくは設備の適用だけでは、ウェハの大口径化やパタ
ーン微細化への対応は難しい。
【0006】このため、従来は、現像液の滴下条件や回
転数についての組み合わせを試行錯誤的に変化させて評
価を行い、新条件の開発に膨大な時間を必要としてい
た。
【0007】同様のことは、現像工程だけではなく、次
工程のドライエッチング工程についても言え、ウェハ全
面で均一にパターンエッチングするため、膨大な開発時
間を要していた。
【0008】この問題を改善するため、現像条件を変化
させずに、装置を調整するだけでウェハ面上のパターン
幅の均一性を部分的に変化させることが出来れば、レジ
ストパターン寸法の面内均一性を向上させることが可能
であり、更には、評価開発時間の短縮につなげることが
出来る。
【0009】したがって、本発明は、上記問題点の認識
及び知見に基づきなされたものであって、その目的は、
ある条件下でウェハの中心部分のパターン幅が太くなっ
た場合に、装置調整のみで、選択的に中心部分のパター
ン幅を細くすることにより、面内の均一性を向上し、性
能の向上を図るレジスト現像方法を提供することにあ
る。
【0010】また本発明の他の目的は、評価開発に要す
る時間を短縮し生産性を向上をするレジスト現像方法を
提供することにある。
【0011】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体ウェハ上にレジストパターンを得
る現像方法において、現像液盛りをする工程と、液盛り
した状態でウェハを一定角度で傾斜保持し、静止状態と
緩やかな回転とを交互に複数回繰り返し行う工程と、を
含むことを特徴とする。
【0012】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。通常、図8に示したようにウェハ11は、
水平になるように装置立ち上げ時に設定する。ウェハ面
内の中心部分を選択的に現像レートを上げるためには、
ウェハを水平状態から、図1に示すように、パドル形成
した液がこぼれない角度で傾斜させ、パドル現像処理す
ることにより可能となる。高さ調整ネジ17は、通常ウ
ェハ水平出し調整のために使用するが、逆に傾斜させる
ことは容易である。
【0013】このウェハの傾斜による効果は、以下に示
すとおりである。パドル現像法は、先に述べたように、
ウェハ上に液厚2mm程度に液盛りし、60秒間、例え
ば9秒間静止と1秒間60°の緩やかな回転を例えば6
回繰り返す。この時、ウェハが傾斜していない場合、ウ
ェハ上で現像液の流れは生じない。
【0014】しかしながら、ウェハが傾斜している場合
では、図2(a)、図2(c)に示すように、現像液の
流れが生じる。即ち、図2(a)に示すように、9秒間
の静止状態で、ウェハの最下端(黒丸で示す)部に液が
溜まる。
【0015】次の1秒間の緩やかな60°回転により、
最下端部は移動し、図2(c)に示すように、現像液は
新たな最下端(白丸で示す)部へ、その上部方向からの
流れが生じ、次の9秒間の静止で図2(a)の安定状態
へ戻る。なお、図2(a)、(c)は断面図、図2
(b)、(d)は平面図である。
【0016】この繰り返しを6回行った結果、中心部分
は外周部分に比べ、回転毎に現像液の拡散が生じるた
め、現像レートは早くなる。
【0017】外周部は、液厚が薄くなる場合があり、相
対的に現像レートは落ちてしまう。
【0018】よって、中心部分のみを選択的に現像レー
トを早めることが出来、パターン寸法を細らせることが
可能となる。
【0019】
【実施例】上記した実施の形態について更に詳細に説明
すべく、本発明の実施例について図面を参照して説明す
る。図1は、本発明の一実施例の現像装置の構成を示す
図である。図1を参照すると、現像処理を行うウェハ1
1は、その表面にポジ型レジスト膜で覆われており、ス
テッパーのような縮小露光装置を用いて露光処理され
る。本発明に使用する現像装置の調整は、故意にチャッ
ク12に傾斜をつける。通常、水平出しを行う為に使用
する高さ調節ネジ11を用いれば、容易に既存設備への
調整が可能となる。
【0020】傾斜させる角度は、パドル状態を形成した
ときにウェハ11から現像液がこぼれない程度の非常に
僅かな角度であり、通常、断面部分の角度を測ることは
不可能である。そこで、例えば水準器(不図示)をチャ
ック12上に載せて、水準器の泡の移動距離により傾き
を把握することができる。しかしながら、チャック12
上に水準器を乗せて傾きを確認することは、チャック1
2上を汚すことになり、結果としてウェハ11の裏面を
汚すことになるので、頻繁に日常点検等で確認すること
は避けるべきである。
【0021】そこで、本実施例においては、図3(a)
に示すように、チャック12面内に水準器18を埋め込
むことで上記問題の解決を図っている。このように改造
を施したチャック12上にウェハ11を搬送して、パド
ル方式の現像処理を行う。図3(b)はチャック12に
埋め込んだ水準器18の部分拡大図である。
【0022】現像液の滴下方法や、その時のウェハの回
転数は、現像起因欠陥が発生せず、面内のパターン寸法
が均一になるように最適化を行っている。しかしなが
ら、先に述べたように、この評価開発には膨大な時間を
必要とした。
【0023】そこで、既存手段をウェハの大口径化に適
用した結果や、評価開発段階に、図4に示すような、面
内中心部分のみパターン寸法が太くなる傾向が得られた
場合、本発明の現像方法を適用することは有効である。
【0024】図4は、実際に8インチウェハを使用し
て、シャワー型の現像ノズルを使用して現像を行った場
合を示している(図8の通常の現像装置による比較
例)。面内パターン寸法のレンジは0.02μmであ
る。図4において、横軸はウェハ位置、縦軸はレジスト
寸法を示している。
【0025】これに対して、本発明を適用した実施例の
結果は、図5に示すとおり、レンジで0.01μm程度
の非常に面内の均一性がよい結果が得られた。
【0026】同様のことは、エッチングとの組合せにも
適用することが出来る。例えば、電子サイクロトロン共
鳴式(ECR)エッチング装置を用いてアルミ工程のエ
ッチングを行う場合、ウェハ外周部のエッチングレート
が早くなり、図6に示すように、エッチング後の寸法が
外周部で細くなることがある。
【0027】そこで、本実施例の現像方法を適用して、
図7に示すように、レジストパターン形成時に、ウェハ
中心部分のパターン寸法を細くしておくことで、エッチ
ング後の寸法を、面内で均一にすることが可能となる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
ウェハを傾斜させ、緩やかな回転と静止状態を数回繰り
返すことで、選択的に、ウェハ面内中心部分のパターン
寸法を細らすことが出来るという効果を奏する。本発明
を適用した具体例として、寸法レンジは従来の半分の
0.01μmに減少した。
【0029】その理由は、本発明においてウェハの傾斜
に加えて、緩やかな回転と静止状態を繰り返すことで、
ウェハ中心部分の現像液の拡散を優位に行えるためであ
る。
【0030】これにより、面内パターン寸法を均一にす
る方法を見いだしただけでなく、従来、現像液の滴下方
法や回転数について、評価開発に膨大な時間を費やして
いたが、本発明によれば、この評価開発時間を特段に短
縮するという効果も奏する。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図である。
【図2】本発明の一実施例を説明するための断面図およ
び平面図である。
【図3】本発明の一実施例におけるウェハチャックの構
成を示しす平面図である。
【図4】比較例として通常状態での現像により得られた
パターン寸法測定グラフである。
【図5】本発明の一実施例を適用して現像したウェハ上
のパターン寸法測定グラフである。
【図6】エッチング後のパターン寸法面内傾向(特性)
を示す図である。
【図7】レジストパターン寸法の面内傾向(特性)を示
す図である。
【図8】通常のレジスト現像装置を示した断面図であ
る。
【符号の説明】
11 ウェハ 12 チャック 13 回転軸 14 回転モーター 15 支持台 16 装置接続部 17 高さ調節ネジ 18 埋め込み水準器 19 目盛り 20 気泡

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェハ上にレジストパターンを得る
    現像方法において、 現像液盛りをする工程と、液盛りした状態でウェハを一
    定角度で傾斜保持し、静止状態と緩やかな回転とを交互
    に複数回繰り返し行う工程と、 を含むことを特徴とする現像方法。
  2. 【請求項2】前記ウェハは一定角度でのみ傾斜保持さ
    れ、該傾斜角を目視等で確認出来るようにしたことを特
    徴とする請求項1記載の現像方法。
  3. 【請求項3】ウェハ水平出し調整のために用いる高さ調
    整手段により、前記ウェハを保持するチャックを傾斜さ
    せて前記ウェハを傾斜させる、ことを特徴とする請求項
    1記載の現像方法。
JP9220622A 1997-07-31 1997-07-31 レジスト現像方法 Expired - Fee Related JP3039467B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9220622A JP3039467B2 (ja) 1997-07-31 1997-07-31 レジスト現像方法
CN98103084A CN1096702C (zh) 1997-07-31 1998-07-29 光刻胶的显影工艺
US09/127,763 US6207352B1 (en) 1997-07-31 1998-07-31 Resist developing process
KR1019980031140A KR100317217B1 (ko) 1997-07-31 1998-07-31 레지스트현상방법
US09/733,379 US6379057B1 (en) 1997-07-31 2000-06-02 Resist developing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9220622A JP3039467B2 (ja) 1997-07-31 1997-07-31 レジスト現像方法

Publications (2)

Publication Number Publication Date
JPH1154422A true JPH1154422A (ja) 1999-02-26
JP3039467B2 JP3039467B2 (ja) 2000-05-08

Family

ID=16753865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9220622A Expired - Fee Related JP3039467B2 (ja) 1997-07-31 1997-07-31 レジスト現像方法

Country Status (4)

Country Link
US (2) US6207352B1 (ja)
JP (1) JP3039467B2 (ja)
KR (1) KR100317217B1 (ja)
CN (1) CN1096702C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184685A (ja) * 2000-12-19 2002-06-28 Risotetsuku Japan Kk 現像方法
JP2006339463A (ja) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd 現像方法および現像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441708B1 (ko) * 2001-12-22 2004-07-27 동부전자 주식회사 포토리소그래피 공정에서의 현상방법
EP1673801B1 (en) * 2003-10-15 2014-04-09 Brewer Science, Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
CN101286015B (zh) * 2007-04-12 2011-01-19 上海宏力半导体制造有限公司 改善临界尺寸均匀度的显影方法
US8703403B2 (en) * 2011-12-22 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for drying a wafer
CN103207543A (zh) * 2013-04-19 2013-07-17 京东方科技集团股份有限公司 一种显影方法
CN105405741A (zh) * 2014-07-18 2016-03-16 无锡华瑛微电子技术有限公司 一种晶圆局部清洁装置及方法
CN104932209A (zh) * 2015-06-26 2015-09-23 湘能华磊光电股份有限公司 一种改进的图形化衬底显影方法
US11769686B2 (en) * 2016-09-29 2023-09-26 Intel Corporation Methods and apparatus for electroless plating dispense

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1937465A1 (de) * 1968-07-24 1970-04-09 Konishiroku Photo Ind Vorrichtung zum Feststellen kleinster Neigungen eines Objektes gegenueber einer Ebene
JPS6343427A (ja) 1986-08-11 1988-02-24 Matsushita Electric Ind Co Ltd ハウリング抑圧方法
US5342738A (en) * 1991-06-04 1994-08-30 Sony Corporation Resist film developing method and an apparatus for carrying out the same
US5454170A (en) * 1994-03-02 1995-10-03 Vlsi Technology Inc. Robot to pedestal alignment head
US5853961A (en) * 1995-04-19 1998-12-29 Tokyo Electron Limited Method of processing substrate and apparatus for processing substrate
US5897982A (en) * 1996-03-05 1999-04-27 Kabushiki Kaisha Toshiba Resist develop process having a post develop dispense step
JPH10311724A (ja) * 1997-05-09 1998-11-24 Topcon Corp 傾斜検出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184685A (ja) * 2000-12-19 2002-06-28 Risotetsuku Japan Kk 現像方法
JP2006339463A (ja) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd 現像方法および現像装置

Also Published As

Publication number Publication date
US6379057B1 (en) 2002-04-30
CN1207576A (zh) 1999-02-10
KR19990014327A (ko) 1999-02-25
CN1096702C (zh) 2002-12-18
JP3039467B2 (ja) 2000-05-08
KR100317217B1 (ko) 2002-02-19
US6207352B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
JP3039467B2 (ja) レジスト現像方法
US5780105A (en) Method for uniformly coating a semiconductor wafer with photoresist
US20170205712A1 (en) Development apparatus and method for developing photoresist layer on wafer using the same
US6440638B2 (en) Method and apparatus for resist planarization
US6569241B2 (en) Substrate spinning apparatus
JP2009033053A (ja) 現像方法、現像装置及び記憶媒体
JP2675766B2 (ja) フォトレジスト塗布方法及びその装置
KR100619399B1 (ko) 레지스트 코팅장치
US6634805B1 (en) Parallel plate development
JPH07135136A (ja) 半導体装置の製造方法
US6322953B1 (en) Method for obtaining uniform photoresist coatings
KR20000017439A (ko) 습식 처리에 따른 레지스트막 현상 공정을 구비하는 반도체장치의 제조방법
KR950004973B1 (ko) 경사식 습식 식각조를 이용한 산화막 습식식각 방법
JP3079744B2 (ja) 現像装置とそれを用いた現像方法
JP2006339463A (ja) 現像方法および現像装置
JPH11307433A (ja) 現像装置および現像方法
KR100441708B1 (ko) 포토리소그래피 공정에서의 현상방법
JPH02101467A (ja) レジスト現像方法
JP2004228107A (ja) 現像方法
KR100804400B1 (ko) 포토리소그래피 공정에서의 감광막 도포 시스템 및 감광막 도포 방법
JPH10135131A (ja) 高粘度レジスト塗布膜のノン・ストリエーション塗布方法
JPH11288868A (ja) レジスト現像装置およびレジスト現像方法
JPH11191523A (ja) 半導体集積回路製造工程におけるフォトレジスト現像装置
JPH05315237A (ja) 半導体装置の製造方法
JPH07235479A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201

LAPS Cancellation because of no payment of annual fees