JPH07235479A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH07235479A JPH07235479A JP2707294A JP2707294A JPH07235479A JP H07235479 A JPH07235479 A JP H07235479A JP 2707294 A JP2707294 A JP 2707294A JP 2707294 A JP2707294 A JP 2707294A JP H07235479 A JPH07235479 A JP H07235479A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- polymer resin
- photosensitive polymer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】フォトリソグラフィ工程で、段差のある下地パ
ターン上にレジスト膜を均一な厚さに塗布して再現性の
良い半導体素子の製造方法を可能にする。 【構成】スピンコータ上で基板が静止している間にレジ
ストを滴下して段差の低い側にもレジストを供給したの
ち基板を回転し、その際補助的にレジストを滴下して表
面全面がレジストで被膜されるようにする。そのあと、
最終膜厚に対応した基板回転数に上げることによりばら
つきのないレジスト膜厚が得られる。
ターン上にレジスト膜を均一な厚さに塗布して再現性の
良い半導体素子の製造方法を可能にする。 【構成】スピンコータ上で基板が静止している間にレジ
ストを滴下して段差の低い側にもレジストを供給したの
ち基板を回転し、その際補助的にレジストを滴下して表
面全面がレジストで被膜されるようにする。そのあと、
最終膜厚に対応した基板回転数に上げることによりばら
つきのないレジスト膜厚が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、製造工程にフォトリソ
グラフィプロセスを含む半導体素子の製造方法に関す
る。
グラフィプロセスを含む半導体素子の製造方法に関す
る。
【０００２】
【従来の技術】電力用半導体素子の製造工程において
も、ＬＳＩ素子と同様にフォトリソグラフィおよびエッ
チング工程において、微細化が急速に進んでいる。微細
化については、フォトリソグラフィの位置付けが非常に
高く、特に１μｍ以上もある高い段差をもつ下地パター
ン上への精度の良いレジストパターンを形成する技術が
重要なポイントとなっている。
も、ＬＳＩ素子と同様にフォトリソグラフィおよびエッ
チング工程において、微細化が急速に進んでいる。微細
化については、フォトリソグラフィの位置付けが非常に
高く、特に１μｍ以上もある高い段差をもつ下地パター
ン上への精度の良いレジストパターンを形成する技術が
重要なポイントとなっている。
【０００３】従来の半導体素子製造のためのウエーハ処
理工程のフォトリソグラフィプロセスに用いられる感光
性高分子樹脂 (以下レジストと記す) をＳｉ基板 (以下
ウエーハと記す) 表面に塗布する場合は、ウエーハを一
定速度で回転させ、その上に液状レジストを滴下し、回
転による遠心力を利用してウエーハに均一に塗布するス
ピンコート法を用いる。この場合、ウエーハとレジスト
の密着性を向上させるために、図３（ａ）に示すよう
に、カップリング剤として、ＨＭＤＳ (ヘキサメチルジ
シラン) ２をレジスト塗布前のウエーハ１に液体のまま
でスピン処理により塗布するか、気相処理で被着させ
る。そのあと図３ (ｂ) に示すようにレジスト３を塗布
する。図４は、ＨＭＤＳをスピン塗布する場合スピンコ
ータの回転数プログラムを示し、矢印４１で滴下したＨ
ＭＤＳのスピン塗布ののち、矢印４２でレジストを滴下
しあらためて回転を上げながらレジスト塗布を始める。
理工程のフォトリソグラフィプロセスに用いられる感光
性高分子樹脂 (以下レジストと記す) をＳｉ基板 (以下
ウエーハと記す) 表面に塗布する場合は、ウエーハを一
定速度で回転させ、その上に液状レジストを滴下し、回
転による遠心力を利用してウエーハに均一に塗布するス
ピンコート法を用いる。この場合、ウエーハとレジスト
の密着性を向上させるために、図３（ａ）に示すよう
に、カップリング剤として、ＨＭＤＳ (ヘキサメチルジ
シラン) ２をレジスト塗布前のウエーハ１に液体のまま
でスピン処理により塗布するか、気相処理で被着させ
る。そのあと図３ (ｂ) に示すようにレジスト３を塗布
する。図４は、ＨＭＤＳをスピン塗布する場合スピンコ
ータの回転数プログラムを示し、矢印４１で滴下したＨ
ＭＤＳのスピン塗布ののち、矢印４２でレジストを滴下
しあらためて回転を上げながらレジスト塗布を始める。
【０００４】しかし、下地の段差が電力用素子では１μ
ｍに達するほど高い場合には、膜厚の微妙な変化により
現像後のレジストパターン幅が変動するから、図５
(ａ) に示すようにウエーハ１にレジスト３を一度塗布
し、下地１の段差を平坦化する。その後、パターンを形
成するために上層レジスト５を中間層４を介してウエー
ハ１の上に均一に再現性良く塗布する。そして、まず最
初に図５ (ｂ) に示すように薄い平坦な上層レジスト５
を露光・現像してパターニングを行い、次に図５ (ｃ)
に示すように下地の厚い平坦化レジスト３を中間層４と
共に順次異方性エッチングすることにより精度良くレジ
ストのパターンを形成する多層レジスト法が用いられて
いる。上層レジスト５と下層レジスト３の間の中間層４
を省略する場合もある。このほか、特開平４−３１４３
２４号公報で公知のＨＭＤＳを平坦剤として代用し、Ｈ
ＭＤＳをスピン塗布して段差を埋め、その上にレジスト
塗布を行う方法もある。
ｍに達するほど高い場合には、膜厚の微妙な変化により
現像後のレジストパターン幅が変動するから、図５
(ａ) に示すようにウエーハ１にレジスト３を一度塗布
し、下地１の段差を平坦化する。その後、パターンを形
成するために上層レジスト５を中間層４を介してウエー
ハ１の上に均一に再現性良く塗布する。そして、まず最
初に図５ (ｂ) に示すように薄い平坦な上層レジスト５
を露光・現像してパターニングを行い、次に図５ (ｃ)
に示すように下地の厚い平坦化レジスト３を中間層４と
共に順次異方性エッチングすることにより精度良くレジ
ストのパターンを形成する多層レジスト法が用いられて
いる。上層レジスト５と下層レジスト３の間の中間層４
を省略する場合もある。このほか、特開平４−３１４３
２４号公報で公知のＨＭＤＳを平坦剤として代用し、Ｈ
ＭＤＳをスピン塗布して段差を埋め、その上にレジスト
塗布を行う方法もある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来技術の塗布方法では、種々の問題点が指摘できる。
たとえば、一般的な塗布方法では次の問題が発生するこ
とが確認されている。 (1)段差のきびしい下地パターンの場合、段差のかどの
部分のレジストの厚さが薄くなり、最悪の場合、図３
(ｃ) に示すようにレジスト３が下地１を被膜できずに
段差が露出してしまい、レジストのステップカバレージ
の悪化が生ずる。
従来技術の塗布方法では、種々の問題点が指摘できる。
たとえば、一般的な塗布方法では次の問題が発生するこ
とが確認されている。 (1)段差のきびしい下地パターンの場合、段差のかどの
部分のレジストの厚さが薄くなり、最悪の場合、図３
(ｃ) に示すようにレジスト３が下地１を被膜できずに
段差が露出してしまい、レジストのステップカバレージ
の悪化が生ずる。
【０００６】(2)レジストの粘度を高くして段差のある
下地パターンにレジストを均一に塗布する方法もある
が、レジストの高粘度化は著しくパターン精度を低下さ
せる。 (3)段差部でのレジストの厚さが異なるため露光の際レ
ジスト膜面で露光光が干渉する。その結果レジスト膜内
多重干渉効果および定在波効果が生じ、現像後のレジス
トのパターン寸法精度が著しく低下する。
下地パターンにレジストを均一に塗布する方法もある
が、レジストの高粘度化は著しくパターン精度を低下さ
せる。 (3)段差部でのレジストの厚さが異なるため露光の際レ
ジスト膜面で露光光が干渉する。その結果レジスト膜内
多重干渉効果および定在波効果が生じ、現像後のレジス
トのパターン寸法精度が著しく低下する。
【０００７】多層レジスト法においては、上記の (１)
、 (２) の問題は回避することは可能であるが、フォ
トリソグラフィプロセスが複雑になり半導体素子の量産
工程で実用化するにはコスト面からみても大きな問題点
がある。また、ＨＭＤＳを平坦剤に用いる方法は、レジ
ストとＨＭＤＳの反応により、ウエーハの下地パターン
の視野の悪化や、塗布装置の排液配管のつまり等の問題
がある。
、 (２) の問題は回避することは可能であるが、フォ
トリソグラフィプロセスが複雑になり半導体素子の量産
工程で実用化するにはコスト面からみても大きな問題点
がある。また、ＨＭＤＳを平坦剤に用いる方法は、レジ
ストとＨＭＤＳの反応により、ウエーハの下地パターン
の視野の悪化や、塗布装置の排液配管のつまり等の問題
がある。
【０００８】本発明の目的は、上記の (1)レジストのステップカバレージの悪化 (2)多重干渉、定在波効果その他によるパターン寸法精
度の低下 (3)フォトリソグラフィプロセスの複雑化 (4)製造設備保守の困難化 の諸問題を解決したフォトリソグラフィ工程を含む半導
体素子の製造方法を提供することにある。
度の低下 (3)フォトリソグラフィプロセスの複雑化 (4)製造設備保守の困難化 の諸問題を解決したフォトリソグラフィ工程を含む半導
体素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子の製造方法は、半導体基板を
静止させた状態で基板中心に液状レジストを滴下したの
ち、基板を１２００〜２０００ｒｐｍの回転数でその中
心の周りに回転させ、その際レジストを補助的に滴下し
て基板表面全面がレジストで被膜されている状態を維持
し、そのあと基板の回転数を上げて基板表面の下地パタ
ーン上に所定の膜厚のレジスト膜を形成するフォトリソ
グラフィ工程を含むものとする。レジスト塗布の前にカ
ップリング剤を基板表面の下地パターン上に塗布するこ
とが有効である。そして、レジスト膜の膜厚を基板の最
高回転数で制御することが良い方法である。
めに、本発明の半導体素子の製造方法は、半導体基板を
静止させた状態で基板中心に液状レジストを滴下したの
ち、基板を１２００〜２０００ｒｐｍの回転数でその中
心の周りに回転させ、その際レジストを補助的に滴下し
て基板表面全面がレジストで被膜されている状態を維持
し、そのあと基板の回転数を上げて基板表面の下地パタ
ーン上に所定の膜厚のレジスト膜を形成するフォトリソ
グラフィ工程を含むものとする。レジスト塗布の前にカ
ップリング剤を基板表面の下地パターン上に塗布するこ
とが有効である。そして、レジスト膜の膜厚を基板の最
高回転数で制御することが良い方法である。
【００１０】
【作用】静止している基板の上に滴下したレジストは、
基板表面の段差の低い側を埋める。その後基板を回転さ
せることによりレジストの膜の表面高さが均一化する。
補助的なレジストの滴下は、その際の膜厚の偏りを防ぐ
のに効果がある。最後に回転数を上げることにより余分
のレジストを振り切り、所定の膜厚のレジスト膜が生ず
る。
基板表面の段差の低い側を埋める。その後基板を回転さ
せることによりレジストの膜の表面高さが均一化する。
補助的なレジストの滴下は、その際の膜厚の偏りを防ぐ
のに効果がある。最後に回転数を上げることにより余分
のレジストを振り切り、所定の膜厚のレジスト膜が生ず
る。
【００１１】
【実施例】図１は本発明の一実施例のレジスト塗布の際
のスピンコータの回転数プログラムを示す。図からわか
るように、図２ (ａ) に示すようなＨＭＤＳの塗布工程
を終えたウエーハがスピンコータ上で静止している時間
ｔの間に、矢印１１に示すようにレジストを、内径２〜
３ｍｍで先端に径0.５ｍｍの開口を有するノズルから約
３ｃｃウエーハの中心に滴下する。この量は、段差のな
いウエーハに滴下する場合の1.５倍である。次いでウエ
ーハを回転し始めると共に、矢印１２に示す補助的にレ
ジストを段差の高い側の面に滴下し、絶えずウエーハ表
面全面をレジストの被膜のあるようにする。滴下量は約
2.５〜３ｃｃである。このときのウエーハの回転数は２
１の段階で２０００ｒｐｍ以下である。次いで回転数を
４０００回転の２２の段階に上げる。この段階２２の回
転数により最終のレジスト膜厚が決まり、４０００回転
のときは1.４μｍであった。そのあと一旦回転数を落と
したのち再び上げ、レジストの欠けなどによる発塵を防
ぐため、ウエーハの側面および裏面にまわったレジスト
を溶剤にて取り除くサイドリンス、バックリンスの工程
を行う。これにより、図２ (ｂ) に示すように段差部に
おいても均一にレジスト３の被膜の形成されたウエーハ
を得ることができた。
のスピンコータの回転数プログラムを示す。図からわか
るように、図２ (ａ) に示すようなＨＭＤＳの塗布工程
を終えたウエーハがスピンコータ上で静止している時間
ｔの間に、矢印１１に示すようにレジストを、内径２〜
３ｍｍで先端に径0.５ｍｍの開口を有するノズルから約
３ｃｃウエーハの中心に滴下する。この量は、段差のな
いウエーハに滴下する場合の1.５倍である。次いでウエ
ーハを回転し始めると共に、矢印１２に示す補助的にレ
ジストを段差の高い側の面に滴下し、絶えずウエーハ表
面全面をレジストの被膜のあるようにする。滴下量は約
2.５〜３ｃｃである。このときのウエーハの回転数は２
１の段階で２０００ｒｐｍ以下である。次いで回転数を
４０００回転の２２の段階に上げる。この段階２２の回
転数により最終のレジスト膜厚が決まり、４０００回転
のときは1.４μｍであった。そのあと一旦回転数を落と
したのち再び上げ、レジストの欠けなどによる発塵を防
ぐため、ウエーハの側面および裏面にまわったレジスト
を溶剤にて取り除くサイドリンス、バックリンスの工程
を行う。これにより、図２ (ｂ) に示すように段差部に
おいても均一にレジスト３の被膜の形成されたウエーハ
を得ることができた。
【００１２】
【発明の効果】本発明によれば、半導体基板上に基板が
静止している状態でレジストを滴下することにより段差
の低い側の表面にもレジストを供給したのち、表面にレ
ジストを追加しながら基板を回転させてレジストにより
全面を均一に覆い、さらに回転数を上げてレジストを所
定の膜厚にするフォトリソグラフィ工程を行うことによ
り以下の効果を得ることができた。
静止している状態でレジストを滴下することにより段差
の低い側の表面にもレジストを供給したのち、表面にレ
ジストを追加しながら基板を回転させてレジストにより
全面を均一に覆い、さらに回転数を上げてレジストを所
定の膜厚にするフォトリソグラフィ工程を行うことによ
り以下の効果を得ることができた。
【００１３】(1)段差のきびしい部分でもレジストが均
一に塗布できるようになった。 (2)レジスト膜厚のばらつきによるパターン寸法の精度
の低下がなくなった。 (3)既存のプロセスで使用している設備をそのまま利用
でき、かつ工程もこれまでと変わらないため量産工程で
の適用に対しても問題ない。 以上のことから段差部分でのレジストの塗布状態が安定
化され再現性の良い半導体素子の製造が可能となった。
一に塗布できるようになった。 (2)レジスト膜厚のばらつきによるパターン寸法の精度
の低下がなくなった。 (3)既存のプロセスで使用している設備をそのまま利用
でき、かつ工程もこれまでと変わらないため量産工程で
の適用に対しても問題ない。 以上のことから段差部分でのレジストの塗布状態が安定
化され再現性の良い半導体素子の製造が可能となった。
【図１】本発明の一実施例のフォトリソグラフィ工程に
おけるスピンコータの回転数プログラム図
おけるスピンコータの回転数プログラム図
【図２】本発明の一実施例のレジスト塗布工程を (ａ)
、 (ｂ) 、の順に示す断面図
、 (ｂ) 、の順に示す断面図
【図３】従来のレジスト塗布工程を (ａ) 、 (ｂ) の順
に、またその際に生ずる不具合を (ｃ) に示す断面図
に、またその際に生ずる不具合を (ｃ) に示す断面図
【図４】従来のフォトリソグラフィ工程におけるスピン
コータの回転数プログラム図
コータの回転数プログラム図
【図５】従来の多層レジスト塗布工程を (ａ) ないし
(ｃ) の順に示す断面図
(ｃ) の順に示す断面図
１ ウエーハ ２ ＨＭＤＳ ３ レジスト １１、１２ レジスト滴下
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/16 ５０２
Claims (3)
- 【請求項１】半導体基板を静止させた状態で基板中心に
液状感光性高分子樹脂を滴下したのち、基板を１２００
〜２０００ｒｐｍの回転数でその中心の周りに回転さ
せ、その際感光性高分子樹脂を補助的に滴下して基板表
面全面が感光性高分子樹脂で被膜されている状態に維持
し、そのあと基板の回転数を上げて基板表面の下地パタ
ーン上に所定の膜厚の感光性高分子樹脂膜を形成するフ
ォトリソグラフィ工程を含むことを特徴とする半導体素
子の製造方法。 - 【請求項２】感光性高分子樹脂塗布の前にカップリング
剤を基板表面の下地パターン上に塗布する請求項１記載
の半導体素子の製造方法。 - 【請求項３】感光性高分子樹脂膜の膜厚を基板の最高回
転数で制御する請求項１あるいは２記載の半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707294A JPH07235479A (ja) | 1994-02-25 | 1994-02-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707294A JPH07235479A (ja) | 1994-02-25 | 1994-02-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235479A true JPH07235479A (ja) | 1995-09-05 |
Family
ID=12210873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2707294A Pending JPH07235479A (ja) | 1994-02-25 | 1994-02-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810558A (zh) * | 2015-01-15 | 2016-07-27 | 东京毅力科创株式会社 | 液体处理方法和液体处理装置 |
-
1994
- 1994-02-25 JP JP2707294A patent/JPH07235479A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810558A (zh) * | 2015-01-15 | 2016-07-27 | 东京毅力科创株式会社 | 液体处理方法和液体处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171401B1 (en) | Process liquid dispense apparatus | |
| JP4745358B2 (ja) | 回転塗布方法、および回転塗布装置 | |
| JPH07235479A (ja) | 半導体素子の製造方法 | |
| US5773082A (en) | Method for applying photoresist on wafer | |
| KR20000005565A (ko) | 전자디바이스의제조방법 | |
| CN113204172A (zh) | 光刻胶涂布方法 | |
| KR100685679B1 (ko) | 스핀 코팅 방법 | |
| JPS6191655A (ja) | ホトレジストの塗布方法 | |
| KR20060135984A (ko) | 스핀 코팅 방법 | |
| JPH09134909A (ja) | 薄膜形成用回転塗布装置、半導体装置、及び薄膜の形成方法 | |
| JP3225676B2 (ja) | 半導体装置の製造方法 | |
| JPH04314324A (ja) | フォトリソグラフィ法 | |
| JPH09115899A (ja) | 保護膜の形成方法 | |
| JPH05259063A (ja) | 半導体基板のスピンコーティング方法 | |
| JPH0656832B2 (ja) | レジスト塗布方法 | |
| JP2586383B2 (ja) | 反射および干渉防止樹脂膜の形成方法 | |
| JPH0159575B2 (ja) | ||
| KR0144420B1 (ko) | 리소그라피 공정방법 | |
| JPS6334925A (ja) | フオトレジスト膜の形成方法 | |
| KR100441708B1 (ko) | 포토리소그래피 공정에서의 현상방법 | |
| JPS62109043A (ja) | 樹脂の塗布方法 | |
| JPH03262567A (ja) | 多層レジスト塗布方法 | |
| US20040029394A1 (en) | Method and structure for preventing wafer edge defocus | |
| JPH097917A (ja) | 平坦化方法及び半導体装置の製造方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 |