JPH0632403B2 - ボ−ドの接続装置 - Google Patents
ボ−ドの接続装置Info
- Publication number
- JPH0632403B2 JPH0632403B2 JP61222043A JP22204386A JPH0632403B2 JP H0632403 B2 JPH0632403 B2 JP H0632403B2 JP 61222043 A JP61222043 A JP 61222043A JP 22204386 A JP22204386 A JP 22204386A JP H0632403 B2 JPH0632403 B2 JP H0632403B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- pattern
- reset
- signal line
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はメモリを含む集積回路素子をボードに取付
け、このボードをコネクタに差し込んで、コネクタに取
付けた信号線に上記集積回路素子からの配線パターンを
接続するボードの接続装置に関する。
け、このボードをコネクタに差し込んで、コネクタに取
付けた信号線に上記集積回路素子からの配線パターンを
接続するボードの接続装置に関する。
［従来の技術］ 最近の電子機器において、集積回路素子を取付けたボー
ドと本体に取付けてあるコネクタとからなるボードの接
続装置が良く使用されている。
ドと本体に取付けてあるコネクタとからなるボードの接
続装置が良く使用されている。
第２図は従来のこの種のボードの接続装置の構成図で、
図において、１はＬＳＩ等の集積回路素子、２は集積回
路素子１や抵抗、コンデンサ等の回路部品が取付けられ
ているボード、３は上記集積回路素子１や回路部品など
を相互に接続しているボード２上の配線パターン、４は
配線パターン３の終点になっているボード２の接続部、
５は上記ボード２を着脱自在に取付けるためのコネク
タ、６はコネクタ５に取付けられている信号線である。
図において、１はＬＳＩ等の集積回路素子、２は集積回
路素子１や抵抗、コンデンサ等の回路部品が取付けられ
ているボード、３は上記集積回路素子１や回路部品など
を相互に接続しているボード２上の配線パターン、４は
配線パターン３の終点になっているボード２の接続部、
５は上記ボード２を着脱自在に取付けるためのコネク
タ、６はコネクタ５に取付けられている信号線である。
ここにおいて、ボード２の接続部４の位置に伸長されて
いる配線パターンは、アースパターンと電源パターンと
が接続部４の両端に太く位置し、それ以外の例えば集積
回路素子１に入力されるデータや制御信号を導びくデー
タ信号パターン等の信号パターンは、上記アースパター
ンと電源パターンの間に細く位置している。
いる配線パターンは、アースパターンと電源パターンと
が接続部４の両端に太く位置し、それ以外の例えば集積
回路素子１に入力されるデータや制御信号を導びくデー
タ信号パターン等の信号パターンは、上記アースパター
ンと電源パターンの間に細く位置している。
更に、電源パターンとアースパターンの先端は、その中
間にある他の信号パターンの先端に比べてよりボード２
の接続部４の先端の線に近い所まで達している。
間にある他の信号パターンの先端に比べてよりボード２
の接続部４の先端の線に近い所まで達している。
このような構成において、集積回路素子１等が取付けら
れたボード２をコネクタ５に差し込んだ場合、最初に電
源パターンとアースパターンがコネクタ５の信号線６に
接触し、続いて電源パターンとアースパターンの中間に
ある信号パターンがコネクタ５の信号線６に接続する。
また、逆にボード２をコネクタ５からはずす場合、最初
に中間にある信号パターンがコネクタ５の信号線６から
離れ、続いて電源パターンとアースパターンが信号線６
からはずれる。
れたボード２をコネクタ５に差し込んだ場合、最初に電
源パターンとアースパターンがコネクタ５の信号線６に
接触し、続いて電源パターンとアースパターンの中間に
ある信号パターンがコネクタ５の信号線６に接続する。
また、逆にボード２をコネクタ５からはずす場合、最初
に中間にある信号パターンがコネクタ５の信号線６から
離れ、続いて電源パターンとアースパターンが信号線６
からはずれる。
このようにボード２をコネクタ５から取りはずす場合、
信号パターンが信号線６から離れた後、電源パターン及
びアースパターンが信号線６から離れる様になってい
て、集積回路素子１の破壊を防いでいる。
信号パターンが信号線６から離れた後、電源パターン及
びアースパターンが信号線６から離れる様になってい
て、集積回路素子１の破壊を防いでいる。
［発明が解決しようとする問題点］ 従来のボードの接続装置は以上のように構成されている
ので、例えばコネクタに対するボードの着脱が多少でも
ずれると、信号パターンを同一のタイミングで信号線６
から離すことができず、この結果生じるノイズがデータ
として集積回路素子の中で記憶されてしまう問題点があ
った。
ので、例えばコネクタに対するボードの着脱が多少でも
ずれると、信号パターンを同一のタイミングで信号線６
から離すことができず、この結果生じるノイズがデータ
として集積回路素子の中で記憶されてしまう問題点があ
った。
この発明は上記問題点を解消するためになされたもの
で、メモリを含む集積回路素子に備えられているリセッ
ト端子を利用してボードとコネクタの着脱の時集積回路
のリセットを行い、集積回路素子の中のメモリの内容を
保護することを目的としている。
で、メモリを含む集積回路素子に備えられているリセッ
ト端子を利用してボードとコネクタの着脱の時集積回路
のリセットを行い、集積回路素子の中のメモリの内容を
保護することを目的としている。
［問題点を解決するための手段］ 上記目的を達成するため、本発明によるボードの接続装
置は、メモリを含むリセット端子を備えた集積回路素子
１をボード２に取付け、このボード２の先端の接続部４
をコネクタ５に差し込んで、コネクタ５に取付けた信号
線６に上記集積回路素子１からの配線パターン３を接続
するボードの接続装置において、 前記集積回路素子１のリセット端子に接続され前記接続
部４に向けて配線パターン３とともに前記ボード２上に
形成されたリセットパターン１Ａと、前記集積回路素子
１をリセットするためのリセット信号線１Ｂの途中に介
在して前記コネクタ５側に設けられ前記リセット信号線
１Ｂの入切を制御するスイッチ２Ｂと、前記ボード２側
に設けられ前記コネクタ５へのボード２の着脱に伴って
前記スイッチ２Ｂをオン・オフする作動部材２Ａとを備
え、 前記ボード２をコネクタ５に差し込む時、最後に前記ス
イッチ２Ｂがオンして前記リセットパターン１Ａが前記
リセット信号線１Ｂに接続され、前記ボード２をコネク
タ５から引き抜く時、最初にスイッチ２Ｂがオフして前
記リセットパターン１Ａが前記リセット信号線１Ｂから
はずれることを特徴としている。
置は、メモリを含むリセット端子を備えた集積回路素子
１をボード２に取付け、このボード２の先端の接続部４
をコネクタ５に差し込んで、コネクタ５に取付けた信号
線６に上記集積回路素子１からの配線パターン３を接続
するボードの接続装置において、 前記集積回路素子１のリセット端子に接続され前記接続
部４に向けて配線パターン３とともに前記ボード２上に
形成されたリセットパターン１Ａと、前記集積回路素子
１をリセットするためのリセット信号線１Ｂの途中に介
在して前記コネクタ５側に設けられ前記リセット信号線
１Ｂの入切を制御するスイッチ２Ｂと、前記ボード２側
に設けられ前記コネクタ５へのボード２の着脱に伴って
前記スイッチ２Ｂをオン・オフする作動部材２Ａとを備
え、 前記ボード２をコネクタ５に差し込む時、最後に前記ス
イッチ２Ｂがオンして前記リセットパターン１Ａが前記
リセット信号線１Ｂに接続され、前記ボード２をコネク
タ５から引き抜く時、最初にスイッチ２Ｂがオフして前
記リセットパターン１Ａが前記リセット信号線１Ｂから
はずれることを特徴としている。
［作用］ ボード２をコネクタ５に差し込む時には、最初に電源パ
ターンとアースパターンが信号線６に接触し、続いて信
号パターンが信号線６に接触し、最後にリセットパター
ン１Ａがリセット信号線１Ｂに接触してボード２の差し
込みに伴うスイッチ２ＢのＯＮ状態によりリセット信号
線１Ｂが接続する。
ターンとアースパターンが信号線６に接触し、続いて信
号パターンが信号線６に接触し、最後にリセットパター
ン１Ａがリセット信号線１Ｂに接触してボード２の差し
込みに伴うスイッチ２ＢのＯＮ状態によりリセット信号
線１Ｂが接続する。
また、ボード２をコネクタ５からはずす時には、最初に
リセットパターン１Ａがリセット信号線１Ｂから離れて
ボード２の離脱を伴うスイッチ２ＢのＯＦＦ状態により
リセット信号線１Ｂが切られ、続いて信号パターンが信
号線６から離れ、最後に電源パターンとアースパターン
が離れる。
リセットパターン１Ａがリセット信号線１Ｂから離れて
ボード２の離脱を伴うスイッチ２ＢのＯＦＦ状態により
リセット信号線１Ｂが切られ、続いて信号パターンが信
号線６から離れ、最後に電源パターンとアースパターン
が離れる。
［実施例］ 一般に、第３図で示すように、ＲＡＭのような集積回路
素子１は、バックアップ電源Ｂでバックアップされ、デ
ータ送受信用信号線（データバス）ＤＢとデータ書込先
の、または読出先の信号線（アドレスバス）ＡＤと、読
み出し，書き込み信号線Ｒ，Ｗとで駆動されるが、チッ
プセレクト（リセット）端子ＣＳがあり、これが能動状
態となっていないと読み出しも書き込みもできない。
素子１は、バックアップ電源Ｂでバックアップされ、デ
ータ送受信用信号線（データバス）ＤＢとデータ書込先
の、または読出先の信号線（アドレスバス）ＡＤと、読
み出し，書き込み信号線Ｒ，Ｗとで駆動されるが、チッ
プセレクト（リセット）端子ＣＳがあり、これが能動状
態となっていないと読み出しも書き込みもできない。
つまり、このことを利用して、集積回路素子１を有する
ボードを抜くときは、先に、リセットをかけて、非動作
状態（多くはＯＶを印加）とし、挿入するときは、最後
にリセット状態を解除し、動作状態とすればよい。
ボードを抜くときは、先に、リセットをかけて、非動作
状態（多くはＯＶを印加）とし、挿入するときは、最後
にリセット状態を解除し、動作状態とすればよい。
また、第４図で示すように多数のＲＡＭ等の集積回路素
子１１，…１ｎがあるときは、これらに接続するデコー
ダＤを介してリセットをかけるようにすればよい。
子１１，…１ｎがあるときは、これらに接続するデコー
ダＤを介してリセットをかけるようにすればよい。
以下本発明の一実施例を図について説明する。
なお、従来と同一構成要素については同一番号を付して
その説明を省略する。
その説明を省略する。
第１図は本発明の一実施例を示す構成図で、図において
１Ａはボード２に設けられているメモリを含む集積回路
素子１のリセット端子に接続されているリセットパター
ン、１Ｂはコネクタ５に取付けてある上記ボード２に設
けられたリセットパターンに接触してリセット信号を出
力するリセット信号線、２Ａはボード２やボード２のケ
ースに取付けられている作動部材、２Ｂはコネクタ５に
取付けられ、上記リセット信号線１Ｂの途中に介在して
リセット信号線１Ｂの入切を制御するスイッチである。
１Ａはボード２に設けられているメモリを含む集積回路
素子１のリセット端子に接続されているリセットパター
ン、１Ｂはコネクタ５に取付けてある上記ボード２に設
けられたリセットパターンに接触してリセット信号を出
力するリセット信号線、２Ａはボード２やボード２のケ
ースに取付けられている作動部材、２Ｂはコネクタ５に
取付けられ、上記リセット信号線１Ｂの途中に介在して
リセット信号線１Ｂの入切を制御するスイッチである。
ここにおいて、ボード２の接続部４まで伸長されている
リセットパターン１Ａは、第１図に示すように接続部４
の端に位置し、リセットパターン１Ａの先端は電源パタ
ーン、アースパターン、信号パターンのいずれよりもボ
ード２の線から遠い所に位置している。
リセットパターン１Ａは、第１図に示すように接続部４
の端に位置し、リセットパターン１Ａの先端は電源パタ
ーン、アースパターン、信号パターンのいずれよりもボ
ード２の線から遠い所に位置している。
また、スイッチ２ＢのＯＮ、ＯＦＦを制御する作動部材
２Ａの取付位置は、ボード２をコネクタ５から離す時、
最初にこの作動部材２Ａの作動によってスイッチ２Ｂを
ＯＦＦにしてリセット信号線１Ｂが切状態になった後に
信号パターンが信号線６から離れ、次に電源パターンと
アースパターンが信号線６から離れるように調整されて
いる。
２Ａの取付位置は、ボード２をコネクタ５から離す時、
最初にこの作動部材２Ａの作動によってスイッチ２Ｂを
ＯＦＦにしてリセット信号線１Ｂが切状態になった後に
信号パターンが信号線６から離れ、次に電源パターンと
アースパターンが信号線６から離れるように調整されて
いる。
このような構成において、ボード２をコネクタ５に差し
込む時は、最初に電源パターンとアースパターンが信号
線６に接触し、続いて信号パターンが信号線６に接触
し、最後にリセットパターンが信号線６に接触するとと
もに、作動部材２Ａの作動によるスイッチ２ＢのＯＮ状
態によってリセット信号線が接続する。
込む時は、最初に電源パターンとアースパターンが信号
線６に接触し、続いて信号パターンが信号線６に接触
し、最後にリセットパターンが信号線６に接触するとと
もに、作動部材２Ａの作動によるスイッチ２ＢのＯＮ状
態によってリセット信号線が接続する。
逆にボード２をコネクタ５からかはずす時は、最初にリ
セットパターンが信号線６から離れるとともに、作動部
材２Ａの作動によるスイッチ２ＢのＯＦＦ状態によって
リセット信号線が切られ、続いて信号パターンが信号線
６から離れ、最後に電源パターンとアースパターンが離
れる。
セットパターンが信号線６から離れるとともに、作動部
材２Ａの作動によるスイッチ２ＢのＯＦＦ状態によって
リセット信号線が切られ、続いて信号パターンが信号線
６から離れ、最後に電源パターンとアースパターンが離
れる。
［発明の効果］ 以上説明したように本発明のボードの接続装置によれ
ば、コネクタに対してボードの接続部を着脱する操作に
伴う作動部材の作用によりスイッチをオン・オフしてリ
セットパターンとリセット信号線との間の電気的な接続
を制御し、ボードをコネクタに差し込む時は最後に集積
回路素子のリセットが解除され、ボードをコネクタから
はずす時は最初にメモリを含む集積回路素子がリセット
される構成なので、例えばコネクタに対するボードの着
脱が多少でもずれて信号パターンが同一のタイミングで
信号線に着脱できなくとも、リセットパターンとリセッ
ト信号線との間の電気的な着脱のタイミングを確実に
し、集積回路素子におけるメモリ内容の破壊を確実に防
止することができる。
ば、コネクタに対してボードの接続部を着脱する操作に
伴う作動部材の作用によりスイッチをオン・オフしてリ
セットパターンとリセット信号線との間の電気的な接続
を制御し、ボードをコネクタに差し込む時は最後に集積
回路素子のリセットが解除され、ボードをコネクタから
はずす時は最初にメモリを含む集積回路素子がリセット
される構成なので、例えばコネクタに対するボードの着
脱が多少でもずれて信号パターンが同一のタイミングで
信号線に着脱できなくとも、リセットパターンとリセッ
ト信号線との間の電気的な着脱のタイミングを確実に
し、集積回路素子におけるメモリ内容の破壊を確実に防
止することができる。
第１図，第３図，第４図は本発明の一実施例を示す構成
図、第２図は従来の接続装置の構成図である。 １…集積回路素子、２…ボード、３…配線パターン、４
…接続部、５…コネクタ、６…信号線、１Ａ…リセット
パターン、１Ｂ…リセット信号線、２Ａ…作動部材、２
Ｂ…スイッチ。
図、第２図は従来の接続装置の構成図である。 １…集積回路素子、２…ボード、３…配線パターン、４
…接続部、５…コネクタ、６…信号線、１Ａ…リセット
パターン、１Ｂ…リセット信号線、２Ａ…作動部材、２
Ｂ…スイッチ。
Claims (1)
- 【請求項１】メモリを含むリセット端子を備えた集積回
路素子をボードに取付け、このボードの先端の接続部を
コネクタに差し込んで、コネクタに取付けた信号線に上
記集積回路素子からの配線パターンを接続するボードの
接続装置において、 前記集積回路素子のリセット端子に接続され前記接続部
に向けて配線パターンとともに前記ボード上に形成され
たリセットパターンと、前記集積回路素子をリセットす
るためのリセット信号線の途中に介在して前記コネクタ
側に設けられ前記リセット信号線の入切を制御するスイ
ッチと、前記ボード側に設けられ前記コネクタへのボー
ドの着脱に伴って前記スイッチをオン・オフする作動部
材とを備え、 前記ボードをコネクタに差し込む時、最後に前記スイッ
チがオンして前記リセットパターンが前記リセット信号
線に接続され、前記ボードをコネクタから引き抜く時、
最初に前記スイッチがオフして前記リセットパターンが
前記リセット信号線からはずれることを特徴とするボー
ドの接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222043A JPH0632403B2 (ja) | 1986-09-22 | 1986-09-22 | ボ−ドの接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222043A JPH0632403B2 (ja) | 1986-09-22 | 1986-09-22 | ボ−ドの接続装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6378597A JPS6378597A (ja) | 1988-04-08 |
| JPH0632403B2 true JPH0632403B2 (ja) | 1994-04-27 |
Family
ID=16776193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222043A Expired - Lifetime JPH0632403B2 (ja) | 1986-09-22 | 1986-09-22 | ボ−ドの接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632403B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2566284B2 (ja) * | 1988-05-13 | 1996-12-25 | 株式会社日立製作所 | プリント回路板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944105B2 (ja) * | 1982-08-17 | 1984-10-26 | タ−ボ粉体株式会社 | 合成樹脂粉砕用円板式微粉砕機 |
-
1986
- 1986-09-22 JP JP61222043A patent/JPH0632403B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6378597A (ja) | 1988-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| JPH0632403B2 (ja) | ボ−ドの接続装置 | |
| JPH0225211B2 (ja) | ||
| JPH0716304Y2 (ja) | メモリ回路の保護構造 | |
| JP3984408B2 (ja) | メモリ素子の制御回路およびメモリ素子の制御方法 | |
| JPH0215151Y2 (ja) | ||
| JPH01219918A (ja) | 電子機器 | |
| JP3781844B2 (ja) | Ｒｏｍ書込システム及びｒｏｍ書込装置 | |
| JP3052882B2 (ja) | プログラマブル半導体集積回路装置 | |
| JPH0573439A (ja) | プリント配線板及びデータ救出システム | |
| JPS58148488A (ja) | 電子回路基板 | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| JPH0746750B2 (ja) | 電子回路 | |
| JPS63188894A (ja) | Ｒｏｍ基板 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JP2603869Y2 (ja) | バスライン装置 | |
| JPH0485875A (ja) | ブリント板 | |
| JPH06173298A (ja) | 車載用コントローラ | |
| JPS6211917A (ja) | 電子計算機 | |
| JPH03194613A (ja) | 電子回路基板 | |
| JPH04278619A (ja) | 基板接続方式 | |
| JPH03158938A (ja) | 電子機器におけるｒｏｍとｒａｍとの切替装置 | |
| JPH04171520A (ja) | 電子回路基板の活線挿抜方法およびその情報処理システム | |
| JPH046777A (ja) | メモリｉｃ用ソケット |