JPH06318663A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH06318663A JPH06318663A JP5105788A JP10578893A JPH06318663A JP H06318663 A JPH06318663 A JP H06318663A JP 5105788 A JP5105788 A JP 5105788A JP 10578893 A JP10578893 A JP 10578893A JP H06318663 A JPH06318663 A JP H06318663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- water
- repellent plating
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45655—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sealing Material Composition (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】樹脂封止型半導体装置において侵入した水分に
よる電極パッドの腐触及び封止樹脂のクラックを防ぐこ
とを目的とする。 【構成】内部リード3または吊りピン5または金線に撥
水性めっき8を施し、封止樹脂との界面から毛細菅現象
に依って水分が侵入することを防ぐ。また、アイランド
2の裏面に撥水性めっきを施し、IRリフロー等の加熱
で水分が膨張し、封止樹脂にクラックが入ることを防
ぐ。
よる電極パッドの腐触及び封止樹脂のクラックを防ぐこ
とを目的とする。 【構成】内部リード3または吊りピン5または金線に撥
水性めっき8を施し、封止樹脂との界面から毛細菅現象
に依って水分が侵入することを防ぐ。また、アイランド
2の裏面に撥水性めっきを施し、IRリフロー等の加熱
で水分が膨張し、封止樹脂にクラックが入ることを防
ぐ。
Description
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特にリードフレーム及び金線に関する。
関し、特にリードフレーム及び金線に関する。
【0002】
【従来の技術】従来の樹脂封止型半導体装置は図6
(a)に示すように半導体チップ1を搭載するアイラン
ド2と、外部との電気的導通をとるための外部リード4
及び内部リード3を有している。またアイランド2を支
持する吊りピン5を有している。さらに、図6(b)に
示すように半導体チップ1と内部リード3との電気的導
通をとるための金線6を有している。
(a)に示すように半導体チップ1を搭載するアイラン
ド2と、外部との電気的導通をとるための外部リード4
及び内部リード3を有している。またアイランド2を支
持する吊りピン5を有している。さらに、図6(b)に
示すように半導体チップ1と内部リード3との電気的導
通をとるための金線6を有している。
【0003】この従来の樹脂封止型半導体装置は、樹脂
封止と内部リード3もしくは吊りピン5との界面からの
水分の侵入を防ぐための内部リード3の形状を直線では
なくジグザグ形状にしたり、吊りピン5にハーフエッチ
を設けたりしている。また、封止樹脂内の水分を逃がす
ために、アイランド2よりつながるウイングリードを設
けたりしている。
封止と内部リード3もしくは吊りピン5との界面からの
水分の侵入を防ぐための内部リード3の形状を直線では
なくジグザグ形状にしたり、吊りピン5にハーフエッチ
を設けたりしている。また、封止樹脂内の水分を逃がす
ために、アイランド2よりつながるウイングリードを設
けたりしている。
【0004】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置では、水分が封止樹脂と内部リード及び封止
樹脂と吊りピン及び封止樹脂と金線の界面から、毛細菅
現象により侵入し、半導体チップの電極パッドを腐触す
るという問題点があった。
半導体装置では、水分が封止樹脂と内部リード及び封止
樹脂と吊りピン及び封止樹脂と金線の界面から、毛細菅
現象により侵入し、半導体チップの電極パッドを腐触す
るという問題点があった。
【0005】さらに、侵入した水分がアイランド裏面に
回り込み、その水分がIRリフロー等で加熱されて水分
が膨張し、封止樹脂にクラックが入るという問題点があ
った。
回り込み、その水分がIRリフロー等で加熱されて水分
が膨張し、封止樹脂にクラックが入るという問題点があ
った。
【0006】本発明の目的は、侵入した水分による電極
パッドの腐触及び封止樹脂のクラックを防ぐことが出来
る封止樹脂型半導体装置を提供することにある。
パッドの腐触及び封止樹脂のクラックを防ぐことが出来
る封止樹脂型半導体装置を提供することにある。
【0007】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、ニッケルとフッ素系ポリマー粒子を共析させ
た撥水性めっきを配線もしくは配線周囲の金属部分に施
している。
体装置は、ニッケルとフッ素系ポリマー粒子を共析させ
た撥水性めっきを配線もしくは配線周囲の金属部分に施
している。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の樹脂封止型半導体装置に
使用されるリードフレームの平面図である。図において
半導体チップ1がアイランド2に搭載され、外部との電
気的導通をとるための外部リード4及び内部リード3を
有し、アイランド2を支持するための吊りピン5を有し
ているのは図6の従来例と同じである。しかし本実施例
では、内部リード3の全域に撥水性めっき8を施してい
る。この撥水性めっき8はニッケルとフッ素系ポリマー
粒子が均一に混ざった構造になっている。その作製方法
は、まずポリテトラフルオロエチレンと呼ばれるフッ素
系ポリマーにフッ素ガスを加え、フッ素をさらに含む直
径4μmのポリマー粒子を作る。これをニッケルのめっ
き液中に混合し、超音波振動で均一に分散させる。この
中で電気めっきすると、めっきされる物質の上にフッ素
系ポリマー粒子とニッケルが一定の割合で同時に析出
し、ニッケルの中に10%程度のテトラフルオロエチレ
ンが含まれる撥水性めっき8が作られる。このめっきの
接触角は173度に達する事より、内部リード3の界面
より水分が侵入し、半導体チップ1の電極パッドが腐触
される事が防止される。
る。図1は本発明の一実施例の樹脂封止型半導体装置に
使用されるリードフレームの平面図である。図において
半導体チップ1がアイランド2に搭載され、外部との電
気的導通をとるための外部リード4及び内部リード3を
有し、アイランド2を支持するための吊りピン5を有し
ているのは図6の従来例と同じである。しかし本実施例
では、内部リード3の全域に撥水性めっき8を施してい
る。この撥水性めっき8はニッケルとフッ素系ポリマー
粒子が均一に混ざった構造になっている。その作製方法
は、まずポリテトラフルオロエチレンと呼ばれるフッ素
系ポリマーにフッ素ガスを加え、フッ素をさらに含む直
径4μmのポリマー粒子を作る。これをニッケルのめっ
き液中に混合し、超音波振動で均一に分散させる。この
中で電気めっきすると、めっきされる物質の上にフッ素
系ポリマー粒子とニッケルが一定の割合で同時に析出
し、ニッケルの中に10%程度のテトラフルオロエチレ
ンが含まれる撥水性めっき8が作られる。このめっきの
接触角は173度に達する事より、内部リード3の界面
より水分が侵入し、半導体チップ1の電極パッドが腐触
される事が防止される。
【0009】図2は本発明の実施例2に関する樹脂封止
型半導体装置に使用されるリードフレームの平面図であ
る。図において内部リード3の一部に前記撥水性めっき
8を施している。これにより内部リード3の界面から水
分が侵入する事が防止され、かつ前記撥水性めっきが一
部分であるため封止樹脂と内部リード3の密着強度の低
下が防止される。
型半導体装置に使用されるリードフレームの平面図であ
る。図において内部リード3の一部に前記撥水性めっき
8を施している。これにより内部リード3の界面から水
分が侵入する事が防止され、かつ前記撥水性めっきが一
部分であるため封止樹脂と内部リード3の密着強度の低
下が防止される。
【0010】図3は本発明の実施例3に関する樹脂封止
型半導体装置に使用されるリードフレームの平面図であ
る。図において吊りリード5に前記撥水性めっきを施し
ている。これにより吊りリード5の界面から水分が侵入
する事が防止される。
型半導体装置に使用されるリードフレームの平面図であ
る。図において吊りリード5に前記撥水性めっきを施し
ている。これにより吊りリード5の界面から水分が侵入
する事が防止される。
【0011】図4は本発明の実施例4に関する樹脂封止
型半導体装置の断面図である。図において金線6も前記
撥水性めっきを施している。これにより金線6の界面か
ら水分が侵入し、半導体チップ1の電極パッドが腐触さ
れることが防止される。
型半導体装置の断面図である。図において金線6も前記
撥水性めっきを施している。これにより金線6の界面か
ら水分が侵入し、半導体チップ1の電極パッドが腐触さ
れることが防止される。
【0012】図5は本発明に関する樹脂封止型半導体装
置の断面図である。図においてアイランド2裏面に前記
撥水性めっき8を施している。これにより水分がアイラ
ンド2の裏面に回り込み、IRリフロー等で加熱され水
分が膨張し、封止樹脂にクラックが入ることが防止され
る。
置の断面図である。図においてアイランド2裏面に前記
撥水性めっき8を施している。これにより水分がアイラ
ンド2の裏面に回り込み、IRリフロー等で加熱され水
分が膨張し、封止樹脂にクラックが入ることが防止され
る。
【0013】
【発明の効果】以上説明したように本発明は、樹脂封止
型半導体装置において、ニッケルとフッ素系ポリマー粒
子を共析させた撥水性めっきを配線もしくは配線周囲の
金属部分に施したので、封止樹脂と内部リード及び封止
樹脂と吊りピン及び封止樹脂と金線の界面から水分が侵
入することを防止するという結果を有する。
型半導体装置において、ニッケルとフッ素系ポリマー粒
子を共析させた撥水性めっきを配線もしくは配線周囲の
金属部分に施したので、封止樹脂と内部リード及び封止
樹脂と吊りピン及び封止樹脂と金線の界面から水分が侵
入することを防止するという結果を有する。
【0014】また侵入した水分がアイランド裏面に回り
込み、IRリフロー等の加熱で水分が膨張し、封止樹脂
にクラックが入ることを防止できるという結果を有す
る。
込み、IRリフロー等の加熱で水分が膨張し、封止樹脂
にクラックが入ることを防止できるという結果を有す
る。
【図1】本発明の一実施例に使用されるリードフレーム
の平面図である。
の平面図である。
【図2】本発明の実施例2に使用されるリードフレーム
の平面図である。
の平面図である。
【図3】本発明の実施例3に使用されるリードフレーム
の平面図である。
の平面図である。
【図4】本発明の実施例4の断面図である。
【図5】本発明の実施例5の断面図である。
【図6】従来技術を説明するためのリードフレームの平
面図及び樹脂封止型半導体装置の断面図である。
面図及び樹脂封止型半導体装置の断面図である。
1 半導体チップ 2 アイランド 3 内部リード 4 外部リード 5 吊りピン 6 金線 7 封止樹脂 8 撥水性めっき
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 元秋 熊本県熊本市八幡町100番地九州日本電気 株式会社内
Claims (5)
- 【請求項1】 樹脂封止型半導体において、ニッケルと
フッ素系ポリマー粒子を共析させた撥水性めっきを、配
線もしくは配線周囲の金属部分に施した事を特徴とする
樹脂封止型半導体装置。 - 【請求項2】 前記撥水性めっきが内部リード全域もし
くはその一部に施されていることを特徴とする請求項1
記載の樹脂封止型半導体装置。 - 【請求項3】 前記撥水性めっきが吊りリード全域もし
くはその一部に施されていることを特徴とする請求項1
記載の樹脂封止型半導体装置。 - 【請求項4】 前記撥水性めっきがアイランド裏面全域
もしくはその一部に施されていることを特徴とする請求
項1記載の樹脂封止型半導体装置。 - 【請求項5】 前記撥水性めっきが金線に施されている
ことを特徴とする請求項1記載の樹脂封止型半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105788A JP2885605B2 (ja) | 1993-05-07 | 1993-05-07 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105788A JP2885605B2 (ja) | 1993-05-07 | 1993-05-07 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318663A true JPH06318663A (ja) | 1994-11-15 |
JP2885605B2 JP2885605B2 (ja) | 1999-04-26 |
Family
ID=14416879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5105788A Expired - Lifetime JP2885605B2 (ja) | 1993-05-07 | 1993-05-07 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2885605B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303371A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1993
- 1993-05-07 JP JP5105788A patent/JP2885605B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303371A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4624170B2 (ja) * | 2005-04-25 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2885605B2 (ja) | 1999-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874773A (en) | Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids | |
KR20010012494A (ko) | 집적회로 패키지 및 집적회로 패키지의 땜납 상호접속 볼조인트 | |
US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
JPS6189643A (ja) | 半導体装置及びその製造方法 | |
US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
JPH06318663A (ja) | 樹脂封止型半導体装置 | |
CN109786351A (zh) | 电连接器的加强 | |
JPH0412028B2 (ja) | ||
JPS5828859A (ja) | リ−ドレスガラス封止ダイオ−ド | |
JPS62265729A (ja) | 半導体装置 | |
JPS59172757A (ja) | 半導体装置 | |
JPH05166871A (ja) | 半導体装置 | |
JPS62150836A (ja) | 半導体装置 | |
JPS5934148Y2 (ja) | 双方向性サイリスタ | |
JPS6035552A (ja) | 半導体装置 | |
US20030052416A1 (en) | Thick film circuit connection | |
JPS5852683Y2 (ja) | 半導体装置 | |
JPS59134857A (ja) | 半導体装置 | |
JPS61125028A (ja) | 半導体装置 | |
JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
JPH0214201Y2 (ja) | ||
JPS63310149A (ja) | 高集積化ic用パッケ−ジおよびその製造方法 | |
JP3076337B1 (ja) | Bga型icパッケージ | |
JPS62120035A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS6266643A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |