JPH06318139A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はリアルタイムで波形再現に必要な最
低限のサンプル時間を求め、このサンプル時間に基づい
て記憶する検出データの記憶間隔を自動的に切り替え、
これによってメモリ量を大幅低減して装置のコストを低
減させる。 【構成】 第１、第２サンプル時間判定部１１、１２に
よって検出器１で得られた検出信号の周波数成分を検出
するとともに、切替信号生成部１３によって前記第１、
第２サンプル時間判定部１１、１２の判定結果に基づき
予め設定されている複数のサンプル時間Ｔ１、Ｔ２、Ｔ
０のいずれかを選択するとともに、保管用メモリ回路９
によってＡ／Ｄ変換動作で得られた前記検出信号のデジ
タルデータを取り込んで一時記憶した後、前記切替信号
生成部１３で選択されたサンプル時間で、記憶している
デジタルデータを選択して前記上位計算機４に伝送す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は核融合試験装置等で得ら
れたデータを処理するデータ処理装置に関する。

【０００２】

【従来の技術】核融合試験装置では、１回の運転時間が
約数十秒に設定され、１時間に数回運転されることが多
い。

【０００３】図６はこのような核融合試験装置で得られ
たデータを収集して処理するデータ処理装置を使用した
データ処理システムの一例を示すブロック図である。

【０００４】この図に示すデータ処理システムは核融合
試験装置によって得られた各物理量を検出して電気信号
（検出信号）を生成する検出器１０１と、この検出器１
０１から出力される検出信号を取り込んで増幅する増幅
器１０２と、この増幅器１０２から出力される検出信号
を取り込んでデータ処理を行なうデータ処理装置１０３
と、このデータ処理装置１０３によって処理されたデー
タを取り込んで高度なデータ処理やデータの保管などを
行なう上位計算機１０４とを備えている。

【０００５】そして、このデータ処理システムは検出器
１０１によって核融合試験装置で得られた各種の物理量
を電気信号（検出信号）に変換してこれを増幅した後、
データ処理装置１０３によって予め指定されたサンプリ
ング周期でサンプリング収集して、上位計算機１０４で
これを保管したり、分析処理したりする。

【０００６】この場合、前記データ処理装置１０３は予
め設定されている周波数で発振してクロック信号を生成
するクロック回路１０５と、各種の処理を行なう中央処
理装置１０６と、この中央処理装置１０６の制御の下に
前記クロック回路１０５から出力されるクロック信号に
基づいて前記増幅器１０２から出力される検出信号を取
り込んでＡ／Ｄ変換（アナログ／デジタル変換）して検
出データを生成するアナログ・デジタル変換回路１０７
と、前記中央処理装置１０６の制御の下に前記アナログ
・デジタル変換回路１０７から出力される検出データを
取り込んで記憶するメモリ回路１０８と、前記中央処理
装置１０６の制御の下に前記メモリ回路１０８に記憶さ
れている検出データを取り込んで前記上位計算機１０４
に伝送するインタフェース回路１０９とを備えている。

【０００７】そして、このデータ処理装置１０３は核融
合試験装置が試験動作を行なっているとき、予め設定さ
れているサンプリング周期で前記増幅器１０２から出力
される検出信号を取り込むとともに、これをＡ／Ｄ変換
して記憶し、前記核融合試験装置の試験動作が終了した
とき、記憶している検出データを読み出して上位計算機
１０４に伝送する。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うなデータ処理システムでは、検出器１０１を有する計
測機器の数が多く、また１台の計測機器の検出器数も多
いため、システム全体で処理しなければならないデータ
量も膨大なものになっている。

【０００９】今後、核融合試験装置の大型化に伴い、運
転時間も２００秒〜１０００秒に延長され、データ量も
さらなる増加が必然的であり、保存すべきデータ量がさ
らに多くなるものと思われる。

【００１０】一方、核融合試験装置の運転は、費用の点
や中性子発生量の制限、放射化等の問題から運転回数が
制限されているため、１回の試験で得られた全データを
確保する必要がある。

【００１１】そして、核融合試験装置の運転目的が物理
実験であるので、データの波形等を予測することができ
ないため、波形を正確にモニタするために、Ａ／Ｄ変換
するときのサンプル時間を短く設定せざるをえない。

【００１２】しかしながら、時間帯によっては、低周波
の信号が長く続くときもあるため、このようなときのサ
ンプル時間を長くしてデータ量を少なくすることも考え
られているが、試験によって得られる検出信号の波形を
予測することができないため、今現在、データ量を減ら
す適切な方法は開発されていない。

【００１３】本発明は上記の事情に鑑み、リアルタイム
で波形再現に必要な最低限のサンプル時間を求め、この
サンプル時間に基づいて記憶する検出データの記憶間隔
を自動的に切り替えることができ、これによって記憶す
るデータの量を大幅に削減することができ、この結果メ
モリ量を大幅低減して装置のコストを低減させることが
できるデータ処理装置を提供することを目的としてい
る。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、アナログ信号をＡ／Ｄ変換してデジタル
データを生成し、これを一時記憶した後、上位計算機に
伝送するデータ処理装置において、前記アナログ信号の
周波数成分を検出する周波数成分判定部と、この周波数
成分判定部の判定結果に基づいて予め設定されている複
数のサンプル時間のいずれかを選択するサンプル時間選
択部と、Ａ／Ｄ変換動作によって得られたデジタルデー
タを取り込んで一時記憶した後、前記サンプル時間選択
部によって選択されたサンプル時間で記憶しているデジ
タルデータを選択して前記上位計算機に伝送する保管用
メモリ部とを備えたことを特徴としている。

【００１５】

【作用】上記の構成において、周波数成分判定部によっ
てアナログ信号の周波数成分が検出されるとともに、サ
ンプル時間選択部によって前記周波数成分判定部の判定
結果に基づき予め設定されている複数のサンプル時間の
いずれかが選択されるとともに、保管用メモリ部によっ
てＡ／Ｄ変換動作で得られたデジタルデータが取り込ま
れて一時記憶された後、前記サンプル時間選択部で選択
されたサンプル時間で、記憶しているデジタルデータが
選択されて前記上位計算機に伝送される。

【００１６】

【実施例】図１は本発明によるデータ処理装置の一実施
例を使用したデータ処理システムの一例を示すブロック
図である。

【００１７】この図に示すデータ処理システムは検出器
１と、増幅器２と、データ処理装置３と、上位計算機４
とを備えており、検出器１によって核融合試験装置で得
られた各種の物理量を電気信号（検出信号）に変換して
これを増幅した後、データ処理装置３によって検出信号
の波形に応じた最適なサンプリング周期でサンプリング
収集して、上位計算機４でこれを保管したり、分析処理
したりする。

【００１８】前記検出器１は各種の計測機器に設けられ
ており、核融合試験装置によって得られた各物理量を検
出して電気信号（検出信号）を生成し、これを増幅器２
に供給する。

【００１９】増幅器２は前記検出器１から出力される検
出信号を取り込んで増幅し、これをデータ処理装置３に
供給する。

【００２０】また、上位計算機４は大量のデータを処理
するホストコンピュータや大量のデータを保管するデー
タ記憶装置などを備えており、前記データ処理装置３に
よって処理されたデータを取り込んで高度なデータ処理
やデータの保管などを行なう。

【００２１】また、データ処理装置３は予め設定されて
いる周波数で発振してクロック信号を生成するクロック
回路５と、各種の処理を行なう中央処理装置６と、この
中央処理装置６の制御の下に前記クロック回路５から出
力されるクロック信号に基づいて前記増幅器２から出力
される検出信号を取り込むとともに、Ａ／Ｄ変換（アナ
ログ／デジタル変換）して検出データを生成するアナロ
グ・デジタル変換回路７と、このアナログ・デジタル変
換回路７に入力される検出信号を取り込んで最適なサン
プル時間を演算して切替信号を生成するサンプル時間切
替回路８と、前記中央処理装置６の制御の下に前記アナ
ログ・デジタル変換回路７から出力される検出データを
取り込んで記憶し、前記サンプル時間切替回路８から出
力される切替信号によって指定されたサンプル時間で記
憶している検出データを読み出して出力する保管用メモ
リ回路９と、前記中央処理装置６の制御の下に前記保管
用メモリ回路９に記憶されている検出データを取り込ん
で前記上位計算機４に伝送するインタフェース回路１０
とを備えている。

【００２２】そして、このデータ処理装置３は核融合試
験装置が試験動作を行なっているとき、予め設定されて
いるサンプリング周期で前記増幅器２から出力される検
出信号を取り込みながら、Ａ／Ｄ変換し検出データを生
成して記憶するとともに、前記検出信号の波形に応じた
最適なサンプル時間を演算し、前記核融合試験装置の試
験動作が終了したとき、前記サンプル時間に応じた間隔
で前記検出データを選択的に読み出して上位計算機４に
伝送する。

【００２３】この場合、前記サンプル時間切替回路８は
図２に示す如く第１サンプル時間判定部１１と、第２サ
ンプル時間判定部１２と、切替信号生成部１３とを備え
ており、前記アナログ・デジタル変換回路７に入力され
る検出信号を取り込んでその周波数成分を判定し、前記
検出信号の周波数が低周波成分のみのときには、長いサ
ンプル時間Ｔ１を示す切替信号を生成し、また前記検出
信号の周波数がある程度高いときには、前記サンプル時
間Ｔ１よりも短いサンプル時間Ｔ２を示す切替信号を生
成し、また前記検出信号の周波数がさらに高い周波数成
分（高周波成分）を含んでいるときには、前記サンプル
時間Ｔ２よりも短いサンプル時間Ｔ０を示す切替信号を
生成し、これを前記保管用メモリ回路９と、インタフェ
ース回路１０とに供給する。

【００２４】第１サンプル時間判定部１１はバッファア
ンプ回路１５と、第１フィルタ回路１６と、差動増幅回
路１７と、演算回路１８と、第１ディスクリ回路１９と
を備えており、前記アナログ・デジタル変換回路７に入
力される検出信号を取り込むとともに、予め設定されて
いる周波数ω１に基づいて前記検出信号の周波数成分比
率を検出し、高周波成分の比率が高いとき、レベル高を
示す判定信号を生成し、また低周波成分の比率が高いと
き、レベル低を示す判定信号を生成してこれを切替信号
生成部１３に供給する。

【００２５】バッファアンプ回路１５は図３（ａ）に示
す如く周波数ω０までの周波数帯域の信号を増幅するよ
うに構成されており、前記アナログ・デジタル変換回路
７に入力される検出信号を取り込んで増幅し、これを前
記第１フィルタ回路１６と、前記差動増幅回路１７とに
供給する。

【００２６】第１フィルタ回路１６はアナログ素子によ
って構成されるローパスフィルタ回路を備えており、前
記バッファアンプ回路１５から出力される検出信号を取
り込んで、図３（ｂ）に示す如く予め設定されているカ
ットオフ周波数ω１でローパスフィルタリングし、この
ローパスフィルタリング処理によって得られた検出信号
（低周波成分信号）を差動増幅回路１７と、演算回路１
８とに供給する。

【００２７】差動増幅回路１７は前記第１フィルタ回路
１６から出力されるローパスフィルタリング済みの検出
信号と、前記バッファアンプ回路１５から出力されるロ
ーパスフィルタリング前の検出信号との差信号（図３
（ｂ）に示す領域Ａの信号）を求め、これを演算回路１
８に供給する。

【００２８】演算回路１８は前記差動増幅回路１７から
出力される差信号と、前記第１フィルタ回路１６から出
力される検出信号とを取り込んで次式に示す演算を行な
い高周波成分の比率を示す比信号を算出し、これを第１
ディスクリ回路１９に供給する。

【００２９】

【数１】 Ｃ１＝｛（Ｓ０−Ｓ１）／Ｓ１｝² …（１） 但し、Ｓ０：バッファアンプ回路１５から出力される検
出信号 Ｓ１：差動増幅回路１７から出力される差信号 Ｃ１：比信号 第１ディスクリ回路１９は前記演算回路１８から出力さ
れる比信号と、予め設定されているしきい値と比較して
比信号の値が前記しきい値より大きいとき、レベル高と
判定し、比信号の値が前記しきい値より小さいとき、レ
ベル低と判定し、この判定結果を示す判定信号を切替信
号生成部１３に供給する。

【００３０】また、第２サンプル時間判定部１２はバッ
ファアンプ回路２０と、第２フィルタ回路２１と、差動
増幅回路２２と、演算回路２３と、第２ディスクリ回路
２４とを備えており、前記アナログ・デジタル変換回路
７に入力される検出信号を取り込むとともに、予め設定
されている周波数ω２（但し、ω２＞ω１）に基づいて
前記検出信号の周波数成分比率を検出し、高周波成分の
比率が高いとき、レベル高を示す判定信号を生成し、ま
た低周波成分の比率が高いとき、レベル低を示す判定信
号を生成してこれを切替信号生成部１３に供給する。

【００３１】バッファアンプ回路２０は前記アナログ・
デジタル変換回路７に入力される検出信号を取り込んで
増幅し、これを前記第２フィルタ回路２１と、前記差動
増幅回路２２とに供給する。

【００３２】第２フィルタ回路２１はアナログ素子によ
って構成されるローパスフィルタ回路を備えており、前
記バッファアンプ回路２０から出力される検出信号を取
り込んで、図３（ｃ）に示す如く予め設定されているカ
ットオフ周波数ω２でローパスフィルタリングし、この
ローパスフィルタリング処理によって得られた検出信号
（低周波成分信号）を差動増幅回路２２と、演算回路２
３とに供給する。

【００３３】差動増幅回路２２は前記第２フィルタ回路
２１から出力されるローパスフィルタリング済みの検出
信号と、前記バッファアンプ回路２０から出力されるロ
ーパスフィルタリング前の検出信号との差信号（図３
（ｃ）に示す領域Ｂの信号）を求め、これを演算回路２
３に供給する。

【００３４】演算回路２３は前記差動増幅回路２２から
出力される差信号と、前記第２フィルタ回路２１から出
力される検出信号とを取り込んで次式に示す演算を行な
い高周波成分の比率を示す比信号を算出し、これを第２
ディスクリ回路２４に供給する。

【００３５】

【数２】 Ｃ２＝｛（Ｓ０−Ｓ２）／Ｓ２｝² …（２） 但し、Ｓ０：バッファアンプ回路２０から出力される検
出信号 Ｓ２：差動増幅回路２２から出力される差信号 Ｃ２：比信号 第２ディスクリ回路２４は前記演算回路２３から出力さ
れる比信号と、予め設定されているしきい値と比較して
比信号の値が前記しきい値より大きいとき、レベル高と
判定し、比信号の値が前記しきい値より小さいとき、レ
ベル低と判定し、この判定結果を示す判定信号を切替信
号生成部１３に供給する。

【００３６】切替信号生成部１３は前記第１サンプル時
間判定部１１から出力される判定信号と、前記第２サン
プル時間判定部１２から出力される判定信号とを取り込
むとともに、これらの各判定信号の組み合わせに基づい
てサンプル時間Ｔ１またはサンプル時間Ｔ２、サンプル
時間Ｔ０のいずれかを示す切替信号を生成するサンプル
時間演算回路２５を備えている。

【００３７】そして、前記第１サンプル時間判定部１１
から出力される判定信号と、前記第２サンプル時間判定
部１２から出力される判定信号とを取り込むとともに、
図４に示すフローチャートに基づいて前記第１サンプル
時間判定部１１から出力される判定信号がレベル低であ
るかどうかをチェックし（ステップＳＴ１）、レベル低
であれば、低周波用のサンプル時間Ｔ１（但し、Ｔ１＝
π／（ω１））を示す切替信号を生成し（ステップＳＴ
２）、また第１サンプル時間判定部１１から出力される
判定信号がレベル高であれば（ステップＳＴ１）、前記
第２サンプル時間判定部１２から出力される判定信号が
レベル低であるかどうかをチェックし（ステップＳＴ
３）、これがレベル低であれば、比較的高い周波数用の
サンプル時間Ｔ２（但し、Ｔ２＝π／（ω２））を示す
切替信号を生成し（ステップＳＴ４）、さらに各判定信
号が共にレベル高であれば、高周波用のサンプル時間Ｔ
０（但し、Ｔ０＝π／（ω０））を示す切替信号を生成
し（ステップＳＴ５）、これを前記保管用メモリ回路９
と、インタフェース回路１０とに供給する。

【００３８】これによって、アナログ・デジタル変換回
路７に図５（ａ）に示す検出信号が入力され、これがＡ
／Ｄ変換されて保管用メモリ回路９に記憶される。

【００３９】また、この動作と並行して、図５（ｅ）に
示す検出データが生成された場合、サンプル時間切替回
路８の第１フィルタ回路１６によって図５（ｂ）に示す
検出信号が生成され、第１ディスクリ回路１９によって
図５（ｃ）に示す判定信号が出力されるので、図５
（ｄ）に示す如く波形変化が小さい部分では、サンプル
時間Ｔ１で保管用メモリ回路９から検出データが読み出
され、また波形変化が大きい部分では、サンプル時間Ｔ
２で保管用メモリ回路９から検出データが読み出されて
インタフェース回路１０に供給され、上位計算機４に伝
送される。

【００４０】このようにこの実施例においては、増幅器
２から出力される検出信号をアナログ・デジタル変換回
路７によってＡ／Ｄ変換して検出データを生成し、これ
を保管用メモリ回路９に記憶するとともに、サンプル時
間切替回路８によって前記検出信号の周波数成分を検出
し、この周波数成分が比較的低い周波数成分を多く含む
ときには、比較的長いサンプル時間Ｔ１で保管用メモリ
回路９から前記検出データを読み出し、また前記検出信
号の周波数成分が比較的高い周波数成分を多く含むとき
には、比較的短いサンプル時間Ｔ２で保管用メモリ回路
９から前記検出データを読み出し、さらに前記検出信号
の周波数成分がかなり高い周波数成分を多く含むときに
は、かなり短いサンプル時間Ｔ０で保管用メモリ回路９
から前記検出データを読み出すようにしたので、リアル
タイムで波形再現に必要な最低限のサンプル時間を求
め、このサンプル時間に基づいて検出データを間引くこ
とができ、これによってデータ処理装置３から上位計算
機４に伝送する検出データの量を大幅に低減させること
ができる。

【００４１】この結果、上位計算機４側で記憶しなけれ
ばならないデータの量を大幅に削減することができ、こ
の結果メモリ量を大幅低減して装置のコストを低減させ
ることができる。

【００４２】また、上述した実施例においては、第１、
第２フィルタ回路１６、２１を使用してサンプル時間Ｔ
１、Ｔ２、Ｔ０を自動的に算出するようにしているが、
時定数の異なるｎ台のフィルタ回路を使用し、異なる
（ｎ＋１）個のサンプル時間を自動的に算出してサンプ
ル時間を切り替えるようにしても良い。

【００４３】また、フィルタ回路として、単純なＲ、Ｃ
のもの以外にも、例えば周波数をシャープに落とすこと
ができるアクティブフィルタ回路などを使用して複数個
のサンプル時間を算出し、サンプル時間を切り替えるよ
うにしても良い。

【００４４】

【発明の効果】以上説明したように本発明によれば、リ
アルタイムで波形再現に必要な最低限のサンプル時間を
求め、このサンプル時間に基づいて記憶する検出データ
の記憶間隔を自動的に切り替えることができ、これによ
って記憶するデータの量を大幅に削減することができ、
この結果メモリ量を大幅低減して装置のコストを低減さ
せることができる。

【図面の簡単な説明】

【図１】本発明によるデータ処理装置の一実施例を使用
したデータ処理システムの一例を示すブロック図であ
る。

【図２】図１に示すサンプル時間切替回路の詳細な回路
構成例を示すブロック図である。

【図３】図２に示すサンプル時間切替回路の検出信号処
理動作例を示す模式図である。

【図４】図１に示すサンプル時間切替回路の切替信号生
成動作例を示すフローチャートである。

【図５】図１に示すデータ処理装置の信号処理例を示す
波形図である。

【図６】核融合試験装置で得られたデータを収集して処
理する従来のデータ処理装置を使用したデータ処理シス
テムの一例を示すブロック図である。

【符号の説明】

１ 検出器 ２ 増幅器 ３ データ処理装置 ４ 上位計算機 ５ クロック回路 ６ 中央処理装置 ７ アナログ・デジタル変換回路 ８ サンプル時間切替回路 ９ 保管用メモリ回路（保管用メモリ部） １０ インタフェース回路 １１ 第１サンプル時間判定部（周波数成分判定部） １２ 第２サンプル時間判定部（周波数成分判定部） １３ 切替信号生成部（サンプル時間選択部） １５ バッファアンプ回路 １６ 第１フィルタ回路 １７ 差動増幅回路 １８ 演算回路 １９ 第１ディスクリ回路 ２０ バッファアンプ回路 ２１ 第２フィルタ回路 ２２ 差動増幅回路 ２３ 演算回路 ２４ 第２ディスクリ回路 ２５ サンプル時間演算回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ信号をＡ／Ｄ変換してデジタル
   データを生成し、これを一時記憶した後、上位計算機に
   伝送するデータ処理装置において、 前記アナログ信号の周波数成分を検出する周波数成分判
   定部と、 この周波数成分判定部の判定結果に基づいて予め設定さ
   れている複数のサンプル時間のいずれかを選択するサン
   プル時間選択部と、 Ａ／Ｄ変換動作によって得られたデジタルデータを取り
   込んで一時記憶した後、前記サンプル時間選択部によっ
   て選択されたサンプル時間で記憶しているデジタルデー
   タを選択して前記上位計算機に伝送する保管用メモリ部
   と、 を備えたことを特徴とするデータ処理装置。