JPH06310698A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH06310698A JPH06310698A JP5117573A JP11757393A JPH06310698A JP H06310698 A JPH06310698 A JP H06310698A JP 5117573 A JP5117573 A JP 5117573A JP 11757393 A JP11757393 A JP 11757393A JP H06310698 A JPH06310698 A JP H06310698A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- gate oxide
- thickness
- lower corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 暗電流の小さいＣＭＤからなる受光部と、ホ
ットキャリアによる特性劣化の生じにくいＭＯＳトラン
ジスタからなる走査回路とを備えた固体撮像装置及びそ
の製造方法を提供する。 【構成】 固体撮像装置の受光部を構成するＣＭＤのゲ
ート酸化膜３は、ゲート電極４の下部隅部11以外の下部
中心部の厚さが一様で、ゲート電極下部隅部11の厚さは
一様膜厚領域よりも連続して厚くなるように形成する。
一方、走査回路を構成するＭＯＳトランジスタのゲート
酸化膜３は、ゲート電極４の下部隅部と中心部を一様な
膜厚で形成する。
ットキャリアによる特性劣化の生じにくいＭＯＳトラン
ジスタからなる走査回路とを備えた固体撮像装置及びそ
の製造方法を提供する。 【構成】 固体撮像装置の受光部を構成するＣＭＤのゲ
ート酸化膜３は、ゲート電極４の下部隅部11以外の下部
中心部の厚さが一様で、ゲート電極下部隅部11の厚さは
一様膜厚領域よりも連続して厚くなるように形成する。
一方、走査回路を構成するＭＯＳトランジスタのゲート
酸化膜３は、ゲート電極４の下部隅部と中心部を一様な
膜厚で形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＩＳ型受光・蓄積
部を有する電荷変調素子（Charge Modulation Device、
以下単にＣＭＤと略称する）からなる受光部と、ＣＭＤ
の信号電荷を順次読み出すための走査回路とを備えた固
体撮像装置及びその製造方法に関する。
部を有する電荷変調素子（Charge Modulation Device、
以下単にＣＭＤと略称する）からなる受光部と、ＣＭＤ
の信号電荷を順次読み出すための走査回路とを備えた固
体撮像装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＭＩＳ型受光・蓄積部を有する受
光素子からなる固体撮像装置は、種々のものが提案され
ている。例えば、本件出願人は既にＭＩＳ型受光・蓄積
部を有し且つ内部増幅機能をもつＣＭＤを受光素子とし
て用い、該ＣＭＤの信号電荷を順次読み出すためのＭＯ
Ｓトランジスタからなる走査回路を受光素子周辺に配置
した固体撮像装置を多々提案しており、その一例は、例
えば特開昭６１−８４０５９号公報に開示されている。
光素子からなる固体撮像装置は、種々のものが提案され
ている。例えば、本件出願人は既にＭＩＳ型受光・蓄積
部を有し且つ内部増幅機能をもつＣＭＤを受光素子とし
て用い、該ＣＭＤの信号電荷を順次読み出すためのＭＯ
Ｓトランジスタからなる走査回路を受光素子周辺に配置
した固体撮像装置を多々提案しており、その一例は、例
えば特開昭６１−８４０５９号公報に開示されている。
【０００３】次に、従来のＣＭＤを用いた固体撮像装置
について説明する。図３は、本件出願人が先に提案した
既知のＣＭＤを受光画素として用いた固体撮像装置の一
画素部分と、走査回路の一素子であるｎチャネルＭＯＳ
トランジスタの構成を示す断面図である。図３におい
て、101 はｐ- 型半導体基板、102 は半導体基板101 上
にエピタキシャル法等により堆積したｎ- 型エピタキシ
ャル層であり、ＣＭＤのｎ- 型チャネル層となるもので
ある。109 ，110 は走査回路側のＭＯＳトランジスタを
形成するｐ型ウェル層及びｎ+ 型埋め込み層である。10
3 は上記ｎ- 型チャネル層102 及びｐ型ウェル層109 の
表面に形成したゲート酸化膜であり、該ゲート酸化膜10
3 の厚さは200 〜500 Åである。104 はゲート酸化膜10
3 上に形成したゲート電極で、例えばポリシリコン等で
約1000Å以下の膜厚で形成されている。105 はゲート電
極104 上に形成されたシリコン熱酸化膜である。106 ，
107は、それぞれｎ+ 型ソース拡散層とｎ+ 型ドレイン
拡散層で、上記表面全体にシリコン熱酸化膜105 が形成
されたゲート電極104 に対して、自己整合的に形成され
ている。108 はＣＭＤのｎ+ 型ソース拡散層106 上に形
成されたソース電極である。
について説明する。図３は、本件出願人が先に提案した
既知のＣＭＤを受光画素として用いた固体撮像装置の一
画素部分と、走査回路の一素子であるｎチャネルＭＯＳ
トランジスタの構成を示す断面図である。図３におい
て、101 はｐ- 型半導体基板、102 は半導体基板101 上
にエピタキシャル法等により堆積したｎ- 型エピタキシ
ャル層であり、ＣＭＤのｎ- 型チャネル層となるもので
ある。109 ，110 は走査回路側のＭＯＳトランジスタを
形成するｐ型ウェル層及びｎ+ 型埋め込み層である。10
3 は上記ｎ- 型チャネル層102 及びｐ型ウェル層109 の
表面に形成したゲート酸化膜であり、該ゲート酸化膜10
3 の厚さは200 〜500 Åである。104 はゲート酸化膜10
3 上に形成したゲート電極で、例えばポリシリコン等で
約1000Å以下の膜厚で形成されている。105 はゲート電
極104 上に形成されたシリコン熱酸化膜である。106 ，
107は、それぞれｎ+ 型ソース拡散層とｎ+ 型ドレイン
拡散層で、上記表面全体にシリコン熱酸化膜105 が形成
されたゲート電極104 に対して、自己整合的に形成され
ている。108 はＣＭＤのｎ+ 型ソース拡散層106 上に形
成されたソース電極である。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
構成のＣＭＤを用いた固体撮像装置においては、ＣＭＤ
のダイナミックレンジ及びＳ／Ｎ比等の劣化を引き起こ
す原因となる暗電流を低減するために、図３に示すよう
に、ゲート電極104 の下部隅部111 のゲート酸化膜103
が、ゲート電極104 の下部中心部の一様な膜厚の領域よ
りも連続して厚くなるように形成されている。
構成のＣＭＤを用いた固体撮像装置においては、ＣＭＤ
のダイナミックレンジ及びＳ／Ｎ比等の劣化を引き起こ
す原因となる暗電流を低減するために、図３に示すよう
に、ゲート電極104 の下部隅部111 のゲート酸化膜103
が、ゲート電極104 の下部中心部の一様な膜厚の領域よ
りも連続して厚くなるように形成されている。
【０００５】しかしながら、走査回路を構成するＭＯＳ
トランジスタのゲート電極下部隅部111 のゲート酸化膜
103 も同様に厚く形成されるため、動作時に高電位が印
加されるｎ+ 型ドレイン拡散層107 側においては、ゲー
ト酸化膜103 下層部とゲート電極104 との距離が遠くな
り、ｎ+ 型ドレイン拡散層107 のチャネル側面端で発生
して、ゲート電極下部隅部111 のゲート酸化膜中に注入
されたホットキャリアによる負電荷が、ゲート電極104
の電位によって中和されなくなり、その個所に順次に蓄
積されていき、該負電荷によって、ゲート電極下部のｎ
+ 型ドレイン拡散層107 の表層部が空乏化し、固体撮像
装置の走査回路を構成するＭＯＳトランジスタの電気的
特性を劣化せしめるという問題を生じていた。
トランジスタのゲート電極下部隅部111 のゲート酸化膜
103 も同様に厚く形成されるため、動作時に高電位が印
加されるｎ+ 型ドレイン拡散層107 側においては、ゲー
ト酸化膜103 下層部とゲート電極104 との距離が遠くな
り、ｎ+ 型ドレイン拡散層107 のチャネル側面端で発生
して、ゲート電極下部隅部111 のゲート酸化膜中に注入
されたホットキャリアによる負電荷が、ゲート電極104
の電位によって中和されなくなり、その個所に順次に蓄
積されていき、該負電荷によって、ゲート電極下部のｎ
+ 型ドレイン拡散層107 の表層部が空乏化し、固体撮像
装置の走査回路を構成するＭＯＳトランジスタの電気的
特性を劣化せしめるという問題を生じていた。
【０００６】本発明は、従来のＣＭＤを受光素子として
用いた固体撮像装置の走査回路を構成するＭＯＳトラン
ジスタにおける上記問題点を解決するためになされたも
ので、走査回路はホットキャリアによる特性劣化の生じ
にくいＭＯＳトランジスタによって構成され、且つ暗電
流は従来通り小さいＣＭＤを受光素子として用いた固体
撮像装置及びその製造方法を提供することを目的とす
る。
用いた固体撮像装置の走査回路を構成するＭＯＳトラン
ジスタにおける上記問題点を解決するためになされたも
ので、走査回路はホットキャリアによる特性劣化の生じ
にくいＭＯＳトランジスタによって構成され、且つ暗電
流は従来通り小さいＣＭＤを受光素子として用いた固体
撮像装置及びその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段及び作用】上記問題点を解
決するために、本発明は、ＣＭＤからなる受光部、及び
ＭＯＳトランジスタからなる前記受光部のＣＭＤの信号
電荷を順次読み出すための走査回路を、同一半導体基板
上に形成した固体撮像装置において、前記ＣＭＤ及びＭ
ＯＳトランジスタは半導体基板上にゲート酸化膜を介し
てゲート電極を備えており、前記ＣＭＤの前記ゲート酸
化膜は、前記ゲート電極下部隅部以外の下部中心部の厚
さが一様で、ゲート電極下部隅部の厚さが前記一様な膜
厚の領域よりも連続して厚くなるように形成されてお
り、前記ＭＯＳトランジスタの前記ゲート酸化膜は、前
記ゲート電極下部隅部と中心部が一様な膜厚で形成され
ており、且つ前記ＣＭＤ及びＭＯＳトランジスタは、前
記同一の半導体基板に前記ゲート電極に対して自己整合
的に形成された、同一のｎ+ 型ソース及びドレイン拡散
層を備えて構成するものである。
決するために、本発明は、ＣＭＤからなる受光部、及び
ＭＯＳトランジスタからなる前記受光部のＣＭＤの信号
電荷を順次読み出すための走査回路を、同一半導体基板
上に形成した固体撮像装置において、前記ＣＭＤ及びＭ
ＯＳトランジスタは半導体基板上にゲート酸化膜を介し
てゲート電極を備えており、前記ＣＭＤの前記ゲート酸
化膜は、前記ゲート電極下部隅部以外の下部中心部の厚
さが一様で、ゲート電極下部隅部の厚さが前記一様な膜
厚の領域よりも連続して厚くなるように形成されてお
り、前記ＭＯＳトランジスタの前記ゲート酸化膜は、前
記ゲート電極下部隅部と中心部が一様な膜厚で形成され
ており、且つ前記ＣＭＤ及びＭＯＳトランジスタは、前
記同一の半導体基板に前記ゲート電極に対して自己整合
的に形成された、同一のｎ+ 型ソース及びドレイン拡散
層を備えて構成するものである。
【０００８】このように構成された固体撮像装置におい
ては、走査回路のＭＯＳトランジスタは、ゲート電極下
部隅部のゲート酸化膜の厚さが下部中心部と一様である
ため、ゲート酸化膜中に注入されたホットキャリアは近
接して存在するゲート電極の電位によって中和され蓄積
されることがなくなり、蓄積キャリアによって生ずるｎ
+ 型ドレイン拡散層領域の高抵抗化によるＭＯＳトラン
ジスタの素子寿命低下が防止される。更に受光部側のＣ
ＭＤは、従来通りゲート電極下部隅部のゲート酸化膜の
厚さが下部中心部よりも厚くなるため、ゲート電極直下
のｎ+ 型ドレイン拡散層近傍における電界集中が緩和さ
れ、余分な信号電荷の増加が抑制される。これによりＣ
ＭＤの暗電流は低減され、暗電流によるダイナミックレ
ンジ及びＳ／Ｎ比等の劣化が防止される。
ては、走査回路のＭＯＳトランジスタは、ゲート電極下
部隅部のゲート酸化膜の厚さが下部中心部と一様である
ため、ゲート酸化膜中に注入されたホットキャリアは近
接して存在するゲート電極の電位によって中和され蓄積
されることがなくなり、蓄積キャリアによって生ずるｎ
+ 型ドレイン拡散層領域の高抵抗化によるＭＯＳトラン
ジスタの素子寿命低下が防止される。更に受光部側のＣ
ＭＤは、従来通りゲート電極下部隅部のゲート酸化膜の
厚さが下部中心部よりも厚くなるため、ゲート電極直下
のｎ+ 型ドレイン拡散層近傍における電界集中が緩和さ
れ、余分な信号電荷の増加が抑制される。これによりＣ
ＭＤの暗電流は低減され、暗電流によるダイナミックレ
ンジ及びＳ／Ｎ比等の劣化が防止される。
【０００９】また本発明に係る固体撮像装置の製造方法
は、ＣＭＤからなる受光部、及びＭＯＳトランジスタか
らなる前記受光部のＣＭＤの信号電荷を順次読み出すた
めの走査回路を、同一半導体基板上に形成する固体撮像
装置の製造方法において、乾式酸化性雰囲気で900 ℃以
上の熱処理を行って半導体基板上にゲート酸化膜を形成
する工程と、該ゲート酸化膜上に不純物を拡散したポリ
シリコン等からなるゲート電極を形成したのち、湿式酸
化性雰囲気で900 ℃以下の熱処理を行い、前記ゲート酸
化膜が前記ゲート電極下部隅部以外の下部中心部の厚さ
が一様で、ゲート電極下部隅部の厚さが前記一様な膜厚
の領域よりも連続して厚くなるようにする工程と、前記
受光部側にレジストマスクを形成し、前記走査回路側の
みフッ酸系エッチング液にてゲート電極下部中心部以外
のゲート酸化膜を除去する工程と、前記レジストマスク
を除去し前記受光部側も含めて、再び乾式酸化性雰囲気
で900 ℃以上の熱処理を行い、前記走査回路側のゲート
電極下部隅部に形成されるゲート酸化膜と前記ゲート電
極下部中心部のゲート酸化膜の厚さが一様になるように
する工程を含むことを特徴とするものである。
は、ＣＭＤからなる受光部、及びＭＯＳトランジスタか
らなる前記受光部のＣＭＤの信号電荷を順次読み出すた
めの走査回路を、同一半導体基板上に形成する固体撮像
装置の製造方法において、乾式酸化性雰囲気で900 ℃以
上の熱処理を行って半導体基板上にゲート酸化膜を形成
する工程と、該ゲート酸化膜上に不純物を拡散したポリ
シリコン等からなるゲート電極を形成したのち、湿式酸
化性雰囲気で900 ℃以下の熱処理を行い、前記ゲート酸
化膜が前記ゲート電極下部隅部以外の下部中心部の厚さ
が一様で、ゲート電極下部隅部の厚さが前記一様な膜厚
の領域よりも連続して厚くなるようにする工程と、前記
受光部側にレジストマスクを形成し、前記走査回路側の
みフッ酸系エッチング液にてゲート電極下部中心部以外
のゲート酸化膜を除去する工程と、前記レジストマスク
を除去し前記受光部側も含めて、再び乾式酸化性雰囲気
で900 ℃以上の熱処理を行い、前記走査回路側のゲート
電極下部隅部に形成されるゲート酸化膜と前記ゲート電
極下部中心部のゲート酸化膜の厚さが一様になるように
する工程を含むことを特徴とするものである。
【００１０】この製造方法により、走査回路側のＭＯＳ
トランジスタにおいては、900 ℃以上の再乾式熱酸化処
理によって、ゲート電極下部隅部及び下部中心部のゲー
ト酸化膜の厚さが一様となり、ゲート酸化膜中に注入さ
れたホットキャリアによるＭＯＳトランジスタの素子寿
命低下がなく、受光部側のＣＭＤにおいては、従来通り
の900 ℃以下の湿式熱酸化処理によって、ゲート電極下
部隅部のゲート酸化膜の厚さが厚くなり、ゲート電極直
下のｎ+ 型ドレイン拡散層近傍の電界集中が緩和でき、
暗電流が小さく、ダイナミックレンジの低下やＳ／Ｎ比
の劣化等のない固体撮像装置を、比較的簡単なプロセス
で容易に製造することができる。
トランジスタにおいては、900 ℃以上の再乾式熱酸化処
理によって、ゲート電極下部隅部及び下部中心部のゲー
ト酸化膜の厚さが一様となり、ゲート酸化膜中に注入さ
れたホットキャリアによるＭＯＳトランジスタの素子寿
命低下がなく、受光部側のＣＭＤにおいては、従来通り
の900 ℃以下の湿式熱酸化処理によって、ゲート電極下
部隅部のゲート酸化膜の厚さが厚くなり、ゲート電極直
下のｎ+ 型ドレイン拡散層近傍の電界集中が緩和でき、
暗電流が小さく、ダイナミックレンジの低下やＳ／Ｎ比
の劣化等のない固体撮像装置を、比較的簡単なプロセス
で容易に製造することができる。
【００１１】
【実施例】次に、実施例について説明する。図１は、本
発明に係る固体撮像装置及びその製造方法の実施例を説
明するための製造工程図である。まず図１の（Ａ）に示
すように、ｐ- 型半導体基板１の走査回路領域Ｙにイオ
ン注入法等を用いてｎ+ 型埋め込み層12を形成し、ｐ-
型半導体基板１上及びｎ+ 型埋め込み層12上に、エピタ
キシャル法等を用いてＣＭＤにおいてチャネル層として
用いられるｎ- 型チャネル層２を形成し、走査回路領域
ＹのｎチャネルＭＯＳトランジスタ領域にはｐ型ウェル
層13を、図示しないがｐチャネルＭＯＳトランジスタ領
域にはｎ型ウェル層をイオン注入法等を用いてそれぞれ
形成する。続いて、走査回路領域Ｙに素子分離領域９を
形成し、ｎ- 型チャネル層２及び各ウェル層13上に対し
て、乾式酸化性雰囲気で 900〜1000℃の酸化処理を行
い、約 200〜400 Åのゲート酸化膜３を形成する。更
に、ＬＰＣＶＤ法等によりゲート電極４となるポリシリ
コンを、出来上がりにて 600〜800 Åとなるように所望
の膜厚で堆積し、更にリン等のｎ型不純物を拡散して低
抵抗化し、写真蝕刻により上記ゲート電極４を形成す
る。
発明に係る固体撮像装置及びその製造方法の実施例を説
明するための製造工程図である。まず図１の（Ａ）に示
すように、ｐ- 型半導体基板１の走査回路領域Ｙにイオ
ン注入法等を用いてｎ+ 型埋め込み層12を形成し、ｐ-
型半導体基板１上及びｎ+ 型埋め込み層12上に、エピタ
キシャル法等を用いてＣＭＤにおいてチャネル層として
用いられるｎ- 型チャネル層２を形成し、走査回路領域
ＹのｎチャネルＭＯＳトランジスタ領域にはｐ型ウェル
層13を、図示しないがｐチャネルＭＯＳトランジスタ領
域にはｎ型ウェル層をイオン注入法等を用いてそれぞれ
形成する。続いて、走査回路領域Ｙに素子分離領域９を
形成し、ｎ- 型チャネル層２及び各ウェル層13上に対し
て、乾式酸化性雰囲気で 900〜1000℃の酸化処理を行
い、約 200〜400 Åのゲート酸化膜３を形成する。更
に、ＬＰＣＶＤ法等によりゲート電極４となるポリシリ
コンを、出来上がりにて 600〜800 Åとなるように所望
の膜厚で堆積し、更にリン等のｎ型不純物を拡散して低
抵抗化し、写真蝕刻により上記ゲート電極４を形成す
る。
【００１２】次に、図１の（Ｂ）に示すように、ゲート
電極４の下部隅部11以外の下部中心部のゲート酸化膜３
の厚さが一様で、ゲート電極４の下部隅部11のゲート酸
化膜３の厚さが上記一様な膜厚の領域よりも連続して厚
くなるように、湿式酸化性雰囲気で900 ℃以下の熱処理
を行い、前記ゲート電極４の表面全体にシリコン熱酸化
膜５を形成する。なお、この時ゲート電極４下部以外の
ゲート酸化膜上も若干酸化される。
電極４の下部隅部11以外の下部中心部のゲート酸化膜３
の厚さが一様で、ゲート電極４の下部隅部11のゲート酸
化膜３の厚さが上記一様な膜厚の領域よりも連続して厚
くなるように、湿式酸化性雰囲気で900 ℃以下の熱処理
を行い、前記ゲート電極４の表面全体にシリコン熱酸化
膜５を形成する。なお、この時ゲート電極４下部以外の
ゲート酸化膜上も若干酸化される。
【００１３】次に、図１の（Ｃ）に示すように、ＣＭＤ
受光領域Ｘのみにレジストマスク14を形成し、走査回路
領域Ｙのみフッ酸系エッチング液にて、ゲート電極４表
面全体及び上記ゲート電極４下部中心部以外のシリコン
熱酸化膜５及びゲート酸化膜３を除去する。続いてレジ
ストマスク14を除去し、ＣＭＤ受光領域Ｘ及び走査回路
領域Ｙ全体を、再び乾式酸化性雰囲気で 900℃以上の熱
処理を行い、走査回路領域Ｙのゲート電極下部中心部の
ゲート酸化膜３の厚さと一様な膜厚になるように、上記
ゲート電極４の表面全体及びウェル層13上にシリコン熱
酸化膜10を形成する。
受光領域Ｘのみにレジストマスク14を形成し、走査回路
領域Ｙのみフッ酸系エッチング液にて、ゲート電極４表
面全体及び上記ゲート電極４下部中心部以外のシリコン
熱酸化膜５及びゲート酸化膜３を除去する。続いてレジ
ストマスク14を除去し、ＣＭＤ受光領域Ｘ及び走査回路
領域Ｙ全体を、再び乾式酸化性雰囲気で 900℃以上の熱
処理を行い、走査回路領域Ｙのゲート電極下部中心部の
ゲート酸化膜３の厚さと一様な膜厚になるように、上記
ゲート電極４の表面全体及びウェル層13上にシリコン熱
酸化膜10を形成する。
【００１４】次に、図１の（Ｄ）に示すように、上記表
面全体にシリコン熱酸化膜５及び10が形成されたゲート
電極４に対して自己整合的に、ｎ型不純物、ここではヒ
素を加速電圧80〜150 ｋｅＶ、ドーズ量２×1015〜１×
1016cm-2でイオン注入し、非酸化性雰囲気で 600〜1000
℃のアニールを行い、ｎ+ 型のソース及びドレイン拡散
層６，７を形成する。その後スパッタリング法等により
電極膜を堆積し、写真蝕刻によりＣＭＤソース電極８等
を形成し、ＣＭＤを受光素子として用いた固体撮像装置
が完成する。
面全体にシリコン熱酸化膜５及び10が形成されたゲート
電極４に対して自己整合的に、ｎ型不純物、ここではヒ
素を加速電圧80〜150 ｋｅＶ、ドーズ量２×1015〜１×
1016cm-2でイオン注入し、非酸化性雰囲気で 600〜1000
℃のアニールを行い、ｎ+ 型のソース及びドレイン拡散
層６，７を形成する。その後スパッタリング法等により
電極膜を堆積し、写真蝕刻によりＣＭＤソース電極８等
を形成し、ＣＭＤを受光素子として用いた固体撮像装置
が完成する。
【００１５】次に、図２に上記実施例による固体撮像装
置の走査回路を構成するｎチャネルＭＯＳトランジスタ
の基板電流Ｉsub と素子寿命ｔの関係を示す。直線ａ
は、図３に示した従来方法で作成した固体撮像装置の走
査回路を構成するｎチャネルＭＯＳトランジスタに対す
るもので、直線ｂは、本発明の実施例に基づいて作成し
た固体撮像装置の走査回路を構成するｎチャネルＭＯＳ
トランジスタに対するものである。図２より、本発明に
係る固体撮像装置における走査回路を構成するｎチャネ
ルＭＯＳトランジスタの素子寿命は、同じ基板電流にお
いて従来のｎチャネルＭＯＳトランジスタに対して約1.
５桁向上していることがわかる。
置の走査回路を構成するｎチャネルＭＯＳトランジスタ
の基板電流Ｉsub と素子寿命ｔの関係を示す。直線ａ
は、図３に示した従来方法で作成した固体撮像装置の走
査回路を構成するｎチャネルＭＯＳトランジスタに対す
るもので、直線ｂは、本発明の実施例に基づいて作成し
た固体撮像装置の走査回路を構成するｎチャネルＭＯＳ
トランジスタに対するものである。図２より、本発明に
係る固体撮像装置における走査回路を構成するｎチャネ
ルＭＯＳトランジスタの素子寿命は、同じ基板電流にお
いて従来のｎチャネルＭＯＳトランジスタに対して約1.
５桁向上していることがわかる。
【００１６】
【発明の効果】以上実施例に基づいて説明したように、
本発明に係る固体撮像装置によれば、走査回路側のＭＯ
Ｓトランジスタにおいては、ゲート電極下部隅部のゲー
ト酸化膜の厚さが下部中心部と一様になるように形成さ
れているので、ゲート酸化膜中に注入されたホットキャ
リアは、近接して存在するゲート電極の電位によって中
和され蓄積することがなくなり、蓄積キャリアによって
生ずるｎ+ 型ドレイン拡散層領域の高抵抗化によるＭＯ
Ｓトランジスタの素子寿命低下が防止でき、一方、受光
部側のＣＭＤにおいては、従来通り、ゲート電極下部隅
部におけるゲート酸化膜が厚くなるよう形成されている
ので、ゲート電極直下のｎ+ 型ドレイン拡散層近傍の電
界集中によって発生する暗電流を低減でき、該暗電流に
よるダイナミックレンジ低下、Ｓ／Ｎ比の劣化等を有効
に防止できる固体撮像装置を実現することができる。ま
た本発明に係る製造方法によれば、走査回路側のＭＯＳ
トランジスタにおいては、900 ℃以上の再乾式熱酸化処
理によって、ゲート電極下部隅部と中心部のゲート酸化
膜の厚さが一様となり、ゲート酸化膜中に注入されたホ
ットキャリアによるＭＯＳトランジスタの素子寿命低下
がなく、受光部側のＣＭＤにおいては、従来通りの900
℃以下の湿式熱酸化処理によって、ゲート電極下部隅部
のゲート酸化膜の厚さが厚くなり、ゲート電極直下のｎ
+ 型ドレイン拡散層近傍の電界集中が緩和でき、暗電流
が小さく、ダイナミックレンジの低下やＳ／Ｎ比の劣化
等のない固体撮像装置を、比較的簡単なプロセスで容易
に製造することができる。
本発明に係る固体撮像装置によれば、走査回路側のＭＯ
Ｓトランジスタにおいては、ゲート電極下部隅部のゲー
ト酸化膜の厚さが下部中心部と一様になるように形成さ
れているので、ゲート酸化膜中に注入されたホットキャ
リアは、近接して存在するゲート電極の電位によって中
和され蓄積することがなくなり、蓄積キャリアによって
生ずるｎ+ 型ドレイン拡散層領域の高抵抗化によるＭＯ
Ｓトランジスタの素子寿命低下が防止でき、一方、受光
部側のＣＭＤにおいては、従来通り、ゲート電極下部隅
部におけるゲート酸化膜が厚くなるよう形成されている
ので、ゲート電極直下のｎ+ 型ドレイン拡散層近傍の電
界集中によって発生する暗電流を低減でき、該暗電流に
よるダイナミックレンジ低下、Ｓ／Ｎ比の劣化等を有効
に防止できる固体撮像装置を実現することができる。ま
た本発明に係る製造方法によれば、走査回路側のＭＯＳ
トランジスタにおいては、900 ℃以上の再乾式熱酸化処
理によって、ゲート電極下部隅部と中心部のゲート酸化
膜の厚さが一様となり、ゲート酸化膜中に注入されたホ
ットキャリアによるＭＯＳトランジスタの素子寿命低下
がなく、受光部側のＣＭＤにおいては、従来通りの900
℃以下の湿式熱酸化処理によって、ゲート電極下部隅部
のゲート酸化膜の厚さが厚くなり、ゲート電極直下のｎ
+ 型ドレイン拡散層近傍の電界集中が緩和でき、暗電流
が小さく、ダイナミックレンジの低下やＳ／Ｎ比の劣化
等のない固体撮像装置を、比較的簡単なプロセスで容易
に製造することができる。
【図１】本発明に係る固体撮像装置及びその製造方法の
実施例を説明するための製造工程図である。
実施例を説明するための製造工程図である。
【図２】図１に示した実施例及び従来の固体撮像装置に
おける走査回路を構成するｎチャネルＭＯＳトランジス
タの、基板電流と素子寿命の関係を示す図である。
おける走査回路を構成するｎチャネルＭＯＳトランジス
タの、基板電流と素子寿命の関係を示す図である。
【図３】従来の固体撮像装置の構成例を示す図である。
１ ｐ- 型半導体基板 ２ ｎ- 型チャネル層 ３ ゲート酸化膜 ４ ゲート電極 ５，10 シリコン熱酸化膜 ６ ｎ+ 型ソース拡散層 ７ ｎ+ 型ドレイン拡散層 ８ ＣＭＤソース電極 ９ 素子分離領域 11 ゲート電極下部隅部 12 ｎ+ 型埋め込み層 13 ｐ型ウェル層 14 レジストマスク
Claims (2)
- 【請求項１】 電荷変調素子からなる受光部、及びＭＯ
Ｓトランジスタからなる前記受光部の電荷変調素子の信
号電荷を順次読み出すための走査回路を、同一半導体基
板上に形成した固体撮像装置において、前記電荷変調素
子及びＭＯＳトランジスタは半導体基板上にゲート酸化
膜を介してゲート電極を備えており、前記電荷変調素子
の前記ゲート酸化膜は、前記ゲート電極下部隅部以外の
下部中心部の厚さが一様で、ゲート電極下部隅部の厚さ
が前記一様な膜厚の領域よりも連続して厚くなるように
形成されており、前記ＭＯＳトランジスタの前記ゲート
酸化膜は、前記ゲート電極下部隅部と中心部が一様な膜
厚で形成されており、且つ前記電荷変調素子及びＭＯＳ
トランジスタは、前記同一の半導体基板に前記ゲート電
極に対して自己整合的に形成された、同一のｎ+ 型ソー
ス及びドレイン拡散層を備えていることを特徴とする固
体撮像装置。 - 【請求項２】 電荷変調素子からなる受光部、及びＭＯ
Ｓトランジスタからなる前記受光部の電荷変調素子の信
号電荷を順次読み出すための走査回路を、同一半導体基
板上に形成する固体撮像装置の製造方法において、乾式
酸化性雰囲気で900 ℃以上の熱処理を行って半導体基板
上にゲート酸化膜を形成する工程と、該ゲート酸化膜上
に不純物を拡散したポリシリコン等からなるゲート電極
を形成したのち、湿式酸化性雰囲気で900 ℃以下の熱処
理を行い、前記ゲート酸化膜が前記ゲート電極下部隅部
以外の下部中心部の厚さが一様で、ゲート電極下部隅部
の厚さが前記一様な膜厚の領域よりも連続して厚くなる
ようにする工程と、前記受光部側にレジストマスクを形
成し、前記走査回路側のみフッ酸系エッチング液にてゲ
ート電極下部中心部以外のゲート酸化膜を除去する工程
と、前記レジストマスクを除去し前記受光部側も含め
て、再び乾式酸化性雰囲気で900 ℃以上の熱処理を行
い、前記走査回路側のゲート電極下部隅部に形成される
ゲート酸化膜と前記ゲート電極下部中心部のゲート酸化
膜の厚さが一様になるようにする工程を含むことを特徴
とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11757393A JP3320495B2 (ja) | 1993-04-22 | 1993-04-22 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11757393A JP3320495B2 (ja) | 1993-04-22 | 1993-04-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310698A true JPH06310698A (ja) | 1994-11-04 |
| JP3320495B2 JP3320495B2 (ja) | 2002-09-03 |
Family
ID=14715171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11757393A Expired - Fee Related JP3320495B2 (ja) | 1993-04-22 | 1993-04-22 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320495B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023107A (ja) * | 2002-06-20 | 2004-01-22 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
-
1993
- 1993-04-22 JP JP11757393A patent/JP3320495B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023107A (ja) * | 2002-06-20 | 2004-01-22 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
| JP4541666B2 (ja) * | 2002-06-20 | 2010-09-08 | 三星電子株式会社 | イメージセンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3320495B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488617B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| US7632730B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR950009806B1 (ko) | Ccd 전하전송소자와 고체촬상장치 및 그 제조방법 | |
| JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| US7411229B2 (en) | Semiconductor device, a manufacturing method thereof, and a camera | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPH02105460A (ja) | 固体撮像装置の製造方法 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JP3176715B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH06342898A (ja) | 固体撮像装置の製造方法 | |
| JPH07254691A (ja) | 固体撮像装置の製造方法 | |
| JP2623907B2 (ja) | 半導体素子の製造方法 | |
| JPH08288487A (ja) | 固体撮像装置及びその製造方法 | |
| KR20040058739A (ko) | 시모스 이미지센서의 제조방법 | |
| JPH04112544A (ja) | 半導体装置およびその製造方法 | |
| JPH08306901A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| LAPS | Cancellation because of no payment of annual fees |