JPH06310651A - フラットパッケージおよびその製造方法 - Google Patents

フラットパッケージおよびその製造方法

Info

Publication number
JPH06310651A
JPH06310651A JP10087093A JP10087093A JPH06310651A JP H06310651 A JPH06310651 A JP H06310651A JP 10087093 A JP10087093 A JP 10087093A JP 10087093 A JP10087093 A JP 10087093A JP H06310651 A JPH06310651 A JP H06310651A
Authority
JP
Japan
Prior art keywords
lead
protective band
lead terminal
lead terminals
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10087093A
Other languages
English (en)
Inventor
Toshio Nakano
敏男 中野
Yoshihiro Matsui
義博 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10087093A priority Critical patent/JPH06310651A/ja
Publication of JPH06310651A publication Critical patent/JPH06310651A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 フラットパッケージのリード端子の変形防止
を目的とする。 【構成】 モールド樹脂部1から4方向に延在するリー
ド端子2の先端部を取り囲むようにモールド樹脂3を形
成する。この場合、リード端子2の先端部分の下面はモ
ールド樹脂3で覆われることなく、露出するように形成
される。 【効果】 リード端子の変形が防止され、リード端子と
測定用ソケットの位置が一致せず挿嵌に支障をきたすと
いう現象が解消され、電気的接触が不良なフラットパッ
ケージを低減する効果がある。また、実際の使用におい
て回路基板などに装着する場合にも、リード端子が変形
していないので、回路基板との接触が十分得られ、半田
などによる固定不良を低減する効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容する、
フラットパッケージのリード端子保護のための構造、お
よび該構造を備えたフラットパッケージの製造方法に関
する。
【0002】
【従来の技術】図4に従来のクワッドフラットパッケー
ジ(以後QFPと略記)の平面図および正面図を示す。
図4において、半導体素子を保護するためのモールド樹
脂に覆われたモールド樹脂部1と、モールド樹脂部1の
各辺から延在しているリード端子2が示されている。図
4の正面図によれば、リード端子2はモールド樹脂部1
から水平方向に延びた後に、垂直気味に屈曲し、再び水
平方向に屈曲した構造である。
【0003】次に製造工程の概略を説明する。載置する
半導体素子の電極部とリード端子2につながるリード電
極の位置決めを行った後、半導体素子の電極部とリード
電極が熱圧着により接続される。半導体素子の電極部
は、半導体素子への信号印加や給電のために、回路パタ
ーンとして形成されたものである。半導体素子の電極部
とリード電極が接続された後に、絶縁性の高い樹脂等に
より半導体素子を中心に包み込むようにして、モールド
樹脂部1が形成される。その後、リード端子2の不要部
分を切断し、残ったリード端子2を所望の形状に加工す
る工程を経てQFPが完成する。完成後に、所定の電気
特性試験および外観検査が行われる。
【0004】ICの電気特性試験装置には、個々のリー
ド端子2に対応したソケットが設けられており、そのソ
ケットにリード端子2を挿嵌して通電試験を行うので、
個々のリード端子2がソケットに支障なく挿嵌されなけ
ればならない。
【0005】
【発明が解決しようとする課題】従来のQFPは以上の
ように構成されているので、移動時にリード端子2の変
形が発生する場合が多く、リード端子2が変形すること
によって電気特性試験時に、リード端子2の測定用ソケ
ットへの挿嵌に支障をきたし、十分な電気的接触が得ら
れなくなるなどの問題や、リード端子2が変形した状態
では、回路基板などに装着する場合に、リード端子2と
回路基板とが十分に接触せず、半田による固定などに支
障をきたすという問題があった。
【0006】本発明は、上記のような問題を解決するた
めになされたものであり、QFPのリード端子2の変形
防止を目的とする。
【0007】
【課題を解決するための手段】本発明に係るフラットパ
ッケージの第1の態様は、半導体素子を収容するパッケ
ージから延在する、リード端子の先端部分を覆うように
複数のリード端子に渡って連続して形成された保護帯を
備え、前記保護帯は、前記リード端子の先端部分の一部
分が前記保護帯から露出するように形成される。
【0008】本発明に係るフラットパッケージの第2の
態様は、前記リード端子は前記パッケージの4辺から延
在しており、前記保護帯は前記4辺の各辺ごとに独立し
て形成されている。
【0009】本発明に係るフラットパッケージの製造方
法の第1の態様は、リード端子を4辺に延在させた、半
導体素子を収容するパッケージを準備する工程と、前記
4辺のリード端子の先端部分に、全リード端子に渡って
連続的に、前記リード端子の先端部分の一部分が露出し
た構造の保護帯を形成する工程と、前記保護帯を、前記
リード端子の1辺ごとに独立した構造にするために、前
記保護帯の一部分を除去する工程と、前記保護帯を有し
た前記リード端子を所望の形状に加工する工程とを備え
ている。
【0010】本発明に係るフラットパッケージの製造方
法の第2の態様は、リード端子を4辺に延在させた、半
導体素子を収容するパッケージを準備する工程と、前記
4辺のリード端子の先端部分に、各辺ごとに独立して複
数のリード端子に渡って連続的に、前記リード端子の先
端部分の一部分が露出した構造の保護帯を形成する工程
と、前記保護帯を有した前記リード端子を所望の形状に
加工する工程とを備えている。
【0011】本発明に係るフラットパッケージの製造方
法の第3の態様は、前記保護帯を形成する工程におい
て、前記保護帯をモールド樹脂を用いて形成する工程を
含んでいる。
【0012】本発明に係るフラットパッケージの製造方
法の第4の態様は、前記保護帯を形成する工程におい
て、前記保護帯を粘着帯を用いて形成する工程を含んで
いる。
【0013】
【作用】本発明に係るフラットパッケージの第1の態様
によれば、半導体素子を収容するパッケージから延在す
るリード端子の先端部分に、該先端部分を覆って保護す
るための保護帯を、複数のリード端子に渡って連続して
形成することで、個々のリード端子が変形することを防
止し、かつ、保護帯をリード端子の一部分が露出した構
造にすることによって、半導体素子の電気特性測定に際
して、保護帯を除去することなくリード端子と測定端子
との電気的接触を得ることができる。
【0014】本発明に係るフラットパッケージの第2の
態様によれば、保護帯をパッケージの4辺から延在する
リード端子の各辺ごとに独立して形成することで、リー
ド端子を、各辺ごとに容易に加工することができる。
【0015】本発明に係るフラットパッケージの製造方
法の第1の態様によれば、保護帯を4辺のリード端子の
先端部分に、全リード端子に渡って連続的に形成するこ
とで、リード端子が強固に保護されるので、フラットパ
ッケージの搬送に伴うリード端子の変形が防止される。
【0016】本発明に係るフラットパッケージの製造方
法の第2の態様によれば、保護帯を4辺のリード端子の
先端部分に、各辺ごとに独立して複数のリード端子に渡
って連続的に形成することで、続いて行うリード端子の
加工を容易に行うことができる。
【0017】本発明に係るフラットパッケージの製造方
法の第3の態様によれば、保護帯にモールド樹脂を用い
ることにより、保護帯が強固かつ密着性よく形成され、
リード端子の保護が確実なものとなる。
【0018】本発明に係るフラットパッケージの製造方
法の第4の態様によれば、保護帯に粘着帯を用いること
により、保護帯が簡単に形成され、保護帯の製造工程が
短縮される。
【0019】
【実施例】本発明に係るQFPの一実施例の平面図およ
び正面図を図1に示す。図1において、QFPは、半導
体素子を保護するためのモールド樹脂に覆われたモール
ド樹脂部1と、モールド樹脂部1の各辺から延在してい
るリード端子2とを備えている。リード端子2は図4に
示す従来のQFPと同様の形状である。この実施例にお
いては、リード端子2の先端にはモールド樹脂3が設け
られている。
【0020】次に製造工程の概略を説明する。載置する
半導体素子の電極部とリード端子2につながるリード電
極の位置決めを行った後、半導体素子の電極部とリード
電極が熱圧着により接続される。半導体素子の電極部
は、半導体素子への信号印加や給電のために、回路パタ
ーンとして形成されたものである。半導体素子の電極部
とリード電極が接続された後に、絶縁性の高い樹脂等に
より半導体素子を中心に包み込むようにして、モールド
樹脂部1が形成される。その後、リード端子2の不要部
分を切断した後に、モールド樹脂部1から4方向に延在
するリード端子2の先端部を取り囲むようにモールド樹
脂3を形成する。この場合、リード端子2の先端部分の
下面はモールド樹脂3で覆われることなく、図2に示す
ように露出した構造となるように形成される。図2は、
モールド樹脂3が形成されたリード端子2の先端部分の
拡大図である。図2において、図の上部がQFPの上面
に対応し、下部がQFPの下面に対応する。
【0021】続いて、図3に示すようにモールド樹脂3
で覆われた部分の4隅を削除した後に、リード端子2を
所望の形状に加工する。その後に、所定の電気特性試験
および外観検査が行われる。
【0022】上述のモールド樹脂3は、リード端子2の
先端部を取り囲むように形成した後に、リード端子2の
加工のために4隅を削除したが、モールド加工時にモー
ルド樹脂3を図3に示すような、4隅を削除した構造で
形成しても良い。
【0023】モールド樹脂3によってリード端子2の先
端を覆うのは、個々のリード端子2が変形することを防
ぐためであり、実装密度が高く、リード端子2の本数が
多い素子には特に有効である。また、リード端子2の先
端部分の下面をモールド樹脂から露出させるのは、現状
のICの電気特性試験装置はリード端子下面とソケット
を挿嵌する構造となっているので、該下面にて電気的コ
ンタクトをとるためである。
【0024】上述の実施例では、リード端子2の先端部
分の下面がモールド樹脂から露出した構造についてのみ
説明したが、ICの電気特性試験装置の構造に応じて、
露出する部分を変更することもあり得る。
【0025】また、上述の実施例では、モールド樹脂3
によってリード端子2の先端を覆った例を示したが、他
の実施例としては、モールド樹脂3の代わりにプラスチ
ックテープを使用する方法がある。QFPの製造工程の
手順は上述の実施例と同様であるが、モールド樹脂3の
形成の工程が省略できるという特徴がある。テープとい
う名称ではあるが、該テープには予め、リード端子2の
先端部を挿嵌して下面のみを露出させるための溝加工が
施されており、該溝をリード端子2の先端部に合わせて
装着する。但し、この場合には、取り付けの位置精度を
向上させるために、リード端子2の先端部を取り囲むよ
うに連続的に一体形成したテープを使用することが望ま
しい。
【0026】プラスチックテープを使用した場合は、機
能的にはモールド樹脂を使用した場合と同様であるが、
取り付けが容易である。また、QFPの使用時には、保
護帯を取り外すことが必要であるが、テープであれば取
り外し作業が容易にできるという特徴がある。
【0027】
【発明の効果】以上のように、請求項1記載のフラット
パッケージによれば、リード端子の先端部分に、該先端
部分を覆って保護するための保護帯を、複数のリード端
子に渡って連続的に形成することにより、個々のリード
端子が変形することを防止できるので、電気的特性試験
時に、リード端子と測定用ソケットの位置が一致せず挿
嵌に支障をきたすという現象が解消され、電気的接触の
不良なフラットパッケージを低減する効果がある。ま
た、実際の使用において回路基板などに装着する場合に
も、リード端子が変形していないので、回路基板との接
触が十分得られ、半田などによる固定不良を低減する効
果がある。
【0028】また、保護帯をリード端子の一部分が露出
する構造にしたことによって、半導体素子の電気的特性
試験時に、保護帯を装着したままでリード端子と測定端
子との電気的接触を得ることができるので、リード端子
の変形を懸念することなく試験することができる。
【0029】また、リード端子の幅や間隔をより狭くし
たフラットパッケージについても、リード端子の変形を
防止できるので、フラットパッケージの実装密度を向上
させることができる。
【0030】請求項2記載のフラットパッケージによれ
ば、保護帯をパッケージの4辺から延在するリード端子
の各辺ごとに独立して形成することで、個々のリード端
子が変形することを防止でき、かつ、リード端子を各辺
ごとに独立に変形させることができるので、電気的特性
試験や実際の回路基板への使用に合致した形状にリード
端子を加工することが容易にできる効果がある。
【0031】請求項3記載のフラットパッケージの製造
方法によれば、保護帯を4辺のリード端子の先端部分
に、全リード端子に渡って連続的に形成することで、構
造的に強固な保護帯を得ることができるので、製造工程
間での搬送など、フラットパッケージの移動に伴うリー
ド端子の変形を防止する効果がある。
【0032】請求項4記載のフラットパッケージの製造
方法によれば、保護帯を4辺のリード端子の先端部分
に、各辺ごとに独立して連続的に形成することで、続い
て行うリード端子の加工に際して、該加工の妨げとなる
保護帯を除去する工程が省略できるので、製造工程を短
縮する効果がある。
【0033】請求項5記載のフラットパッケージの製造
方法によれば、保護帯にモールド樹脂を用いることによ
り、保護帯を構造的に強固にでき、かつ、リード端子と
の密着性良く形成できるので、リード端子の保護を確実
に行える効果がある。
【0034】請求項6記載のフラットパッケージの製造
方法によれば、保護帯に粘着帯を用いることにより、保
護帯が簡単に形成できるので、保護帯の製造工程が短縮
される。また、実際の使用時には、保護帯を取り外すこ
とが必要であるが、粘着帯であれば取り外し作業が容易
にでき、作業の効率が向上する効果がある。
【図面の簡単な説明】
【図1】本発明に係るフラットパッケージの製造方法の
一実施例である、クワッドフラットパッケージの製造途
中の状態を示す図である。
【図2】本発明に係るフラットパッケージのリード端子
の先端部の拡大図である。
【図3】本発明に係るフラットパッケージの製造方法の
一実施例である、クワッドフラットパッケージの完成状
態を示す図である。
【図4】従来のクワッドフラットパッケージを示す図で
ある。
【符号の説明】
1 半導体素子保護用モールド樹脂部 2 リード端子 3 リード端子保護用モールド樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を収容するパッケージから延
    在するリード端子の先端部分を覆うように、複数のリー
    ド端子に渡って連続して形成された保護帯を備え、 前記保護帯は、前記リード端子の先端部分の一部分が前
    記保護帯から露出した構造であることを特徴とする、フ
    ラットパッケージ。
  2. 【請求項2】 前記リード端子は前記パッケージの4辺
    から延在しており、 前記保護帯は前記4辺の各辺ごとに独立して形成され
    る、請求項1記載のフラットパッケージ。
  3. 【請求項3】 リード端子を4辺に延在させた、半導体
    素子を収容するパッケージを準備する工程と、 前記4辺のリード端子の先端部分に、全リード端子に渡
    って連続的に、前記リード端子の先端部分の一部分が露
    出した構造の保護帯を形成する工程と、 前記保護帯を、前記リード端子の1辺ごとに独立した構
    造にするために、前記保護帯の一部分を除去する工程
    と、 前記保護帯を有した前記リード端子を所望の形状に加工
    する工程とを備える、フラットパッケージの製造方法。
  4. 【請求項4】 リード端子を4辺に延在させた、半導体
    素子を収容するパッケージを準備する工程と、 前記4辺のリード端子の先端部分に、各辺ごとに独立し
    て複数のリード端子に渡って連続的に、前記リード端子
    の先端部分の一部分が露出した構造の保護帯を形成する
    工程と、 前記保護帯を有した前記リード端子を所望の形状に加工
    する工程とを備える、フラットパッケージの製造方法。
  5. 【請求項5】 前記保護帯を形成する工程は、前記保護
    帯をモールド樹脂を用いて形成する工程を含む、請求項
    3または請求項4記載のフラットパッケージの製造方
    法。
  6. 【請求項6】 前記保護帯を形成する工程は、前記保護
    帯を粘着帯を用いて形成する工程を含む、請求項3また
    は請求項4記載のフラットパッケージの製造方法。
JP10087093A 1993-04-27 1993-04-27 フラットパッケージおよびその製造方法 Pending JPH06310651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10087093A JPH06310651A (ja) 1993-04-27 1993-04-27 フラットパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10087093A JPH06310651A (ja) 1993-04-27 1993-04-27 フラットパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06310651A true JPH06310651A (ja) 1994-11-04

Family

ID=14285358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10087093A Pending JPH06310651A (ja) 1993-04-27 1993-04-27 フラットパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06310651A (ja)

Similar Documents

Publication Publication Date Title
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
EP0331814B1 (en) Lead frame for semiconductor device
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US4839713A (en) Package structure for semiconductor device
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US5036381A (en) Multiple electronic devices within a single carrier structure
US5221812A (en) System for protecting leads to a semiconductor chip package during testing, burn-in and handling
JPH06310651A (ja) フラットパッケージおよびその製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JP2705408B2 (ja) 混成集積回路装置
JPH06196610A (ja) サブパッケージおよびサブパッケージを用いた半導体装置の実装方法
US5242838A (en) Method of manufacturing a semiconductor device
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPH04266036A (ja) プラスチックパッケージされてなる半導体装置
JPS63150946A (ja) 半導体搭載用基板
JPS6360547A (ja) 半導体搭載用基板
JPS6381913A (ja) 小型コイルの製造方法
JPH06177188A (ja) 半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법
JPH0332008A (ja) モールド電子部品の製造方法
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지
JPH08138988A (ja) 半導体装置
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법