JPS63150946A - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPS63150946A JPS63150946A JP61297367A JP29736786A JPS63150946A JP S63150946 A JPS63150946 A JP S63150946A JP 61297367 A JP61297367 A JP 61297367A JP 29736786 A JP29736786 A JP 29736786A JP S63150946 A JPS63150946 A JP S63150946A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- conductor circuit
- board
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 abstract description 19
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高密度実装が要求される半導体搭載用基板と
して、ピングリッドアレイ及びハイブリッドＩＣ基板等
のパッケージ用基板に関するものである。
して、ピングリッドアレイ及びハイブリッドＩＣ基板等
のパッケージ用基板に関するものである。
（従来の技術）
半導体搭載用基板においては、その搭載部に半導体素子
を蔵置固定するとともに、この半導体素子と基板上に形
成した導体回路とをボンディングワイヤ等を使用して電
気的に接続して、半導体装置として利用されるものであ
る。ところで、この基板上に搭載される半導体素子、前
記基板に形成された導体回路及びボンディングワイヤは
、外部から与えられる衝撃や空気中の湿気等に非常に影
響を受は易いものであるから、これらから当該ボンディ
ングワイアを種々な方法によって保護しなければならな
い。
を蔵置固定するとともに、この半導体素子と基板上に形
成した導体回路とをボンディングワイヤ等を使用して電
気的に接続して、半導体装置として利用されるものであ
る。ところで、この基板上に搭載される半導体素子、前
記基板に形成された導体回路及びボンディングワイヤは
、外部から与えられる衝撃や空気中の湿気等に非常に影
響を受は易いものであるから、これらから当該ボンディ
ングワイアを種々な方法によって保護しなければならな
い。
このような半導体素子等の保護は、通常法のようにして
行なわれている。すなわち、保護の必要な部分（通常半
導体素子の近傍が多い）に封止樹脂を滴下するか、ある
いは保護の必要な部分を金属キャップによって覆うこと
である。特に、金属キャップによって覆う場合にあって
は、半導体搭載用基板と金属キャップとか接着層を介し
て接合されている。この場合に使用される金属キャップ
としては、銅合金やアルミニウム等の材料によって形成
されてＳす、このキャップの耐蝕性及び前記基板との絶
縁性を確保する為に、当該金属キャップの表面には酸化
皮膜又は樹脂皮膜か形成されている。
行なわれている。すなわち、保護の必要な部分（通常半
導体素子の近傍が多い）に封止樹脂を滴下するか、ある
いは保護の必要な部分を金属キャップによって覆うこと
である。特に、金属キャップによって覆う場合にあって
は、半導体搭載用基板と金属キャップとか接着層を介し
て接合されている。この場合に使用される金属キャップ
としては、銅合金やアルミニウム等の材料によって形成
されてＳす、このキャップの耐蝕性及び前記基板との絶
縁性を確保する為に、当該金属キャップの表面には酸化
皮膜又は樹脂皮膜か形成されている。
金属キャップを使用した封止構造としては、従来は、第
６図に示したようになる。すなわち、半導体搭載用基板
の従来の外形加工では、半導体素子搭載面側の外形周端
部（２９）上にメッキ用リード線端部（２３）が当該基
板の外周に露出した状態で残るのである。これは、半導
体搭載用基板の導体回路（２４）を形成する上で必要な
ものてあり、第２図に示された基板平面図及び第４図の
基板断面図にて示す如く、基板製造工程上最終外形加工
にてメッキ用リード線も同時に切断される為である。
６図に示したようになる。すなわち、半導体搭載用基板
の従来の外形加工では、半導体素子搭載面側の外形周端
部（２９）上にメッキ用リード線端部（２３）が当該基
板の外周に露出した状態で残るのである。これは、半導
体搭載用基板の導体回路（２４）を形成する上で必要な
ものてあり、第２図に示された基板平面図及び第４図の
基板断面図にて示す如く、基板製造工程上最終外形加工
にてメッキ用リード線も同時に切断される為である。
前記半導体搭載用基板に対して、金属キャップを用いた
封止構造を採った場合に、前記基板の外形と金属キャッ
プの内壁とのクリアランスか小さいと、前記基板上のメ
ッキ用リード線と金属キャップの内壁とが接触し電気的
短絡を発生したり、放電破壊を起し易く、半導体装置と
しての機能を停止させる場合がある。ところが、基板の
外形と金属キャップの内壁とのクリアランスを大きくと
ることは、この種の半導体搭載用基板か小さいことから
非常に困難なのである。
封止構造を採った場合に、前記基板の外形と金属キャッ
プの内壁とのクリアランスか小さいと、前記基板上のメ
ッキ用リード線と金属キャップの内壁とが接触し電気的
短絡を発生したり、放電破壊を起し易く、半導体装置と
しての機能を停止させる場合がある。ところが、基板の
外形と金属キャップの内壁とのクリアランスを大きくと
ることは、この種の半導体搭載用基板か小さいことから
非常に困難なのである。
（発明が解決しようとする問題点）
本発明は以上の様な実状に鑑みてなされたちのて、その
解決しようとする問題点は、導体回路を形成した基板の
外形周上のメッキリード線端部か外形周端において露出
することにある。
解決しようとする問題点は、導体回路を形成した基板の
外形周上のメッキリード線端部か外形周端において露出
することにある。
そして、本発明の目的とするところは、第１図〜第３図
に示すように、半導体搭載用基板上に形成された導体回
路の一部であるメッキ用リート線を含む基板部を積極的
に削除して、前記導体回路の一部であるメッキ用リード
線を切断することにより、前記半導体搭載用基板の外形
周端部に残るメッキ用リート線端部と半導体素子につな
がる導体回路を電気的に絶縁することによって、半導体
装置としての機億を劣化させる電気的短絡等を完全に防
ぐことの可ｆ駐な半導体搭載用基板を提供することにあ
る。
に示すように、半導体搭載用基板上に形成された導体回
路の一部であるメッキ用リート線を含む基板部を積極的
に削除して、前記導体回路の一部であるメッキ用リード
線を切断することにより、前記半導体搭載用基板の外形
周端部に残るメッキ用リート線端部と半導体素子につな
がる導体回路を電気的に絶縁することによって、半導体
装置としての機億を劣化させる電気的短絡等を完全に防
ぐことの可ｆ駐な半導体搭載用基板を提供することにあ
る。
（問題点を解決するための手段）
以上の問題点を解決するために、本発明の採った手段は
、 「基板に搭載した半導体素子がこの基板の外周に嵌合さ
れる金属キャップによって封止される半導体搭載用基板
において、 この半導体搭載用基板の前記金属キャップが接触する基
板端部の近傍であって、この半導体搭載用基板上に形成
された導体回路の一部を含む基板部を削除して前記導体
回路を部分的に切断する溝部を形成したことを特徴とす
る半導体搭載用基板」 である。
、 「基板に搭載した半導体素子がこの基板の外周に嵌合さ
れる金属キャップによって封止される半導体搭載用基板
において、 この半導体搭載用基板の前記金属キャップが接触する基
板端部の近傍であって、この半導体搭載用基板上に形成
された導体回路の一部を含む基板部を削除して前記導体
回路を部分的に切断する溝部を形成したことを特徴とす
る半導体搭載用基板」 である。
以下、この手段を図面に示した具体例に従って詳細に説
明する。
明する。
第１図は本発明による半導体搭載用基板（１）の一実施
例を示す斜視図であり、一般にピングリッドアレイと呼
ばれるものである。この半導体搭載用基板（１）は、樹
脂素材からなる基板の上面に半導体搭載部と導体回路（
４）が形成されているものて、この半導体搭載用基板（
１）においてはその基板外周近傍に溝加工を施すことに
より溝部（１０）か形成されている。これにより、この
半導体搭載用基板（１）にあっては、第２図に示すよう
な基板外周まで延びていた回路形成時に必要であるメッ
キ用リード線がその端部（３）近傍にて切断され、前記
導体回路（４）が基板の外形周端部に至っていない状ｙ
ムとなっている。
例を示す斜視図であり、一般にピングリッドアレイと呼
ばれるものである。この半導体搭載用基板（１）は、樹
脂素材からなる基板の上面に半導体搭載部と導体回路（
４）が形成されているものて、この半導体搭載用基板（
１）においてはその基板外周近傍に溝加工を施すことに
より溝部（１０）か形成されている。これにより、この
半導体搭載用基板（１）にあっては、第２図に示すよう
な基板外周まで延びていた回路形成時に必要であるメッ
キ用リード線がその端部（３）近傍にて切断され、前記
導体回路（４）が基板の外形周端部に至っていない状ｙ
ムとなっている。
前記基板（１）の溝加工は、この基板（１）の外形加工
後に行う場合もあるが、第２図の基板平面図と第３図の
基板断面図に示すように、外形加工前にシート状て多数
の半導体搭載用基板が連続的に配列されたプリント配線
用基板を、各半導体搭載用基板の外形となる外形線近傍
に溝加工を施すことにより、メッキ用リード線と前記基
板の溝部（１０）となる部分を同時に削除した後に、切
断して各半導体搭載用基板（１）に分離する方法でもよ
い。
後に行う場合もあるが、第２図の基板平面図と第３図の
基板断面図に示すように、外形加工前にシート状て多数
の半導体搭載用基板が連続的に配列されたプリント配線
用基板を、各半導体搭載用基板の外形となる外形線近傍
に溝加工を施すことにより、メッキ用リード線と前記基
板の溝部（１０）となる部分を同時に削除した後に、切
断して各半導体搭載用基板（１）に分離する方法でもよ
い。
第４図及び第５図には本発明による半導体搭載用基板（
１）に半導体素子（５）を搭載し、この半導体搭載用基
板（５）を覆蓋すべく金属キャップ（２）を基板（１）
に被せた状態の縦断面図が示しである。この半導体搭載
用基板（１）は、樹脂素材から成る基板に半導体搭載部
と外部出力用の導体回路（４）が形成されているもので
あって、この基板外周近傍に溝加工を施して溝部（１０
）を形成した後に半導体素子（５）をＦ＆載し、基板（
１）上の導体回路（４）と半導体素子（５）とをボンデ
ィングワイヤー（６）で結線した後、金属キャップ（２
）により封止が行なわれた構造体である。
１）に半導体素子（５）を搭載し、この半導体搭載用基
板（５）を覆蓋すべく金属キャップ（２）を基板（１）
に被せた状態の縦断面図が示しである。この半導体搭載
用基板（１）は、樹脂素材から成る基板に半導体搭載部
と外部出力用の導体回路（４）が形成されているもので
あって、この基板外周近傍に溝加工を施して溝部（１０
）を形成した後に半導体素子（５）をＦ＆載し、基板（
１）上の導体回路（４）と半導体素子（５）とをボンデ
ィングワイヤー（６）で結線した後、金属キャップ（２
）により封止が行なわれた構造体である。
（発明の作用）
前記基板（１）の外周近傍に溝部（１０）を形成するこ
とにより、外周端まで延びていたメッキ用リード線端部
（３）と前記基板（１）上の導体回路（４）とを電気的
に絶縁することが可悌となり、このメッキ用リード線端
部（３）と金属キャップ（２）の内壁とが接触しても何
んら問題はなく、さらに切断された前記導体回路（４）
は金属キャップ（２）との接着層（７）に被覆されこの
金属キャップ（２）との絶縁性は更に向上する。
とにより、外周端まで延びていたメッキ用リード線端部
（３）と前記基板（１）上の導体回路（４）とを電気的
に絶縁することが可悌となり、このメッキ用リード線端
部（３）と金属キャップ（２）の内壁とが接触しても何
んら問題はなく、さらに切断された前記導体回路（４）
は金属キャップ（２）との接着層（７）に被覆されこの
金属キャップ（２）との絶縁性は更に向上する。
次に、本発明を、図面に示した実施例に基づいて詳細に
説明する。
説明する。
（実施例）
実施例１
第２図及び第３図に示す如く、ガラス−エポキシ基板に
て半導体搭載部と導体回路（４）を連続的に形成し、こ
れを切！ｌｒ線（１）にて切断して単片としての基板（
１）を形成する。この単片としての基板（１ンに、第４
図に示すように外部入出力端子として導体ピン（８）を
設けたプラスチックピングリッドアレイ用基板（１）を
形成し、この基板（１）の外形端部近傍に溝加工を施し
て溝部（１０）を形成した。この基板（１）の半導体搭
載部に半導体素子を搭載実装後、基板（１）の外形周端
部（９）を外側から包み込むタイプの金属キャップ（２
）により封止した。この場合、前記基板（１）の外形周
端部に露出していたメッキ用リード線端部（３）は、溝
部（１０）により前記導体回路（４）から切断され、接
着層（７）にて前記導体回路（４）は被覆されて金属キ
ャップ（２）と導体回路（４）との電気的絶縁性は向上
した。
て半導体搭載部と導体回路（４）を連続的に形成し、こ
れを切！ｌｒ線（１）にて切断して単片としての基板（
１）を形成する。この単片としての基板（１ンに、第４
図に示すように外部入出力端子として導体ピン（８）を
設けたプラスチックピングリッドアレイ用基板（１）を
形成し、この基板（１）の外形端部近傍に溝加工を施し
て溝部（１０）を形成した。この基板（１）の半導体搭
載部に半導体素子を搭載実装後、基板（１）の外形周端
部（９）を外側から包み込むタイプの金属キャップ（２
）により封止した。この場合、前記基板（１）の外形周
端部に露出していたメッキ用リード線端部（３）は、溝
部（１０）により前記導体回路（４）から切断され、接
着層（７）にて前記導体回路（４）は被覆されて金属キ
ャップ（２）と導体回路（４）との電気的絶縁性は向上
した。
実施例２
第５図に示す如く、ガラス−エポキシ基板にて半導体搭
載部と導体回路（４）を形成し、外部入出力端子として
導体ピン゛（８）を設けたプラスチックピングリッドア
レイ用基板（１）を形成し、この基板（１）の外形端部
近傍に溝加工を施して溝部（１ｏ）を形成した。この基
板（１）の半導体搭載部に半導体素子を搭載実装後、半
導体素子搭載面側のみ金属キャップ（２）により封止し
た。この場合、基板外形周端部に露出していたメッキ用
リード線端部（コ）は、溝部（１０）によって前記導体
回路（４）から切断され、接着層にて前記導体回路（４
）は被覆されて導体回路の電気的信頼性は向上した。
載部と導体回路（４）を形成し、外部入出力端子として
導体ピン゛（８）を設けたプラスチックピングリッドア
レイ用基板（１）を形成し、この基板（１）の外形端部
近傍に溝加工を施して溝部（１ｏ）を形成した。この基
板（１）の半導体搭載部に半導体素子を搭載実装後、半
導体素子搭載面側のみ金属キャップ（２）により封止し
た。この場合、基板外形周端部に露出していたメッキ用
リード線端部（コ）は、溝部（１０）によって前記導体
回路（４）から切断され、接着層にて前記導体回路（４
）は被覆されて導体回路の電気的信頼性は向上した。
（発明の効果）
本発明によれば、導体回路（４）か形成された基板（１
）に半導体素子（５）を搭載し、この半導体素子（５）
をボンディングワイヤー（６）等によって結線した半導
体搭載用基板（１）において、前記半導体素子を保護す
る目的で金属キャップ（２）を接合した場合でも、前記
基板（１）の外形周上のメッキ用リード線端部（３）と
導体回路（４）とが溝部（１０）によって切断され、前
記メッキ用リード線端部（３）と金属キャップ（２）が
接触しても、導体回路（４）には何んら問題はなく、さ
らに前記基板（１）と前記金属キャップ（２〕の接合面
に形成される接着層（７）によって完全に絶縁される。
）に半導体素子（５）を搭載し、この半導体素子（５）
をボンディングワイヤー（６）等によって結線した半導
体搭載用基板（１）において、前記半導体素子を保護す
る目的で金属キャップ（２）を接合した場合でも、前記
基板（１）の外形周上のメッキ用リード線端部（３）と
導体回路（４）とが溝部（１０）によって切断され、前
記メッキ用リード線端部（３）と金属キャップ（２）が
接触しても、導体回路（４）には何んら問題はなく、さ
らに前記基板（１）と前記金属キャップ（２〕の接合面
に形成される接着層（７）によって完全に絶縁される。
これにより、半導体素子を搭載した半導体装置としての
機能を劣化させるＭｌｌ気層短絡を完全に防ぐことの可
能な半導体搭載用基板が提供てきるのである。
機能を劣化させるＭｌｌ気層短絡を完全に防ぐことの可
能な半導体搭載用基板が提供てきるのである。
第１図は本発明に係る半導体搭載用基板の斜視図、第２
図は当該半導体搭載用基板を形成する状態を示した部分
平面図、第３図は第２図の■−■線に沿って見た縦断面
図、第４図は第１図に示した半導体搭載用基板に金属キ
ャップを覆蓋した半導体装置の拡大縦断面図、第５図は
他の形式の半導体装置の拡大縦断面図、第６図は従来の
半導体搭載用基板に金属キャップを覆蓋した半導体装置
の拡大縦断面図である。 符号の説明 ■・・・・半導体搭載用基板、 ２・・・金属キャップ
、３・・・メッキ用リード線端部、 ４・・・導体回路
、 ５・・・半導体素子、 ６・・・ボンディングワイ
ヤー、 ７・・・接着層、８・・・導体ビン、ｌＯ・・
・構部。 以 上
図は当該半導体搭載用基板を形成する状態を示した部分
平面図、第３図は第２図の■−■線に沿って見た縦断面
図、第４図は第１図に示した半導体搭載用基板に金属キ
ャップを覆蓋した半導体装置の拡大縦断面図、第５図は
他の形式の半導体装置の拡大縦断面図、第６図は従来の
半導体搭載用基板に金属キャップを覆蓋した半導体装置
の拡大縦断面図である。 符号の説明 ■・・・・半導体搭載用基板、 ２・・・金属キャップ
、３・・・メッキ用リード線端部、 ４・・・導体回路
、 ５・・・半導体素子、 ６・・・ボンディングワイ
ヤー、 ７・・・接着層、８・・・導体ビン、ｌＯ・・
・構部。 以 上
Claims (1)
- 【特許請求の範囲】 基板に搭載した半導体素子がこの基板の外周に嵌合され
る金属キャップによって封止される半導体搭載用基板に
おいて、 この半導体搭載用基板の前記金属キャップが接触する基
板端部の近傍であって、この半導体搭載用基板上に形成
された導体回路の一部を含む基板部を削除して前記導体
回路を部分的に切断する溝部を形成したことを特徴とす
る半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297367A JPH077811B2 (ja) | 1986-12-12 | 1986-12-12 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297367A JPH077811B2 (ja) | 1986-12-12 | 1986-12-12 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63150946A true JPS63150946A (ja) | 1988-06-23 |
| JPH077811B2 JPH077811B2 (ja) | 1995-01-30 |
Family
ID=17845573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61297367A Expired - Lifetime JPH077811B2 (ja) | 1986-12-12 | 1986-12-12 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077811B2 (ja) |
-
1986
- 1986-12-12 JP JP61297367A patent/JPH077811B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077811B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| KR0145768B1 (ko) | 리드 프레임과 그를 이용한 반도체 패키지 제조방법 | |
| US4839713A (en) | Package structure for semiconductor device | |
| US6882035B2 (en) | Die package | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| US5880529A (en) | Silicon metal-pillar conductors under stagger bond pads | |
| US20010022391A1 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| JPS63150946A (ja) | 半導体搭載用基板 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JPS6360547A (ja) | 半導体搭載用基板 | |
| EP0414257B1 (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| JPH06196610A (ja) | サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 | |
| KR100352120B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
| KR200168502Y1 (ko) | 반도체 패키지 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPH0870057A (ja) | ハイブリッドｉｃ | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| KR0158618B1 (ko) | 반도체 칩의 패턴 | |
| KR200155169Y1 (ko) | 반도체 패키지 디바이스 | |
| KR100306230B1 (ko) | 반도체 패키지 구조 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH06310651A (ja) | フラットパッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |