JPH06310510A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 積層配線の界面での反応を防止し、エレクト
ロマイグレーション耐性を良くする。 【構成】 半導体基板１上に形成された第１の金属膜４
と上記第１の金属膜４上に形成された第２の金属膜５に
よって形成され、上記半導体基板１に形成された能動素
子を接続する積層配線３を備えた半導体装置において、
上記積層配線を形成する上記第１と第２の金属膜４、５
間に金属膜間界面反応を防止する界面反応防止膜９を設
けたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、積層配線を備えた半
導体装置およびその製造方法に関するものである。

【０００２】

【従来の技術】ＬＳＩの高集積化、微細化に伴い、配線
寸法も小さくなり、抵抗値の上昇や、エレクトロマイグ
レーション耐性の劣化等の問題点が生じていた。そのた
め、従来より積層配線と言われる２層以上の金属線で形
成された配線が採用されている。図２はＡｌ（アルミニ
ウム）合金とＷ（タングステン）を用いた積層配線を備
えた従来の半導体装置を示す断面図であり、１は半導体
基板、２は半導体基板１上に形成されたシリコン酸化
膜、３はシリコン酸化膜２上に選択的に形成されたＡｌ
合金（例えば、ＡｌーＳｉーＣｕ）膜４と、Ａｌ合金膜
４上に形成されたタングステン膜５との２層の金属膜で
構成された積層配線で、この積層配線３によってシリコ
ン酸化膜２下に形成されたトランジスタ等の能動素子等
（図示せず）が電気的に接続され半導体装置６が形成さ
れている。

【０００３】次に、図３に示される半導体装置６の製造
方法を、図４に示す製造工程図により説明する。先ず、
図４（ａ）に示されるように、所定の処理を施した半導
体基板１上にＣＶＤ法等によってシリコン酸化膜２を形
成する。なお、ここではシリコン酸化膜２下の能動素子
等は省略している。次に図４（ｂ）に示されるように、
シリコン酸化膜２上にスパッタ法により真空中でＡｌ合
金（例えば、ＡｌーＳｉーＣｕ）膜４を形成する。次に
図４（ｃ）に示されるように、Ａｌ合金膜４上にスパッ
タ法等に連続的に真空中でタングステン膜５を形成する
か、または、断続的に一度大気中に放置した後、真空中
でタングステン膜５を形成する。後者の場合、図２
（ｄ）に示されるように、Ａｌ合金膜４とタングステン
膜５との界面に自然酸化膜７が形成されてしまう。次に
図４（ｅ）に示されるように、タングステン膜５上にフ
ォトレジスト８を塗布し、写真製版手法によりパターニ
ングを施す。次に図４（ｆ）に示されるように、エッチ
ング手法によって上記パターニングによりアルミ合金膜
４とタングステン膜５を選択的にエッチングすると共に
フォトレジスト８を除去する。以上により図３に示され
る半導体装置６が形成される。

【０００４】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、Ａｌ合金膜４上にタン
グステン膜５を真空中で連続して形成すると、界面で反
応が起こり界面にＡｌ₁₂Ｗ、Ａｌ₅Ｗ、Ａｌ₄Ｗ、等の合
金が生じ、Ａｌ合金の結晶粒径の成長が抑制され、エレ
クトロマイグレーション耐性の劣化をもたらし、また、
断続的に一度大気中に放置した後、真空中でタングステ
ン膜５を形成すると、界面に自然酸化膜が形成され、こ
の自然酸化膜の厚さは厚いところで１００オングストロ
ームとなり、この酸化膜の厚さにより積層配線３の抵抗
値が変化し、かつ、その厚さは大気の状態やその大気中
に放置する時間により変化するため実質的にコントロー
ルが不可能で、積層配線３の抵抗値が不安定になる等の
問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためなされたもので、エレクトロマイグレーション耐性
が良く、かつ、積層配線抵抗値が安定した半導体装置お
よびその製造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明に係る半導体装
置は能動素子を接続する積層配線を構成する第１と第２
の金属膜間に金属膜間界面反応を防止する界面反応防止
膜を設けたものである。また、この発明の製造方法は積
層配線の第１層目金属膜の形成後、上記第１層目金属膜
を大気に晒すことなく熱処理を行い上記第１層目金属膜
上に界面反応を防止する界面反応防止膜を形成し、上記
界面反応防止膜を形成後、上記界面反応防止膜を大気に
晒すことなく上記界面反応防止膜上に真空中で上記積層
配線の第２層目金属膜を形成するものである。

【０００７】

【作用】この発明における半導体装置は積層配線の第１
層目と第２層目の金属膜間の界面反応が界面反応防止膜
によって防止され、エレクトロマイグレーション耐性が
良くなる。また、この発明の製造方法は積層配線の第１
層目と第２層目の金属膜間の界面反応が防止されると共
に積層配線抵抗がコントロールされるので、エレクトロ
マイグレーション耐性が良く積層配線抵抗の安定した半
導体装置が得られる。

【０００８】

【実施例】実施例１．図１はこの発明の実施例１による
半導体装置を示す断面図であり、図３と異なるところ
は、積層配線３を構成するＡｌ合金膜４のタングステン
膜５との界面に界面反応を防止するＡｌの酸化膜からな
る界面反応防止膜９を設けた点であり、Ａｌの自然酸化
膜は非常に安定した特性を持ち、タングステン膜と接触
しても反応を起こすことはなく、また、Ａｌの酸化膜は
Ａｌ合金膜５の結晶粒径の成長を抑制しないので、粒成
長したＡｌ合金膜４が得られ、積層配線３のエレクトロ
マイグレーション耐性が良くなる。

【０００９】実施例２．図２はこの発明の半導体装置の
製造方法を示す製造工程図である。先ず、図２（ａ）に
示されるように、所定の処理を施した半導体基板１上に
ＣＶＤ法等によってシリコン酸化膜からなる絶縁膜２を
形成する。なお、ここでは絶縁膜２下の能動素子等は省
略している。次に図２（ｂ）に示されるように、シリコ
ン酸化膜２上にスパッタ法やＣＶＤ法等により真空中で
Ａｌ合金（例えば、ＡｌーＳｉーＣｕ）膜４を形成す
る。上記絶縁膜２上にＡｌ合金膜４が形成された半導体
基板１を大気に晒すことなく、次にＯ₂雰囲気中で熱処
理を行い図２（ｃ）に示されるようにＡｌ合金膜４上
に、界面反応を防止する所定の厚さのＡｌの酸化膜から
なる界面反応防止膜９を形成する。Ａｌの酸化膜からな
る界面防止膜９の厚さはＯ₂流量、熱処理温度、熱処理
時間等を制御することによってコントロールされ、例え
ば、数ミリＴｏｒｒ、３００℃で１分間の処理で２０オ
ングストローム±数オングストロームのＡｌの酸化膜か
らなる界面反応防止膜９が形成される。

【００１０】上記Ａｌ合金膜４上に界面反応防止膜９が
形成された半導体基板１を大気に晒すことなく、次に上
記界面反応防止膜９上に図２（ｄ）に示されるようにス
パッタ法やＣＶＤ法等により真空中でタングステン膜５
を形成する。次に図２（ｅ）に示されるように、タング
ステン膜５上にフォトレジスト８を塗布し、写真製版手
法によりパターニングを施す。次に図２（ｆ）に示され
るように、エッチング手法によってアルミ合金膜４と界
面反応防止膜９とタングステン膜５とを選択的にエッチ
ングすると共にフォトレジスト８を除去し積層配線３を
形成する。なお、積層配線層３を構成するＡｌ合金膜４
の結晶粒は上記界面反応防止膜９およびタングステン膜
５の形成時等において成長する。以上により図３に示さ
れる半導体装置６が形成される。

【００１１】実施例３．なお、上記実施例ではＡｌ合金
膜４上に界面反応防止膜９としてＡｌ酸化膜を形成した
ものを示したが、これに限らず、例えば、Ａｌ合金膜４
上に界面反応防止膜９として窒化膜を形成しても良く、
この窒化膜は図２（ｂ）に示される用にＡｌ合金膜４が
形成された半導体基板１を大気に晒すことなくＮ₂雰囲
気中で熱処理することによって形成され、前述の実施例
と同様の効果が得られる。

【００１２】実施例４．また、上記実施例ではＡｌ合金
膜４と、上記Ａｌ合金膜４上に界面反応防止膜９を介し
て形成したタングステン膜５とで構成された２層の積層
配線３を設けたものを示したが、これに限らず、上記積
層配線３を３層以上としても良く、例えば、タングステ
ン膜５上にチタンナイト等の金属膜を形成し３層の積層
配線とする。この場合、上記チタンナイトは光の反射率
が小さいので写真製版手法による積層配線のパターニン
グの精度が向上し、より精度の高い積層配線が形成され
る。

【００１３】実施例５．また、上記実施例ではＡｌ合金
膜４と、Ａｌ合金膜４上に界面反応防止膜９を介して形
成したタングステン膜５とで構成された２層の積層配線
３を設けたものを示したが、これに限らず、例えば、上
記タングステン膜５を、チタンナイトライトＴｉＮやチ
タン等の高融点金属や金属シリサイド等の金属膜として
も良く、上記実施例と同様の効果を奏する。

【００１４】

【発明の効果】以上のように、この発明によれば積層配
線を構成する第１と第２の金属膜間に金属膜間界面反応
を防止する界面反応防止膜を設けたので、金属間の界面
反応による金属の粒成長の抑制が防止され、エレクトロ
マイグレーション耐性の良い半導体装置が得られる。ま
た、積層配線の第１層目金属膜の形成後、上記第１層目
金属膜を大気に晒すことなく熱処理を行い上記第１層目
金属膜上に界面反応を防止する界面反応防止膜を形成
し、上記界面反応防止膜を形成後、上記界面反応防止膜
を大気に晒すことなく上記界面反応防止膜上に真空中で
上記積層配線の第２層目金属膜を形成することにより、
上記第１層目と第２層目の金属膜間の界面反応が防止さ
れると共に積層配線抵抗がコントロールされ、エレクト
ロマイグレーション耐性が良く積層配線抵抗の安定した
半導体装置が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体装置を示す断
面図である。

【図２】この発明の製造方法の一実施例を示す製造工程
図である。

【図３】従来の半導体装置を示す断面図である。

【図４】従来の製造方法を示す製造工程図である。

【符号の説明】

１ 半導体基板 ２ 絶縁膜 ４ 第１の金属膜 ５ 第２の金属膜 ９ 界面反応防止膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された第１の金属膜
   と上記第１の金属膜上に形成された第２の金属膜によっ
   て形成され、上記半導体基板に形成された能動素子を接
   続する積層配線を備えた半導体装置において、上記積層
   配線を形成する上記第１と第２の金属膜間に金属膜間界
   面反応を防止する界面反応防止膜を設けたことを特徴と
   する半導体装置。
2. 【請求項２】 半導体基板上に形成されたＡｌ合金膜と
   上記Ａｌ合金膜上に形成された金属膜によって形成さ
   れ、上記半導体基板に形成された能動素子を接続する積
   層配線を備えた半導体装置において、上記積層配線を形
   成する上記Ａｌ合金膜と上記金属膜間に酸化膜または窒
   化膜を設けたことを特徴とする半導体装置。
3. 【請求項３】 半導体基板上に絶縁膜を形成する工程
   と、上記絶縁膜上に真空中で積層配線の第１層目金属膜
   を形成する工程と、上記第１層目金属膜の形成後、上記
   第１層目金属膜を大気に晒すことなく熱処理を行い上記
   第１層目金属膜上に界面反応を防止する界面反応防止膜
   を形成する工程と、上記界面反応防止膜を形成後、上記
   界面反応防止膜を大気に晒すことなく上記界面反応防止
   膜上に真空中で上記積層配線の第２層目金属膜を形成す
   る工程とを備えていることを特徴とする半導体装置の製
   造方法。
4. 【請求項４】 半導体基板上に絶縁膜を形成する工程
   と、上記絶縁膜上に真空中で積層配線の第１層目のＡｌ
   合金膜を形成する工程と、上記Ａｌ合金膜の形成後、上
   記Ａｌ合金膜を大気に晒すことなくＯ₂雰囲気中または
   Ｎ₂雰囲気中で熱処理を行い上記第１層目のＡｌ合金膜
   上に酸化膜または窒化膜からなる界面反応防止膜をを形
   成する工程と、上記界面反応防止膜を形成後、上記界面
   反応防止膜を大気に晒すことなく上記界面反応防止膜上
   に真空中で上記積層配線の第２層目の金属膜を形成する
   工程とを備えていることを特徴とする半導体装置の製造
   方法。