JPH0630384A

JPH0630384A - デジタル信号のサンプリング周波数変換装置

Info

Publication number: JPH0630384A
Application number: JP4184902A
Authority: JP
Inventors: Toshihiro Iwase; 敏広岩瀬; Hiroshi Kanekura; 広志金倉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-07-13
Filing date: 1992-07-13
Publication date: 1994-02-04
Anticipated expiration: 2015-04-17
Also published as: JP3032382B2; US5327125A

Abstract

(57)【要約】【目的】サンプリング周波数変換仕様の変更に対し容
易に対応することができるとともに複雑なタイミング調
整を必要とせず容易に作成することのできるサンプリン
グ周波数変換装置を提供することを目的とする。【構成】サンプリング周波数変換装置は、入力画像デ
ータ（Ｘ）をデータパケットに変換する入力ポート（１
０）と、この入力ポート（１０）から与えられたデータ
パケットに対し、予め決定されたデータフロープログラ
ムに従って演算処理を行なうサンプリング周波数変換の
ための補間操作を実行するデータ駆動エンジン（１４）
と、データ駆動エンジン（１４）から生成されたデータ
パケットを第２のサンプリング周波数で出力する出力ポ
ート（１２）と、さらにデータ加工用の画像メモリ
（４）を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデジタル信号のサンプ
リング周波数を変換するための装置に関し、特に、ＭＵ
ＳＥ信号のデコード動作時に必要とされる周波数変換を
行なうための装置に関する。

【０００２】

【従来の技術】高速かつ高精度で情報信号に対し様々な
処理を施すために、情報信号は一般にデジタル信号に変
換されて処理される。大量の情報を伝達する画像信号も
例外ではない。画像信号は本質的にアナログ信号であ
る。デジタル信号に変換するためにあるサンプリング周
波数でサンプルされてデジタル信号に変換される。この
ようなデジタル的に処理される情報信号の１つに、ＭＵ
ＳＥ（多重サブナイキストサブサンプリングエンコーデ
ィング）信号と呼ばれる映像信号がある。このＭＵＳＥ
信号は、高品位テレビ放送に用いられる信号である。高
品位テレビ信号は、通信衛星により伝送される。１チャ
ネルは２７ＭＨｚの帯域幅を有する。ベースバンド信号
帯域幅を約８ＭＨｚに帯域圧縮する必要がある。この帯
域圧縮された信号をＭＵＳＥ信号と呼ぶ。

【０００３】図１１は、ＭＵＳＥ方式における輝度信号
の帯域圧縮方法を示す図である。以下、この図１１を参
照してＭＵＳＥ方式について説明する。図１１（ａ）に
おいて、原画像信号が、サンプリング周波数４８．６Ｍ
Ｈｚでサンプリングされ、デジタル信号に変換される。
この後、γ補正およびマトリクス処理などが施され、輝
度信号Ｙが生成される。この輝度信号Ｙは、サンプリン
グ周波数４８．６ＭＨｚでサンプリングされる。図１１
（ａ）において、曲線Ｉは原信号のスペクトラム強度相
対値を示す。

【０００４】図１１（ｂ）において、この４８．６ＭＨ
ｚのサンプリング周波数でサンプリングされた輝度信号
に対しフィールド間オフセット・サンプリングを行な
う。サンプリング周波数は２４．３ＭＨｚである。この
フィールド間オフセット・サンプリングは、フィールド
ごとにサンプリングの開始タイミングを異ならせる。こ
の結果、周波数１２．１５ＭＨｚを中心として入力信号
の高域成分が折り返される（図１１（ｂ）において曲線
ＩＩで示す）。

【０００５】図１１（ｃ）において、低域通過フィルタ
により、１２．１５ＭＨｚ以上の周波数成分を除去した
後、データを内挿し、サンプリング周波数を４８．６Ｍ
Ｈｚに戻す。

【０００６】図１１（ｄ）において、サンプリング周波
数を４８．６ＭＨｚから３２．４ＭＨｚに変換する。

【０００７】図１１（ｅ）において、フレーム間オフセ
ット・サンプリングが行なわれる。このフレーム間オフ
セット・サンプリングでは、フレームごとに１画素位置
をずらせて画素データを間引く。このフレーム間オフセ
ット・サンプリングにより、サンプリング周波数は１
６．２ＭＨｚになる。このフレーム間オフセット・サン
プリングにより、データ量はサンプリング周波数３２．
４ＭＨｚのときの１／２となる。

【０００８】また、このフレーム間オフセット・サンプ
リングにより、原信号の８．１ＭＨｚ以上の高域成分が
すべて８．１ＭＨｚ以下の帯域に折返し成分として含ま
れる。ここで、図１１（ｅ）において曲線ＩＩＩは、フ
レーム間折返し成分を示す。曲線ＩＩは、フィールド間
折返し成分を示す。このフレーム間オフセット・サンプ
リングで得られたサンプリング周波数１６．２ＭＨｚの
輝度信号は、同様に処理された線順次色信号と多重化さ
れ、アナログ信号として伝送される。

【０００９】ＭＵＳＥ方式の原理は以下のようにまとめ
ることができる。ベースバンド信号をデジタル信号に変
換した後、一様にサンプリング点を間引く。１画面（フ
レーム）の映像データから４サンプルおきに１サンプル
を抽出し、１フィールドとする。このとき、フィールド
ごとに１サンプルずつサンプリング位置をずらす（オフ
セット・サンプリング）。４フィールドごとに画素の位
置が同じになる。

【００１０】図１２はこの映像信号のサンプリングパタ
ーンを示す図である。各走査線において、フィールド番
号と画素位置とをそれぞれ合せて示している。

【００１１】再生時は、４フィールドから１フレームの
映像を作成する。映像が静止している場合には問題はな
い。動いているときには適用できない。そこで、ＭＵＳ
Ｅ信号を再生するためのＭＵＳＥデコーダにおいては、
被写体が動いている部分（動き領域）と、静止している
部分（静止領域）とで信号処理を変える。

【００１２】すなわち、図１２に示すように、静止領域
は４フィールド（１フレーム）のデータすべてを使って
映像を再生する（図１２の第１フィールドないし第４フ
ィールドのデータすべて）。このときフレーム間オフセ
ット・サンプリングおよびフィールド間オフセット・サ
ンプリングと逆の信号処理を正確に実行してデータを内
挿する必要がある。この処理を行なわない場合、折返し
成分が妨害となって映像に現われる。

【００１３】動き領域は１フィールドのデータ（図１２
においてたとえば第１フィールドのデータのみ）をもと
に映像を再生する。水平解像度は静止領域に比べて約１
／２になる。映像で見ると輪郭がぼやける。ＭＵＳＥ方
式がこの動き領域の処理方式を採用しているのは、移動
物体に対しては、人間の目の解像度が低下するという主
観評価結果に基づいている。

【００１４】図１３は、ＭＵＳＥデコーダの全体の構成
を概略的に示す図である。ＭＵＳＥデコーダは、帯域圧
縮されたＭＵＳＥ信号から映像信号を再生する。ＭＵＳ
Ｅデコーダにおいては、帯域圧縮されたＭＵＳＥ信号を
静止領域と動き領域とに分けて信号処理を行なう。静止
領域は、４フィールドのデータからフレーム間内挿およ
びフィールド間内挿の２つの処理を行なって復調する。
動き領域は１フィールドのデータから補間により復調す
る。

【００１５】図１３において、ＭＵＳＥデコーダは、Ｍ
ＵＳＥ信号の帯域制限を行なうローパスフィルタ（ＬＰ
Ｆ）５０２と、このローパスフィルタ５０２の出力をデ
ジタル信号に変換するＡ／Ｄコンバータ５０４と、Ａ／
Ｄコンバータ５０４からのデジタル信号に対し非線形処
理を行なう非線形処理回路５０６を含む。ローパスフィ
ルタ５０２は、遮断周波数８．２ＭＨｚを有し、帯域
８．１ＭＨｚのＭＵＳＥ信号を通過させる。Ａ／Ｄコン
バータ５０４は、サンプリング周波数１６．２ＭＨｚで
このローパスフィルタ５０２からのアナログ信号をサン
プリングしてデジタル信号に変換する。非線形処理回路
５０６は、逆γ補正および波形等化処理などを行なう。

【００１６】ＭＵＳＥデコーダはさらに、この非線形処
理回路５０６の出力を受け、フィールド内内挿を行なう
フィールド内内挿回路５１２と、非線形処理回路５０６
の出力を受け、動き領域を検出する動き領域検出回路５
０８と、非線形処理回路５０６の出力を受けてフレーム
間内挿を行なうフレーム間内挿回路５１０と、フィール
ド内内挿回路５１２の出力のサンプリング周波数を変換
するサンプリング周波数変換回路５１４と、フレーム間
内挿回路５１０の出力を受けてサンプリング周波数を変
換するサンプリング周波数変換回路５１８と、サンプリ
ング周波数変換回路５１８の出力を受けてフィールド間
内挿を行なうフィールド間内挿回路５２０を含む。

【００１７】フレーム間内挿回路５１０、サンプリング
周波数変換回路５１８およびフィールド間内挿回路５２
０の経路は静止領域の信号を処理する経路であり、フィ
ールド内内挿回路５１２およびサンプリング周波数変換
回路５１４は、動き領域の信号を処理する経路である。
サンプリング周波数変換回路５１４および５１８は、と
もに、輝度信号に対しては３２．４ＭＨｚから４８．６
ＭＨｚのサンプリング周波数変換を行ない、色信号に対
しては３２．４ＭＨｚから６４．８ＭＨｚへのサンプリ
ング周波数変換を行なう。動き領域検出回路５０８は、
時間周波数で見た場合の高域成分（動きが激しい状態に
対応する）を検出する。ＭＵＳＥ方式においては、フレ
ーム間オフセットサンプリングが行なわれている。した
がって、動き領域を検出するためには、同一点のサンプ
リング値が存在する第２フレームと第４フレームおよび
第１フレームと第３フレームとの間のサンプル値の差を
求め、この両者の差を合成する。これによりフレームご
との動き領域を検出することができる。具体的には、入
力されたＭＵＳＥ信号と２フレーム遅延した信号との差
分を取る。この絶対値を求め、１フレーム遅延した絶対
値信号との大きい方の値すなわち最大値を求めて出力す
る。この最大値が動き領域検出信号となる。

【００１８】ＭＵＳＥデコーダはさらに、サンプリング
周波数変換回路５１４の出力と動き領域検出回路５０８
からの動き領域検出信号との乗算を行なう乗算回路５１
６と、この動き領域検出回路５０８からの動き領域検出
信号を反転するインバータ回路５２２と、フィールド間
内挿回路５２０の出力とインバータ回路５２２の出力と
の乗算を行なう乗算回路５２４と、乗算回路５１６およ
び５２４の加算を行ない、動き領域と静止領域との混合
を行なう加算回路５２５と、加算回路５２５の出力に対
しＴＣＩデコード動作を行なうＴＣＩデコーダ５２６
と、ＴＣＩデコーダ５２６の出力をアナログ信号に変換
した後必要とされる処理を行なってＲ、ＧおよびＢの信
号を生成するアナログ処理回路５２８を含む。

【００１９】ＴＣＩデコーダ５２６は、線順次色信号
（（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号がラインごとに交互
に現われる）をもとの各ラインに現われる信号に変換す
る。ＴＣＩデコーダ５２６はまた、時間軸圧縮された色
信号および輝度信号を時間伸張して時間軸補正を行な
う。アナログ処理回路５２８は、このＴＣＩデコーダ５
２６の出力を受け、アナログ信号に変換した後、逆マト
リクス演算を行なってＲ、ＧおよびＢ信号を生成する。
次に、このＭＵＳＥデコーダのフィールド内内挿、サン
プリング周波数変換、フレーム間内挿、およびフィール
ド間内挿の動作について順に簡単に説明する。

【００２０】図１４はフィールド内内挿を行なった際の
サンプリング点の分布を示す図である。この図１４に示
すサンプリングデータの分布は、図１３に示すフィール
ド内内挿回路５１２の出力により与えられる。「内挿」
とは、サンプリングされたサンプリング点のデータから
サンプリングされていない点のデータを近似的に作成す
る操作である。フィールド内内挿回路５１２は、与えら
れたデータから、フィールド内のデータを補間する。す
なわち、図１４に示すように、第１フィールドのデータ
（図１４において“１”で示す）から、ある演算処理を
行なって、補間データ（図１４において“１′”で示
す）を補間する。フィールド内内挿回路の出力のサンプ
リング周波数は、３２．４ＭＨｚとなる。これにより図
１１（ｄ）に示す処理と逆の処理が行なわれたことにな
る。

【００２１】図１５は、フレーム間内挿回路５１０の出
力サンプルパターンを示す図である。フレーム間内挿
は、静止領域の画像に対して行なわれる処理である。２
フィールド前の画像データを内挿する。このとき、１フ
レーム前の画像データが利用されてもよい。フレーム間
オフセットサンプリングされているため１フレーム前の
画像データは、現フレームのサンプリング点の中間位置
に存在するためである。このフレーム間内挿により、１
６．２ＭＨｚのサンプリング周波数のサンプルデータか
ら３２．４ＭＨｚのサンプリング周波数の画像データが
得られる。

【００２２】次いで、このフィールド内内挿回路５１２
およびフレーム間内挿回路５１０で３２．４ＭＨｚのサ
ンプリング周波数に変換された画像データが４８．６Ｍ
Ｈｚのサンプリング周波数の画像データに変換される。
このサンプリング周波数の変換はフィールド内挿を行な
うためであり、また原画像データが４８．６ＭＨｚのサ
ンプリング周波数でサンプリングされているためであ
る。

【００２３】図１６はフィールド間内挿回路５２０の出
力サンプルデータ分布を示す図である。フィールド間内
挿回路５２０は、１ラインごとに前のフィールドのライ
ンの画像データを内挿する。フィールドごとにサンプル
位置が異なっているため、画像データの存在しない位置
に前のフィールドの画像データが補間される。これによ
り、もとの静止領域に対応する画像が得られる。動き領
域検出回路５０８からの動き領域検出信号によりこのフ
ィールド内内挿回路５１２の出力およびフィールド間内
挿回路５２０の出力の一方を選択することにより動き領
域および静止領域に応じた画像データが得られる。

【００２４】１６．２ＭＨｚのサンプリング周波数を３
２．４ＭＨｚのサンプリング周波数に変換するのは比較
的容易である。単に「内挿」操作を行なえば実現され
る。３２．４ＭＨｚのサンプリング周波数を４８．６Ｍ
Ｈｚのサンプリング周波数の画像データに変換する場
合、この場合、２つの画像データを３つの画像データに
対応させる必要がある。

【００２５】すなわち、図１７に示すように、３２．４
ＭＨｚ：４８．６ＭＨｚ＝２：３であるため、サンプリ
ング周波数３２．４ＭＨｚの２つの画像データＰ１およ
びＰ２に対し、サンプリング周波数４８．６ＭＨｚにお
いて３つの画像データＱ１、Ｑ２およびＱ３が対応す
る。次にこの周波数変換を行なうための構成について説
明する。

【００２６】図１８は従来のサンプリング周波数変換回
路の構成を示す図である。図１８において、サンプリン
グ周波数変換回路は、入力データ列を順次受けて、奇数
番目に与えられたデータの列（奇数世代データ列）と偶
数番目に与えられたデータの列（偶数世代データ列）を
並列に出力する２相並列変換回路６００と、２相並列変
換回路６００からの並列出力を受けて所定の演算を行な
って出力するテーブル演算回路６１０と、テーブル演算
回路６１０の出力を受けて、所定の演算処理を施して３
種類のデータを並列に出力する並列演算回路６２０と、
並列演算回路６２０の出力を順次選択的に所定の順序で
通過させる切換回路６３０を含む。

【００２７】２相並列変換回路６００は、クロック入力
ＣＫに与えられるクロック信号φ１に同期して入力Ｄに
与えられるデータを取込みラッチしかつ出力するＤ型フ
リップフロップ６０２と、クロック入力ＣＫに与えられ
るクロック信号φ２に応答して、Ｄ型フリップフロップ
６０２の出力をその入力Ｄに受けて取込みラッチしかつ
出力するＤ型フリップフロップ６０４と、入力Ｄに与え
られるデータをクロック入力ＣＫに与えられるクロック
信号φ２に応答して取込み、ラッチしかつ出力するＤ型
フリップフロップ６０６を含む。クロック信号φ１は３
２．４ＭＨｚの周波数を有し、クロック信号φ２は１
６．２ＭＨｚの周波数を有する。

【００２８】テーブル演算回路６１０は、予め乗算結果
を格納し、与えられたデータをアドレス信号としてその
入力データに所定の係数を乗算した結果を出力する２つ
のテーブルＲＯＭ（読出専用メモリ）６１２および６１
４を含む。テーブルＲＯＭ６１２は、Ｄ型フリップフロ
ップ６０４の出力アドレス信号として受け、このデータ
に対し係数α１、α３およびα５を乗算した結果をそれ
ぞれ並列に出力する。テーブルＲＯＭ６１４は、Ｄ型フ
リップフロップ６０６の出力をアドレス信号として受
け、このデータに対し係数α０、α２、α４およびα６
を乗算した結果を並列に出力する。

【００２９】並列演算回路６２０は、テーブル演算回路
６１０からの出力データを並列に受け、所望の演算を行
なうためのタイミング調整を行なうタイミング調整回路
６２２と、タイミング調整回路６２２により調整された
データに対し所定の演算を行なう演算回路６２４を含
む。タイミング調整回路６２２は、遅延回路などを含
み、演算回路へ所定の組合わせのデータが伝達されるよ
うに入力データの伝達時間を調整する。演算回路６２４
は、その演算内容は後に説明するが、与えられたデータ
に対し所定の演算を行ない、３種類のデータを並列に出
力する。

【００３０】切換回路６３０は、この並列演算回路６２
０からの出力を並列に受け、クロック信号φ３に従って
その入力を順次切換えて出力する３入力、１出力のスイ
ッチ回路を含む。クロック信号φ３は４８．６ＭＨｚの
周波数を有する。次にこの図１８に示すサンプリング周
波数変換回路の動作を図１９を併せて参照して説明す
る。ここで、図１９は、図１８に示すサンプリング周波
数変換回路の各部分Ａ、Ｂ、Ｃ、ＤおよびＥにおけるサ
ンプリングデータのパターンを示す。

【００３１】図１９（ａ）に示すように、２相並列変換
回路６００へは、サンプリング周波数３２．４ＭＨｚで
サンプリングされたデータ列Ｘ１、Ｘ２、…が順次与え
られる。Ｄ型フリップフロップ６０２は、クロック信号
φ１に応答してこの入力データをラッチしかつ出力す
る。このＤ型フリップフロップ６０２は、クロック信号
φ１の１クロックサイクル遅延させて与えられたデータ
を出力する遅延回路として機能する。したがって、Ｄ型
フリップフロップ６０４へは、入力データＸｊ（ｊは任
意の自然数としてはＤ型フリップフロップ６０６よりも
１クロック遅れたデータが与えられる。

【００３２】Ｄ型フリップフロップ６０４および６０６
はともに周波数１６．２ＭＨｚのクロック信号φ２によ
り与えられたデータをラッチして出力する。したがっ
て、Ｄ型フリップフロップ６０４および６０６の出力は
入力データを１つ間引いたサンプリングデータとなる。
Ｄ型フリップフロップ６０４へは１クロックサイクル遅
れたデータが伝達される。したがって、Ｄ型フリップフ
ロップ６０４からは偶数番号のデータＸ２ｉからなる偶
数世代データ列が出力される。Ｄ型フリップフロップ６
０６からは奇数番号の奇数世代データＸ２ｉ＋１のデー
タ列が出力される。奇数世代データＸ２ｉ＋１と偶数世
代データＸ２ｉとはクロック信号φ２に応答して出力さ
れるため、その出力タイミングは同じである。

【００３３】テーブル演算回路６１０は、偶数世代デー
タＸ２ｉに対し係数α１、α３およびα５を乗算した結
果をそれぞれ並列に出力し、また奇数世代データＸ２ｉ
＋１に対し係数α０、α２、α４およびα６を乗算した
結果を並列に出力する。このテーブル演算回路６１０か
ら出力されるサンプリングデータ列のサンプリング周波
数は１６．２ＭＨｚである。

【００３４】並列演算回路６２０は、この与えられたデ
ータに対し所定の演算を行ない、３個のデータＹ３ｉ、
Ｙ３ｉ＋１およびＹ３ｉ＋２を並列に出力する（ここで
ｉは０、１、…の整数である）。具体的には、演算回路
６２４は、このタイミング調整回路６２２により生成さ
れたデータＸ１、Ｘ２、…Ｘ５から次式（１）に従って
データＹ１、Ｙ２、Ｙ３を出力する。

【００３５】Ｙ１＝α４・Ｘ１＋α１・Ｘ２＋α３・Ｘ３＋α５・Ｘ４Ｙ２＝α６・Ｘ１＋α３・Ｘ２＋α０・Ｘ３＋α３・Ｘ４＋α６・Ｘ５Ｙ３＝α５・Ｘ２＋α２・Ｘ３＋α１・Ｘ４＋α４・Ｘ５ …（１）この並列演算回路６２０の出力のサンプリング周波数は
１６．２ＭＨｚである。

【００３６】切換回路６３０はこの並列演算回路６２０
から出力されるデータＹ３ｉ、Ｙ３ｉ＋１およびＹ３ｉ
＋２をクロック信号φ３に応答して順次出力する。これ
により、切換回路６３０からはサンプリング周波数４
８．６ＭＨｚを有するサンプリングデータ列Ｙ１、Ｙ
２、Ｙ３…が出力される。

【００３７】上述のように、偶数世代データＸ２ｉと奇
数世代データＸ２ｉ＋１と２つのデータを用いて３つの
データＹ３ｉ、Ｙ３ｉ＋１Ｙ３ｉ＋２を生成することに
より、サンプリング周波数が３／２倍されることにな
る。

【００３８】

【発明が解決しようとする課題】デジタル信号のサンプ
リング周波数を変換する場合、従来は、必要とされる演
算機能を有するデジタル回路で構成される専用のサンプ
リング周波数変換器を利用する必要がある。専用のサン
プリング周波数変換器を用いる場合、テーブル演算回路
の作成、各回路間のデータの入出力タイミングの調整、
並列演算回路の構成を単純化するためのタイミング調整
回路と演算回路の構成の最適化などが必要とされる。専
用の回路で構成されるサンプリング周波数変換器は、所
望の機能を確実に達成することができるという利点を有
するものの、その設計に極めて長時間が必要とされると
いう欠点がある。

【００３９】また、この周波数変換の仕様すなわち計算
内容（係数α０〜α６の値、および並列演算回路で行な
われる演算内容）を変更する場合には、各回路部分に対
した別に専用に設計されたデジタル回路を利用する必要
がある。したがって、専用の回路で構成されるサンプリ
ング周波数変換器は、仕様変更に柔軟に対処することが
できないという欠点が生じる。

【００４０】仕様がほぼ決定されているＭＵＳＥデコー
ダでは、一旦最適化されたサンプリング周波数変換器が
得られれば特にその構成を回路改善の目的のため以外に
変更する必要はない。しかしながら、現在、簡易型ＭＵ
ＳＥデコーダと呼ばれる装置が利用されている。この簡
易型ＭＵＳＥデコーダは高品位テレビ信号を安価な受像
器を用いて受信するために、そのデコード処理内容を簡
略化するものである。この場合、簡略化されるデコード
の処理内容に応じて、サンプリング周波数変換時に必要
とされる演算内容を変更する必要が生じる。このため、
専用のデジタル回路で構成されるサンプリング周波数変
換器を利用する場合、新たな回路設計を行なう必要があ
り、柔軟に仕様（演算内容）変更に対処することができ
ないという欠点が生じる。

【００４１】また、ＭＵＳＥデコーダに限らず、一般に
帯域圧縮された信号を補間して原信号を再生する必要が
ある分野において、サンプリング周波数の変換が必要と
され、このような分野においても同様の問題が生じる。

【００４２】それゆえ、この発明の目的は、サンプリン
グ周波数変換を容易に実現することのできるサンプリン
グ周波数変換器を提供することである。

【００４３】この発明の他の目的は、仕様の変更に対し
ても柔軟に対処することのできるサンプリング周波数変
換器を提供することである。

【００４４】

【課題を解決するための手段】この発明に係るサンプリ
ング周波数変換器は、要約すれば、データフロー型情報
処理装置（データ駆動型プロセサ）を利用し、その高速
並列演算処理機能を利用してサンプリング周波数変換処
理を行なうものである。

【００４５】すなわち、この発明に係るサンプリング周
波数変換装置は、第１のサンプリング周波数でサンプリ
ングされたデジタル信号を受け、受けた順に世代番号お
よび所定の行先を示すノード番号を付して入力データパ
ケット生成する入力生成手段と、この入力データパケッ
トをその関連の世代番号をアドレス信号としてメモリ手
段に書込む書込手段と、入力データパケットを受け、そ
の関連のノード番号に割当てられた命令に従って所定の
組の入力データパケットをメモリ手段から読出す読出手
段と、この読出手段により読出されたデータパケットに
従って演算処理を行なう処理手段を含む。

【００４６】この処理手段は、読出されたデータパケッ
トに含まれるノード番号に従って処理を実行する。この
処理実行時においては、ノード番号に割当てられた命令
に従って読出されたデータパケットに対して演算処理を
行なう。この処理手段は、この処理の結果、入力データ
パケットが入力される割合と、この処理手段が生成する
データパケットの割合との比が第１のサンプリング周波
数と第２のサンプリング周波数との比で与えられる数の
データパケットを１つの入力データパケットに対応して
生成する。

【００４７】

【作用】処理手段は読出手段により読出されたデータパ
ケットに従って処理を実行する。演算処理は必要なデー
タが揃ったときに実行される。したがって、専用のデジ
タル回路などにおいて必要とされるタイミング調整によ
り必要なデータの組を生成する必要がなく、容易かつ確
実に周波数変換のための演算処理を行なうことができ
る。また周波数変換に必要とされる演算内容は、各ノー
ドに割当てられているため、このノードに割当てる演算
を変更することにより、容易に周波数変換の仕様変更に
対処することができる。

【００４８】

【実施例】図１はこの発明の一実施例であるサンプリン
グ周波数変換装置の全体の構成を概略的に示す図であ
る。図１において、サンプリング周波数変換装置は、サ
ンプリング周波数３２．４ＭＨｚの入力データＸを受け
て、所定の周波数変換処理を施してサンプリング周波数
４８．６ＭＨｚのデジタル出力データＹを生成するデー
タ駆動型情報処理装置１と、データを格納するための画
像メモリ４と、データ駆動型情報処理装置１と画像メモ
リ４との間のデータの授受を制御するためのメモリイン
タフェース回路２を含む。

【００４９】データ駆動型情報処理装置１は、入力デー
タＸを受け、入力された順に世代番号を付すとともに行
先情報を付してデータパケットを生成する入力ポート１
０と、この入力ポート１０で生成されたデータパケット
に従って所定の演算処理を行なうデータ駆動エンジン１
４と、データ駆動エンジン１４からの出力データをデー
タパケットの形態で出力する出力ポート１２を含む。こ
の出力ポート１２から、サンプリング周波数４８．６Ｍ
Ｈｚに周波数変換されたデータＹの系列が得られる。

【００５０】データ駆動型情報処理装置は、データフロ
ープログラムに従って処理を実行する。データフロープ
ログラムは、演算および制御を示すノード（アクターと
呼ばれる）と、ノードとノードとの間を結ぶアークとで
構成される有向グラフで記述される。

【００５１】図２は、データフロープログラム（データ
フローグラフ）の一例を示す図である。図２において、
ノードＮＤＡは入力アークａおよびｂ上に与えられたデ
ータに対し演算ＯＰ１を施して演算結果を出力アークｅ
上に伝達する。ノードＮＤＢは、入力アークｃおよびｄ
を有し、これらのアークに入力データが揃った時点で演
算ＯＰ２を施し出力アークｆ上にその演算結果を出力す
る。ノードＮＤＣは、制御アークｆ上の信号が“真”状
態のとき、入力アークｅ上のデータを出力アークｇ上に
伝達する。各ノードにおいては、入力アークにデータ
（トークンと呼ばれる）が揃ったときにそのノードに割
当てられた演算が実行される。演算の実行を、そのノー
ドが「発火する」と称す。発火の結果、入力データ（入
力トークン）は消費され、出力トークンが生成される。

【００５２】たとえば、ノードＮＤＡは、２つの入力ア
ークａおよびｂに入力データがそれぞれ到着しかつ出力
アークｅが空いているときに発火する。このとき、ノー
ドＮＤＢの入力アークｃおよびｄに入力データが到着し
ていれば、ノードＮＤＡとノードＮＤＢとは同時に発火
することができる。ノードＮＤＣは、ノードＮＤＡおよ
びノードＮＤＢの演算が完了するのを待つ必要がある。
ノードＮＤＣは、ノードＮＤＡおよびノードＮＤＢの演
算実行完了後に発火することができる。

【００５３】一般にｎ入力ｍ出力のノードは、最大２入
力および２出力を有する基本ノードの組合わせで実現す
ることができる。基本ノードとしては、入力アークに与
えられたデータに演算を施す演算ノードと、入力トーク
ンをコピーして複数の出力アークに出力する分配ノード
と、複数の入力アークに与えられたデータを出力アーク
へ伝達する合流ノードと、データの伝達経路を制御する
制御ノードなどがある。

【００５４】データフロー型処理では、データ駆動と呼
ばれる実行原理に基づいて処理を実行する。データ駆動
の原理においては、「すべての演算は、その実行に必要
なオペランド（データ）が揃ったときに実行される」。
データ駆動方式は、ある処理に１組の入力データしか許
さない静的データ駆動方式と、２組以上の入力データの
組を許す動的データ駆動方式とを含む。動的データ駆動
方式においては、複数の入力データの組を識別するため
に、「世代番号」と呼ばれる識別子が利用される。伝送
データは、上述のごとく、行先ノードなどを特定する情
報を含み、パケットの形態で伝達される。

【００５５】本実施例においては、デジタル信号のサン
プリング周波数の変換は、その演算内容に従って形成さ
れたデータフローグラフ形式のプログラムに従って実行
される。データ駆動エンジン１４は、このデータフロー
形式で記述されたプログラムを格納するプログラムメモ
リを含む。

【００５６】画像メモリ４は、ＭＵＳＥ信号をデータパ
ケットの形態で格納するものであり、データ駆動型情報
処理装置の作業領域としても利用される。メモリインタ
フェース回路２は、データ駆動型情報処理装置と画像メ
モリ４との間でのデータの授受を制御する。このデータ
伝送の制御は、通常、要求信号／許可信号の授受により
実行される。図１においては、メモリインタフェース回
路２は、データ駆動エンジン１４とデータの授受を行な
うように示されている。このメモリインタフェース回路
２は、入力ポート１０および出力ポート１２とデータの
授受を行なう。画像メモリ４は、データの書込および読
出が可能なメモリである。通常、画像メモリ４は、ラン
ダムにアクセスすることのできるＲＡＭポートと、シリ
アルにのみアクセスすることのできるＳＡＭポートとを
備える。ＲＡＭポートとＳＡＭポートとは独立にアクセ
スすることができる。次に、データ駆動型情報処理装置
１の具体的構成について説明する。

【００５７】図３は、図１に示すデータ駆動型情報処理
装置の全体の構成を概略的に示すブロック図である。図
３において、入力ポート１０は、画像メモリ４から読出
されたデータパケットまたは画像データを受け、ワード
変換，パケット生成などの必要な処理を施した後にデー
タ駆動エンジン１４へ伝達する。このメモリアクセスポ
ート２２へ与えられるデータはデータパケットの形態を
有しており、そのワード変換などは特に本実施例におい
ては重要ではない。

【００５８】出力ポート１２は、データ駆動エンジン１
４で処理されたデータをサンプリング周波数４８．６Ｍ
Ｈｚの周波数で順次出力するデータ出力ポート１２と、
データパケットの画像メモリ４への書込および必要なデ
ータを画像メモリ４から読出すためのアドレス情報を生
成するメモリアクセスポート２８を含む。データ出力ポ
ート２６は、このデータ駆動エンジン部１４から生成さ
れるデータパケットから必要とされるデータのみを抽出
してサンプリングデータＹを生成してもよい。また、デ
ータパケットの形態で出力されてもよい。いずれの形態
が用いられてもよい。ＭＵＳＥデコーダにおいて後の処
理をもこのデータ駆動形式で実行する場合にはデータ出
力ポート２６から出力されるデータＹはデータパケット
の形態であるのが望ましい。

【００５９】データ駆動エンジン１４は、入力ポート１
０からのデータパケットとデータ駆動エンジン１４内の
分岐ユニット３７からのデータパケットとを合流する合
流ユニット３０と、エンジン１４内のデータパケットの
流量の揺らぎを吸収するためのバッファメモリ３２と、
バッファメモリ３２からのデータパケットを受け、命令
コードと次命令フェッチに必要な行先情報（ノード番
号）の更新を行なうとともに発火の検出を行なうプログ
ラム記憶付発火制御ユニット３４と、発火制御ユニット
３１からのデータパケットを受けその内容に応じてデー
タパケットの行先を振分ける分岐ユニット３５と、分岐
ユニット３５からのデータパケットを受けてそこに含ま
れる命令に従って演算処理を実行する演算処理ユニット
３６と、演算処理ユニット３６からのデータパケットの
行先を振分ける分岐ユニット３７を含む。

【００６０】合流ユニット３０は、その出力が空いてい
るときに入力へ与えられた情報を出力部へ伝達する。バ
ッファメモリ３２は、たとえばキューメモリから構成さ
れ、入力された順にデータパケットを出力する。プログ
ラム記憶付発火制御ユニット３４は、データフロープロ
グラムを格納するプログラム記憶ユニットＰＳＵと、処
理に必要なデータが揃ったか否かを検出するための発火
制御ユニットＦＣＵを含む。プログラム記憶付発火制御
ユニットの構成および動作については後に詳細に説明す
る。

【００６１】分岐ユニット３５は、このプログラム記憶
付発火制御ユニット３４の内容（行先情報、状態フラグ
およびメモリアクセス命令）などに従って、与えられた
データパケットを合流ユニット４１、演算処理ユニット
３６および合流ユニット４３のいずれかへ伝達する。

【００６２】演算処理ユニット３６は、発火状態にある
データパケットに対しそこに含まれる演算命令に従って
演算処理を実行する。演算処理ユニット３６はその処理
結果を再びデータパケットのオペランド部へ書込む。

【００６３】分岐ユニット３７は演算処理ユニット３６
からのデータパケットを受け、その演算命令（メモリア
クセス命令）で行先情報に従って、合流ユニット４１お
よび合流ユニット４３および合流ユニット３０のいずれ
かへ与えられたデータパケットを伝達する。

【００６４】合流ユニット４１は、この分岐ユニット３
７および分岐ユニット３５からのデータパケットを合流
してデータ出力ポート２６へ伝達する。合流ユニット４
３は分岐ユニット３５からのデータパケットと分岐ユニ
ット３７からのデータパケットとを合流してメモリアク
セスポート２８へ伝達する。

【００６５】データ駆動エンジン１４は、その内部構成
はパイプライン化されている。発火状態のデータパケッ
トは演算処理ユニット３６で演算が実行された後出力さ
れる。まだ対となるデータパケットが到達せず未発火状
態のデータパケットはこのデータ駆動エンジン１４内を
巡回する。この未発火状態のデータパケットが増大した
場合パイプラインステージに存在するデータパケットの
量が増大する。このパイプライン内におけるデータパケ
ットの流量の揺らぎ（増減）を調整するために先入先出
型のバッファメモリ３２が利用される。

【００６６】図４は、データ駆動エンジン１４が入出力
するデータパケットのフォーマットを示す図である。図
４において、データパケットは、状態フラグを格納する
フラグフィールドＦ１と、命令を格納する命令フィール
ドＦ２と、行先番号が格納される行先番号フィールドＦ
３と、世代識別子である世代番号を格納する世代番号フ
ィールドＦ４と、オペランド（データ）を格納するオペ
ランドフィールドＦ５を含む。

【００６７】フラグフィールドＦ１は、外部制御系へこ
のデータパケットが転送されることを示すフラグＣＴＬ
などを格納する。命令フィールドＦ２は、命令ととも
に、その命令が画像メモリをアクセスする命令であるか
否かを示すビデオメモリアクセス命令識別フラグと、そ
の命令が２項演算命令であるか単項演算命令であるかを
示す２項／単項演算命令識別フラグをも合せて格納す
る。行先番号フィールドＦ３は、ノード番号とともに、
このデータパケットがノードの右側入力アークへ与えら
れるデータパケットであるか左側の入力アークへ与えら
れるデータパケットであるかを示す２入力ノード左右識
別フラグを含む。この行先番号フィールドＦ３は、また
マルチプロセサシステムにおいて、処理すべきプロセサ
を特定するプロセサ番号を含んでもよい。

【００６８】世代番号フィールドＦ４は、画像メモリに
おけるバンク、行および列に対応するフィールドＦＤ、
ラインＬＮおよびピクセルＰＸを含む。

【００６９】図５は、この世代番号フィールドＦ４に含
まれるデータと画像メモリにおけるメモリセル位置との
対応関係を示す図である。フィールドアドレスＦＤは、
画像メモリにおけるフィールド領域を特定する。この画
像メモリにおけるフィールドアドレスＦＤの指定する領
域は、バンクであってもよく、また１面のプレーンメモ
リであってもよく（１フィールドが１プレーンに対応さ
せられる場合）、また１つのフィールドメモリに対応し
てもよい。画像メモリの構成に応じて適当に対応付けら
れる。

【００７０】ラインアドレスＬＮはこのフィールドにお
ける行を特定する。ピクセルアドレスＰＸはフィールド
ＦＤが特定するフィールドにおける列を特定する。図５
に示す画像メモリの構成においては、フィールドアドレ
スＦＤがＭＵＳＥ信号における１つのフィールドに対応
するものとする。ピクセルアドレスＰＸはそれぞれサン
プリングパターンによるサンプル点に対応する。ライン
アドレスＬＮはＭＵＳＥ信号の走査線に対応する。した
がって、この世代番号フィールドＦ４のデータをアドレ
スとして画像メモリをアクセスすれば対応の画像データ
（サンプルデータ）を書込／読出することができる。

【００７１】図３に示す入力ポート１０は、サンプリン
グデータＸを受けて、受けた順に世代番号を１つずつ増
加させるとともに、画像メモリへ書込む場合には命令フ
ィールドＦ２におけるビデオメモリアクセス命令識別フ
ラグによりビデオメモリアクセス命令であることを示す
とともにデータの書込を指定する命令を書込みかつ行先
番号フィールドＦ３に、データ書込を行なうノードを特
定するノード番号（たとえばノード１）を付し、オペラ
ンドフィールドＦ５にこの入力データＸの値を格納する
ことによりデータパケットを生成する。メモリアクセス
ポート２２へ与えられる画像メモリからのデータはデー
タパケットの形態を備えている。したがってこの場合メ
モリアクセスポート２２は、特に新たなデータパケット
の生成は行なわない。フォーマットの調整がこのとき行
なわれてもよい。次に、プログラム記憶付発火制御ユニ
ット３４の構成および動作について説明する。

【００７２】図６は、図３に示すプログラム記憶付発火
制御ユニットの構成およびその処理内容を示す図であ
る。図６において、プログラム記憶付発火制御ユニット
３４は、与えられたデータパケットに含まれる命令を識
別するための命令識別ステージ５０と、命令識別ステー
ジ５０から伝達されたデータパケットに含まれるノード
番号および世代番号からＦＣＰメモリ（後述する）のア
ドレスをデコードするアドレスデコードステージ５２
と、ＦＣＰメモリ６５へアクセスして次の命令をフェッ
チする次命令フェッチステージ５４と、次命令フェッチ
ステージ５４によりフェッチされた次命令を識別する次
命令識別ステージ５６と、与えられたデータパケットが
発火しているか否かを判別する発火判定ステージ５８
と、この発火判定ステージ５８の判定結果に従って、Ｆ
ＣＰメモリのＦＣフィールド（これについても後述す
る）を更新するとともにデータパケットを出力するＦＣ
フィールド更新ステージ６０を含む。

【００７３】ＦＣＰメモリ６５は、データフロープログ
ラムを格納するＰＳフィールドを格納するＰＳフィール
ド格納ユニットＰＳＵと、発火待合せ状態のデータパケ
ット情報を格納するＦＣフィールド格納ユニットＦＣＵ
を含む。ＰＳフィールドおよびＦＣフィールドのフォー
マットを図７に示す。図７において、ＰＳフィールドＰ
Ｓは、対応のノードに付随する命令を格納する命令フィ
ールドＦ１０と、この命令の演算結果が与えられる最大
２つのノードの行先ノード番号を格納するノード番号フ
ィールドＦ１１およびＦ１２を含む。

【００７４】ＦＣフィールドＦＣには、発火すべき相手
方データパケット（２入力ノードにおける右側または左
側の入力データパケット）の到達を待合せるデータパケ
ットが格納されており、待合せ状態のオペランドを格納
する待合せオペランドフィールドＦ２０と、待合せデー
タパケットの世代番号を格納する待合せ世代番号フィー
ルドＦ２２と、この待合せデータパケットの状態を示す
フラグを格納するフラグフィールドＦ２４を含む。フラ
グフィールドＦ２４は、このＦＣフィールドに書込まれ
たデータが待合せ状態にある未発火状態のデータである
か否かを示す有効性フラグＶＬＤと、オペランドフィー
ルドＦ２０に格納されるデータが定数であることを示す
定数フラグＣＳＴと、行先が２つ以上あることを示すコ
ピーフラグＣＰＹを含む。図７においては有効データフ
ラグＶＬＤのみを代表的に示す。

【００７５】ＦＣＰメモリ６５は、与えられたデータパ
ケットに含まれるノード番号と世代番号とをハッシュ演
算することによりアドレスを生成する。このハッシュ演
算により生成されたアドレス、すなわちハッシュアドレ
スはＰＳフィールド格納ユニットＰＳＵおよびＦＣフィ
ールド格納ユニットＦＣＵ両者に対して共通である。ハ
ッシュ演算は、１つのキーを他のキーに変換する操作で
あり、たとえば剰余除算操作などが知られている。この
ハッシュ演算によりＦＣＰメモリ６５のアドレスを生成
する場合、同一ハッシュアドレスを指定する複数のデー
タパケットの組が存在する。このため、同一のハッシュ
アドレスを指定するデータパケットが存在した場合、予
め定められた規則に従って優先順位が決められており、
優先順位の高いデータパケットがＦＣフィールドに書込
まれて待合せ状態とされる。優先順位の低いデータパケ
ットはこのデータ駆動エンジン１４内のパイプラインを
巡回するために、未発火状態でありかつ有効データであ
ることを示すフラグを立てて出力する。すなわち、この
ＦＣＰメモリ６５のデータの更新は原則として以下のよ
うにして行なわれる。

【００７６】２入力ノードに対する片側の入力が定数デ
ータであるオペランドに対しては、同一アドレスのＦＣ
フィールドＦＣにおいて定数データと定数データである
ことを示す定数フラグがそれぞれオペランドフィールド
Ｆ２０およびＦ２４に書込まれる。この定数データと対
をなすオペランドが入力された場合、無条件に発火パケ
ットが生成される。

【００７７】また、定数データを有しない２項演算は、
左右オペランドのうち（２入力ノードに対する）先に入
力されたオペランドの内容がＦＣフィールドＦＣのオペ
ランドフィールドＦ２０に書込まれかつこれが待合せ状
態にあり有効データであることを示すため有効性フラグ
ＶＬＤがセットされる。後に入力されたオペランドに対
しては、有効性フラグＶＬＤがセットされていることを
条件として２つのオペランドの内容が参照される。世代
番号が一致した場合に発火パケットが生成されるととも
にこの待合せ状態のオペランドが消費されたことを示す
ために有効性フラグＶＬＤがリセットされる。世代番号
が不一致の場合、すなわちハッシュ衝突の場合には、そ
の所定の優先順位にしたがって、優先順位の低いオペラ
ンドが有効性フラグが１とされた状態で巡回パイプライ
ンに出力される。この巡回パイプラインステージに出力
されたデータパケットはこのＦＣフィールド格納ユニッ
トＦＣＵの対応のメモリ領域に空きが生じるのを待つ。
次に図６を再び参照し、このプログラム記憶付発火制御
ユニットの動作について説明する。

【００７８】命令識別ステージ５０においては、与えら
れたデータパケットに含まれる命令コードのデコードが
行なわれる。その命令コードのデコードにより、命令が
実行命令（ＦＣＰメモリに対するロード／ダンプ命令以
外の命令）であるか、外部制御命令であるか否かの判別
が行なわれる。実行命令の場合、その直前に与えられた
オペランドと同じＦＣＰメモリ６５のアドレスをアクセ
スするオペランドであるか否かの判定が行なわれる。Ｆ
ＣＰメモリ６５の同一アドレスを連続してアクセスする
オペランドの場合には、このメモリ６５へのアクセスの
オーバーヘッドを回避するためにメモリアクセスは行な
われない。この場合、６段目のＦＣフィールド更新ステ
ージ６０でオペランドの対により構成される発火パケッ
トの生成が実行される（事前発火）。すなわち、命令が
実行命令の場合に、事前発火すべきか否かの判定が行な
われる。

【００７９】アドレスデコードステージ５２において
は、次命令フェッチのために、与えられたデータパケッ
ト内に含まれるノード番号および世代番号に対しハッシ
ュ演算を実行してＦＣＰメモリ６５のアドレスをデコー
ドする。このデコード結果をＦＣＰメモリ６５へ与え
る。

【００８０】次命令フェッチステージ５４においては、
このアドレスデコードステージ５２でデコードされたア
ドレスに従ってＦＣＰメモリ６５のＰＳフィールド格納
ユニットＰＳＵから対応のＰＳフィールドの内容を読出
し、そこに含まれる命令、命令実行後の行先情報（ノー
ド番号）を読出すとともに、対応のＦＣフィールドＦＣ
から片側のオペランドが待合せ状態にあるか否かをその
有効性フラグＶＬＤの値により判別する。

【００８１】次命令識別ステージ５６においては、この
次命令フェッチステージ５４で読出された命令が単項演
算命令であるか２項演算命令であるか否かの判別が行な
われる。この判別は命令コードをデコードすることによ
り識別される。２項演算と判定された場合、さらに片側
入力が定数である演算命令であるか否かの判別が行なわ
れる。相手となる定数オペランドはＦＣフィールドＦＣ
に格納されている。この２項演算識別においてはさらに
２変数演算であるか否かおよび事前発火した演算である
か否か（命令識別ステージ５０により検知されている）
の判定が行なわれる。この次命令識別ステージ５６にお
ける識別結果は発火判定ステージ５８へ与えられる。

【００８２】発火判定ステージ５８は、次命令識別ステ
ージ５６において単項演算命令、定数演算命令および事
前発火命令であると識別された場合に無条件に発火状態
と判定する。２変数演算命令の場合には、入力データパ
ケットに含まれる世代番号とＦＣフィールドＦＣから読
出された世代番号とが一致するか否かの判別が行なわれ
る（ＦＣフィールドにおける有効性フラグＶＬＤがセッ
トされている場合）。この世代番号が一致した場合に発
火と判定され、不一致の場合ハッシュ衝突と判定され
る。２変数演算命令において、対応のＦＣフィールド内
の有効性フラグＶＬＤがリセット状態の場合には、対と
なるデータパケットが待合せ状態ではないため、この入
力データパケットは対となるデータが到着するまで待合
せる待合せ状態となる。

【００８３】さらに、命令識別ステージ５０においてロ
ード／ダンプ命令と判定された場合には、この次命令識
別ステージ５６を介して発火判定ステージ５８において
ロード／ダンプ条件と判定される。この発火判定ステー
ジ５８における判定結果は図示しないフラグにより入力
データパケットに付され、その状態が示される。

【００８４】ＦＣフィールド更新ステージ６０は発火判
定ステージ５８による判定結果に従って種々の動作を行
なう。すなわち、無条件発火と判定されたデータパケッ
トに対しては入力データパケットの命令フィールドおよ
び行先番号フィールドのデータをＰＳフィールドＰＳか
ら読出された情報で置換え、かつＦＣフィールドから読
出されたデータ（または定数）を追加して発火状態にあ
ることを示すフラグ（有効性フラグ）を立てて出力す
る。

【００８５】２変数演算命令でありかつ発火状態と判定
された演算命令に対しては、ＦＣフィールドＦＣから読
出された命令および行先番号によりその入力データパケ
ットに含まれる命令フィールドおよび行先番号フィール
ドを書換えるとともに、入力データパケットに含まれる
データとＦＣフィールドＦＣに含まれるデータとをリン
クして発火状態を示すフラグを生成して出力する。この
ときＦＣフィールドＦＣに格納されていた待合せ命令は
消費されたため、その対応の有効性フラグＶＬＤはリセ
ットされる。

【００８６】２変数演算命令において待合せすべきであ
ると判定された場合には、ＦＣフィールドＦＣの内容を
入力データパケットの内容で置換えるとともに、有効性
フラグＶＬＤをセットする。これにより対となるデータ
パケットの到着を待合せる状態となる。

【００８７】ハッシュ衝突と判定された場合には、入力
データパケットは保存される。この場合、入力データパ
ケットは何ら変更を受けず、かつ未発火状態であること
を示すフラグ（有効性フラグ）をセットされて出力され
る。ＦＣＰメモリ６５におけるＦＣフィールドＦＣの内
容はそのまま保存される。このとき、処理の実行中にお
いて世代番号の大きいデータが先にＦＣフィールドＦＣ
において待合せ状態となっている場合、世代番号の小さ
い方をＦＣフィールドＦＣへ書込んで待合せ状態とし、
世代番号の大きいデータパケットが保存状態とされる構
成が利用されてもよい。

【００８８】ロード／ダンプ命令の場合には、ロード命
令の場合にはロードすべきデータパケットがＰＳフィー
ルドに書込まれ、ダンプ命令の場合にはＰＳフィールド
ＰＳの内容が読出されて入力データパケットに書込まれ
ダンプパケットが生成される。画像メモリへのアクセス
であるか否かは、命令フィールドＦ１０（図７参照）に
含まれる画像メモリアクセス命令識別（ＶＭＡ）により
指定される。この画像メモリアクセス命令識別フラグＶ
ＭＡにより、図３に示す分岐ユニット３５は合流ユニッ
ト４３へデータを分岐させてメモリアクセスポート２８
へ出力する。演算処理を行なった後に画像メモリへアク
セスする場合には、図３に示す分岐ユニット３７から合
流ユニット４３へデータパケットが伝達され、メモリア
クセスポート２８へさらに伝達される。メモリアクセス
ポート２８は、世代番号フィールドＦ２２（又はＦ４：
図４参照）に含まれるデータをアドレス情報として画像
メモリへアクセスする。画像メモリに含まれる画像デー
タは、その世代番号がフィールドアドレスＦＤ、ライン
アドレスＬＮおよびピクセルアドレスＰＸにより保存さ
れている。したがって、この世代番号を変更することに
より、所望の世代番号の画像データを読出／書込するこ
とができる。

【００８９】図８は、画像メモリへのアクセス命令を示
す図である。図８（ａ）におけるノードＲＤは、入力ア
ークａに与えられた画像データに含まれる世代番号にオ
フセットＯＦを加算して、このオフセットされた世代番
号をアドレス信号として画像メモリへアクセスして対応
のデータを読出す命令に対応する。

【００９０】図８（ｂ）に示すノードＷＲの命令ＶＲ
は、入力アークａに与えられたデータパケットに含まれ
る世代番号にオフセットフィールドＯＦに示されるオフ
セットを与え、このオフセットされた世代番号をアドレ
ス信号として画像メモリへアクセスし、データを書込む
命令である。

【００９１】図８（ｃ）に示すノードＷＴの命令ＷＲ
は、入力アークａに与えられたデータパケットの世代番
号に含まれるピクセルアドレスＰＸを２倍して新たなア
ドレス信号を生成し、この新たなアドレス信号に従って
データを書込む命令である。次に、サンプリング周波数
の変換を行なう具体的動作についてそのフローグラフで
ある図１０を参照して説明する。

【００９２】入力ポート２４（図３参照）へ時系列的に
与えられる入力データＸ１、Ｘ２、…は入力順に世代番
号を付され、かつノード番号を付されてデータパケット
のフォーマットに変換される。このデータパケットは図
３に示す合流ユニット３０およびバッファメモリ３２を
介してプログラム記憶付発火制御ユニット３４へ与えら
れる。プログラム記憶付発火ユニット３４は、その世代
番号順に生成されたデータパケットを画像メモリへ書込
むとともに図１０に示す以下の処理動作を実行する。

【００９３】まず、入力ポート２４（図３参照）へ与え
られたデータは入力順に世代番号およびノード番号を付
された後、データパケットの形に生成される。この入力
データパケットは、まずノード２０２において順次その
世代番号の２倍のピクセルアドレスを有する画像メモリ
の位置に書込まれる。この画像メモリへの書込時におい
て、世代番号のピクセルアドレスの２倍のピクセルアド
レス位置へ書込むのは以下の理由による。この理由につ
いて図９を参照して説明する。

【００９４】図９は、画像メモリにおけるサンプリング
データの配置を示す図である。３２．４ＭＨｚのサンプ
リング周波数でサンプリングされたデータが４６．８Ｍ
Ｈｚのサンプリングデータに変換される場合、そのサン
プリングデータ数は増加する。サンプリング周波数変換
後のデータは再び画像メモリへ書込まれる。このため、
図９に示すように、入力データパケットＸ１、Ｘ２、Ｘ
３、…は、そのデータを読出す前に作成された補間デー
タによって書換えられることがないように１つおきのピ
クセルアドレス位置に書込まれる。そして、図９の下の
配置に示すようにサンプリング周波数変換後の画像デー
タＹ１，Ｙ２…がメモリ位置へ書込まれてゆく。この場
合、ＭＵＳＥデコーダにおいて、さらにフィールド間内
挿が実行される場合には、図９の下の配置に示す構成と
異なり、サンプリング周波数変換後の画像データＹ１、
Ｙ２…も１つおきのピクセルアドレス位置に書込まれる
構成が利用されてもよい。いずれの場合においても、入
力データパケットＸ１、Ｘ２…は演算“ＷＲ”により、
１つおきのピクセルアドレス位置に書込まれる。フィー
ルドアドレスＦＤおよびラインアドレスＬＮは変更を受
けない。

【００９５】このノード２０２による画像メモリへのデ
ータパケットの書込と並行して、ノード２０４において
演算“ＡＧＮ”が実行される。ノード２０４における演
算“ＡＧＮ”は右データが固定データ“０”であり、入
力データパケットが与えられた時点でこの固定された定
数“０”との演算を行なう。この演算“ＡＧＮ”は入力
データパケットの世代番号をデータとしてオペランドフ
ィールドＦ５（図４参照）にコピーして出力する命令で
ある。

【００９６】ノード２０４の出力はノード２０６へ与え
られる。ノード２０６はノード２０４の出力データパケ
ットに含まれるオペランドデータと固定データ“１”と
の“ＡＮＤ”演算を実行する。これにより、奇数世代の
データパケットのオペランドフィールドＦ５には“１”
が書込まれ、偶数世代のデータパケットのオペランドフ
ィールドＦ５にはデータ“０”が書込まれる。これによ
り、奇数世代の画像データと偶数世代の画像データとの
分離が行なわれる。

【００９７】ノード２０６により、奇数世代の画像デー
タと偶数世代の画像データとの分離が行なわれたデータ
系列はノード２０８へ与えられる。ノード２０８の演算
“ＥＱ”は、データパケットのオペランドフィールドＦ
５のデータが“１”であればそこに“１”が書込まれ
る。そうでない場合には“０”が書込まれる。

【００９８】ノード２０８の出力データはノード２１０
へ与えられる。ノード２１０は制御ゲートであり、右デ
ータすなわちノード２０８の出力データが“１”の場合
にこのノード２０８から与えられた左データを通過させ
る。そうでない場合にはこの左入力アークへ与えられた
データを消滅させる。これにより、ノード２１０から
は、奇数世代の画像データに対応するデータパケットの
みが現われる。このノード２１０からの奇数世代の画像
データのみを用いてサンプリング周波数の変換が行なわ
れる。この奇数世代画像データに対応するデータパケッ
トのみを利用するのは、１つのデータパケットたとえば
Ｘ５が与えられたときに同時に３つのデータＹ１、Ｙ２
およびＹ３を出力するためである。等価的に、２つの入
力画像データに対して３つの変換後の画像データを出力
することになり、これによりサンプリング周波数３２．
４ＭＨｚがその３／２倍の４８．６ＭＨｚのサンプリン
グ周波数に変換されることになる。

【００９９】この奇数世代データパケットはノード２１
４および２１６へ与えられる。ノード２１４において
は、世代番号にオフセット−２が掛けられ、そのアドレ
スに従って画像メモリへ格納されたデータの読出が行な
われる。読出されたデータは画像データＸ４に対応する
データパケットである。読出されたデータパケットに
は、格納時に既に命令、行先番号、世代番号およびオペ
ランドデータが含まれている。ピクセルアドレスが−２
であるため、入力データパケットＸ５に対しては、１世
代前の画像データに対応するデータパケットＸ４が読出
される。ここで、説明の便宜上以下の説明においてはデ
ータパケットを単にデータとして説明している。ノード
２１４で読出されたデータＸ４はノード２１８へ与えら
れる。ノード２１８はこのデータＸ４の世代番号に−６
のオフセットを与えて画像メモリからデータを読出す。
これにより２世代前の画像データＸ２が読出される。

【０１００】一方、ノード２１６においては、この画像
データＸ５の世代番号をアドレスとするデータの読出が
行なわれる。ここで、データ書込時においては、画像メ
モリの実際の書込ピクセルアドレスはその世代番号に含
まれるピクセルアドレスＰＸの２倍のアドレス位置に書
込まれている。したがって、正確には、ノード２１６に
おいて画像データＸ５を読出すためにはそのピクセルア
ドレスＰＸはその世代番号に含まれるピクセルアドレス
ＰＸの２倍のアドレスに対応し、オフセットを掛ける必
要がある。ここでは、説明を簡単にするために、画像デ
ータＸ５のピクセルアドレスを基準として説明する。実
際の対応の世代の画像データを読出すためには、オフセ
ットを掛けられた後の世代番号に含まれるピクセルアド
レスを２倍して画像メモリをアクセスする必要がある。

【０１０１】ノード２１６により読出された画像データ
Ｘ５はノード２２０へ与えられる。ノード２２０により
世代番号にオフセット−４が与えられ、２世代前の画像
データＸ３が読出される。ノード２２０で読出された画
像データＸ３はまたノード２２２へ与えられる。ノード
２２２はこの画像データＸ３の世代番号にオフセット−
８を与えて画像メモリへアクセスする。これにより画像
データＸ３よりも２世代前の画像データＸ１が読出され
る。これによりサンプリング周波数変換に必要とされる
５つの画像データＸ１、Ｘ２、Ｘ３、Ｘ４、およびＸ５
が読出される。次いで、補間処理を行なうための処理演
算が実行される。

【０１０２】ノード２１６の演算により読出されたデー
タＸ５はノード２３８および２５８へ与えられる。ノー
ド２３８は画像データＸ５と定数α６とを乗算する。ノ
ード２５８は、この画像データＸ５と定数α４とを乗算
する演算を行なう。

【０１０３】ノード２１４で読出されたデータＸ４はノ
ード２２４、２４０および２６０へも与えられ、それぞ
れのノードにおいて定数α５、α３およびα１と乗算さ
れる。

【０１０４】ノード２１８の演算により読出されたデー
タＸ２はノード２２６、２４２、および２６２へ与えら
れ、それぞれのノードにおいて定数α２、α０、α２が
乗算される。ノード２１８の演算により読出されたデー
タＸ２はまたノード２２８、２４６および２６４へ与え
られ、それぞれのノードにおいて定数α１、α３および
α５が乗算される。

【０１０５】ノード２２２の演算により読出されたデー
タＸ１はノード２３０および２４８へ与えられ、それぞ
れのノードにおいて定数α４およびα６が乗算される。

【０１０６】ノード２２４からの演算結果およびノード
２２６からの演算結果はノード２３２で加算される。ノ
ード２２８の演算結果とノード２３２の演算結果とはノ
ード２３４で加算される。ノード２３０の演算結果とノ
ード２３４の演算結果とはノード２３６で加算される。
これにより画像データＹ１に対応するデータパケットが
生成される。

【０１０７】またノード２３８の演算結果とノード２４
０の演算結果とはノード２５０へ与えられてそこで加算
される。ノード２４２の演算結果はノード２５０の演算
結果とノード２５２において加算される。ノード２４６
の演算結果とノード２５２の演算結果はノード２５４に
おいて加算される。ノード２４８の演算結果とノード２
５４の演算結果とはノード２５６において加算される。
これにより画像データＹ２に対応するデータパケットが
生成される。

【０１０８】ノード２５８の演算結果とノード２６０の
演算結果とはノード２６６において加算される。ノード
２６２の演算結果とノード２６６の演算結果とはノード
２６８において加算される。ノード２６４の演算結果と
ノード２６８の演算結果とはノード２７０において加算
される。ノード２７０から画像データＹ３に対応する画
像データパケットが生成される。

【０１０９】この処理において、各乗算演算はすべて並
列態様で実行することができる。加算操作のみが上流の
ノードの演算結果が確定した後に実行される。したがっ
て、この操作においては、画像データＹ１、Ｙ２および
Ｙ３はほぼ並列に生成される。データ駆動型情報処理装
置においては、各ノードにおいて演算に必要なデータが
揃った時点で発火して演算が実行される。したがって、
特に一般のデジタル回路などのように入力信号のタイミ
ング調整を行なうことなく容易に並列演算操作を高速で
確実に実行することができる。この図１０に示す周波数
変換操作は次式（１）で表現することができる。

【０１１０】

【数１】

【０１１１】併せてまた各係数の具体的値をも次に示
す。

【０１１２】

【数２】

【０１１３】続いて、データＸ７が与えられたとき、デ
ータＹ４、Ｙ５およびＹ６に対応するデータパケットが
生成される。このデータパケットＹ１、Ｙ２およびＹ３
は出力ポート１２を介して４８．６ＭＨｚのサンプリン
グ周波数で出力される。このとき、メモリアクセスポー
ト２８を介して画像メモリへ書込まれてもよい。データ
出力ポート２６から出力されるかメモリアクセスポート
２８から画像データへ書込まれるかはその次に行なわれ
る処理の内容に応じて決定される。このサンプリング周
波数の変換の一般形式を次式（２）に示す。

【０１１４】

【数３】

【０１１５】したがって、先に図１８を参照して説明し
たデジタル回路で構成されるサンプリング周波数変換回
路と同様の補間操作が実行されてサンプリング周波数が
増大させられている。

【０１１６】上述の構成において、周波数変換の仕様が
変更された場合にはこの図１０に示すデータフローグラ
フを変更するだけで対応することができ、装置構成は何
ら変更する必要はない。

【０１１７】なお図１０に示すデータフローグラフの実
行は、上述の説明においては、１つのデータ駆動エンジ
ンにおいて実行されている。このとき、データ駆動型情
報処理装置は、高度な並列演算処理性能をその本質的特
徴として備えているため、高速で画像データＹ１、Ｙ２
およびＹ３に対応するデータパケットを生成することが
できる。このとき、各出力画像データごとに異なるデー
タ駆動エンジンが利用されてもよい。３つの処理装置の
出力を選択的に通過させればよい。マルチプロセサシス
テムの場合、ノード番号にプロセサ特定情報を含ませる
構成が利用されればよい。

【０１１８】なお上述の実施例においては、サンプリン
グ周波数の変換はＭＵＳＥ信号に対して行なわれてい
る。サンプリング周波数が変換される信号としては、Ｍ
ＵＳＥ信号に限定されず、他のデジタル信号であっても
よい。補間操作によりサンプリング周波数が変換される
用途であれば本発明は適用可能である。

【０１１９】

【発明の効果】以上のように、この発明によれば、デジ
タル信号のサンプリング周波数の変換をデータ駆動方式
の演算処理に従って行なうように構成したため、複雑な
タイミング調整を必要とすることなく容易かつ迅速に所
望の特性を備えるサンプリング周波数変換装置を得るこ
とができかつ周波数変換の仕様変更に対しても容易に対
処することができる柔軟なサンプリング周波数変換装置
を実現することができる。

【図面の簡単な説明】

【図１】この発明の一実施例であるサンプリング周波数
変換装置の全体の構成を概略的に示す図である。

【図２】図１に示すデータ駆動型情報処理装置の動作原
理を示す図である。

【図３】図１に示すデータ駆動型情報処理装置の具体的
構成を示す図である。

【図４】図３に示されるデータ駆動型情報処理装置で利
用される入出力データパケットのフォーマットを示す図
である。

【図５】図１に示す画像メモリのメモリアドレスと図４
に示す世代番号との対応関係を示す図である。

【図６】図３に示すデータ駆動エンジンの具体的構成お
よび動作を示す図である。

【図７】図６に示すＦＣＰメモリの記憶内容およびアド
レス生成法を示す図である。

【図８】データ駆動型情報処理装置において利用される
画像メモリへのアクセス命令を例示する図である。

【図９】画像メモリにおけるサンプリング周波数変換前
の画像データとサンプリング周波数変換の画像データの
格納位置の対応関係を示す図である。

【図１０】図３に示すデータ駆動エンジンにおいてサン
プリング周波数変換のために用いられるデータフローグ
ラフを示す図である。

【図１１】ＭＵＳＥ信号の生成方法を示す図である。

【図１２】帯域圧縮されたＭＵＳＥ信号のサンプリング
パターンを示す図である。

【図１３】従来のＭＵＳＥデコーダの概略構成を示す図
である。

【図１４】図１３に示すＭＵＳＥデコーダにおけるフィ
ールド内内挿後のサンプリングデータの配置を示す図で
ある。

【図１５】図１３に示すＭＵＳＥデコーダにおけるフレ
ーム間内挿操作後のサンプリングパターンを示す図であ
る。

【図１６】図１３に示すＭＵＳＥデコーダにおけるフィ
ールド間内挿後のサンプリングパターンを示す図であ
る。

【図１７】サンプリング周波数の変換後の画像データの
対応関係を例示する図である。

【図１８】従来のサンプリング周波数変換器の構成を示
す図である。

【図１９】図１８に示すサンプリング周波数変換器の各
回路の出力サンプリングパターンを示す図である。

【符号の説明】

１データ駆動型情報処理装置２メモリインタフェース回路４画像メモリ１０入力ポート１２出力ポート１４データ駆動エンジン２２メモリアクセスポート２４データ入力ポート２６データ出力ポート２８メモリアクセスポート３４プログラム記憶付発火制御ユニット３６演算処理ユニット６５ＦＣＰメモリ

Claims

【特許請求の範囲】

【請求項１】第１のサンプリング周波数でサンプリン
グされたデジタル信号のサンプリング周波数を第２のサ
ンプリング周波数へ変換するための装置であって、前記第１のサンプリング周波数でサンプルされたデジタ
ル信号を受け、受けた順に世代番号および所定の行先を
示すノード番号を付してデータパケットを生成する入力
データパケット生成手段、前記生成されたデータパケットを対応の世代番号をアド
レス信号としてメモリ手段へ書込む書込手段、前記生成されたデータパケットを受け、関連のノード番
号に対応する命令に従って所定の組のデータパケットを
前記メモリ手段から読出す読出手段、および前記読出手
段により読出されたデータパケットに含まれるノード番
号にしたがって該ノード番号に割当てられた命令を実行
し、前記読出されたデータパケットに対し演算処理を行
ない複数のデータパケットを生成する処理手段を備え、
前記処理手段は、前記データパケットが入力される割合
と該処理手段が生成するデータパケットの生成される割
合の比が前記第１のサンプリング周波数と前記第２のサ
ンプリング周波数との比に等しいように前記演算処理の
結果前記複数のデータパケットを生成する、デジタル信
号のサンプリング周波数変換装置。