JPH06303217A - 誤り率劣化警報回路 - Google Patents
誤り率劣化警報回路Info
- Publication number
- JPH06303217A JPH06303217A JP5086107A JP8610793A JPH06303217A JP H06303217 A JPH06303217 A JP H06303217A JP 5086107 A JP5086107 A JP 5086107A JP 8610793 A JP8610793 A JP 8610793A JP H06303217 A JPH06303217 A JP H06303217A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- decoder
- error rate
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 ディジタルデータの誤り率劣化警報回路の回
線規模を縮小する。 【構成】 ディップスイッチ11の出力をデコーダ12でデ
コードして監視規準のＮS ，Ｌ，Ｍを得て所定の回路へ
与える。ディップスイッチ11出力はまたフリップフロッ
プ回路13及び比較回路14へ与えられ、比較回路14はフリ
ップフロップ回路13出力とディップスイッチ11出力との
相異が生じたときに設定変更ありとして所定回路をリセ
ットする。
線規模を縮小する。 【構成】 ディップスイッチ11の出力をデコーダ12でデ
コードして監視規準のＮS ，Ｌ，Ｍを得て所定の回路へ
与える。ディップスイッチ11出力はまたフリップフロッ
プ回路13及び比較回路14へ与えられ、比較回路14はフリ
ップフロップ回路13出力とディップスイッチ11出力との
相異が生じたときに設定変更ありとして所定回路をリセ
ットする。
Description
【０００１】
【産業上の利用分野】本発明はディジタルデータ通信網
に用いられる誤り率劣化警報回路に関するものである。
に用いられる誤り率劣化警報回路に関するものである。
【０００２】
【従来の技術】ディジタルデータの通信においては訂
正，復元が可能なある程度の誤りは許容されるが誤り率
がある程度以上大きくなるとそれが不可能になる。この
ために通信網の適所に誤り率劣化警報回路が設けられ
る。この回路においてはＮS フレーム中にＬ個以上のデ
ータ誤りが存在する事象がＭ回連続した場合に警報を発
するようになしてある。
正，復元が可能なある程度の誤りは許容されるが誤り率
がある程度以上大きくなるとそれが不可能になる。この
ために通信網の適所に誤り率劣化警報回路が設けられ
る。この回路においてはＮS フレーム中にＬ個以上のデ
ータ誤りが存在する事象がＭ回連続した場合に警報を発
するようになしてある。
【０００３】
【発明が解決しようとする課題】従来の誤り率劣化警報
回路は上述のＮS ，Ｌ，Ｍの設定をソフトストラップに
よって行っていた。即ちＮS ，Ｌ，Ｍの数値を表すビッ
トシリアルデータをシリアル／パラレル変換回路で受
け、これらを夫々パラレルデータとして所要の比較器等
へ与えることとしていた。
回路は上述のＮS ，Ｌ，Ｍの設定をソフトストラップに
よって行っていた。即ちＮS ，Ｌ，Ｍの数値を表すビッ
トシリアルデータをシリアル／パラレル変換回路で受
け、これらを夫々パラレルデータとして所要の比較器等
へ与えることとしていた。
【０００４】しかしながらこれらＮS ，Ｌ，Ｍの数値設
定のためのビット数が多いのでシリアル／パラレル変換
回路の回路規模が大きいという問題がある。またこれら
ＮS，Ｌ，Ｍが変更入力された場合は回路状態をリセッ
トする必要があるが、新データ入力があったことを旧設
定データとの比較で行うため、旧データの記憶回路及び
比較回路を必要とする。この記憶回路がＮS ，Ｌ，Ｍの
入力データのビット数分だけ必要であり、この点でも回
路規模が大きいという問題がある。
定のためのビット数が多いのでシリアル／パラレル変換
回路の回路規模が大きいという問題がある。またこれら
ＮS，Ｌ，Ｍが変更入力された場合は回路状態をリセッ
トする必要があるが、新データ入力があったことを旧設
定データとの比較で行うため、旧データの記憶回路及び
比較回路を必要とする。この記憶回路がＮS ，Ｌ，Ｍの
入力データのビット数分だけ必要であり、この点でも回
路規模が大きいという問題がある。
【０００５】本発明はこのような問題を解決するために
なされたものであり、ＮS ，Ｌ，Ｍは全く自由に選定さ
れるのではなく、実際にはそれらの組合せが限られてい
ること、或いはＮS ，Ｌ，Ｍが全く変更されないで使用
されることもあることに着眼し、ハードウェア的にこれ
らを設定することとした回路規模が小さい誤り率劣化警
報回路を提供することを目的とする。
なされたものであり、ＮS ，Ｌ，Ｍは全く自由に選定さ
れるのではなく、実際にはそれらの組合せが限られてい
ること、或いはＮS ，Ｌ，Ｍが全く変更されないで使用
されることもあることに着眼し、ハードウェア的にこれ
らを設定することとした回路規模が小さい誤り率劣化警
報回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】第１発明の誤り率劣化警
報回路は、ＮS フレームのシリアルデータ中にＬ個以上
のデータ誤りが存在する事象がＭ回連続した場合に警報
を発する誤り率劣化警報回路において、ディジタルスイ
ッチと、該ディジタルスイッチの出力をデコードするデ
コーダとを備え、該デコーダ出力によってＮS ，Ｌ，Ｍ
を設定すべくなしてあることを特徴とする。
報回路は、ＮS フレームのシリアルデータ中にＬ個以上
のデータ誤りが存在する事象がＭ回連続した場合に警報
を発する誤り率劣化警報回路において、ディジタルスイ
ッチと、該ディジタルスイッチの出力をデコードするデ
コーダとを備え、該デコーダ出力によってＮS ，Ｌ，Ｍ
を設定すべくなしてあることを特徴とする。
【０００７】第２発明の誤り率劣化警報回路は、ＮS フ
レームのシリアルデータ中にＬ個以上のデータ誤りが存
在する事象がＭ回連続した場合に警報を発する誤り率劣
化警報回路において、ＮS ，Ｌ，Ｍ夫々に関連づけて構
成されている計数回路を備えることを特徴とする。
レームのシリアルデータ中にＬ個以上のデータ誤りが存
在する事象がＭ回連続した場合に警報を発する誤り率劣
化警報回路において、ＮS ，Ｌ，Ｍ夫々に関連づけて構
成されている計数回路を備えることを特徴とする。
【０００８】
【作用】第１発明の回路ではディジタルスイッチ出力を
デコーダがデコードし、このデコード結果をＮS ，Ｌ，
Ｍとして使用する。従ってディジタルスイッチの出力ビ
ット数に応じた数だけのＮS ，Ｌ，Ｍの組合せしか設定
の自由度はないが、回路規模は小さくできる。第２発明
では回路そのものがＮS ，Ｌ，Ｍを規定するように構成
されている。従ってＮS ，Ｌ，Ｍの変更が不可能である
が、最小の回路規模が実現できる。
デコーダがデコードし、このデコード結果をＮS ，Ｌ，
Ｍとして使用する。従ってディジタルスイッチの出力ビ
ット数に応じた数だけのＮS ，Ｌ，Ｍの組合せしか設定
の自由度はないが、回路規模は小さくできる。第２発明
では回路そのものがＮS ，Ｌ，Ｍを規定するように構成
されている。従ってＮS ，Ｌ，Ｍの変更が不可能である
が、最小の回路規模が実現できる。
【０００９】
【実施例】以下本発明をその実施例を示す図面に基づい
て説明する。図１は第１実施例のブロック図である。図
において１はＮS ，Ｌ，Ｍを設定する設定部、２は監視
フレームを計数するフレーム計数部、３はＮS フレーム
中での誤りがＬ個以上となる事象を検出する検出部であ
る。設定部１は３ビットのディップスイッチ11並びにそ
の出力を入力とするデコーダ１、フリップフロップ回路
13及び比較回路14からなる。デコーダ12は３ビットの入
力に応じて予め定めてある２3 ＝８とおりの（ＮS ，
Ｌ，Ｍ）の組合せのうちの１組を出力する。ＮSの値は
フレーム計数部２のデコーダ22へ与えられる。Ｌの値は
検出部３の比較回路33へ与えられる。Ｍの値は前記事象
の発生がＭ回連続したことを検出して警報を発する警報
発生回路４へ与えられる。
て説明する。図１は第１実施例のブロック図である。図
において１はＮS ，Ｌ，Ｍを設定する設定部、２は監視
フレームを計数するフレーム計数部、３はＮS フレーム
中での誤りがＬ個以上となる事象を検出する検出部であ
る。設定部１は３ビットのディップスイッチ11並びにそ
の出力を入力とするデコーダ１、フリップフロップ回路
13及び比較回路14からなる。デコーダ12は３ビットの入
力に応じて予め定めてある２3 ＝８とおりの（ＮS ，
Ｌ，Ｍ）の組合せのうちの１組を出力する。ＮSの値は
フレーム計数部２のデコーダ22へ与えられる。Ｌの値は
検出部３の比較回路33へ与えられる。Ｍの値は前記事象
の発生がＭ回連続したことを検出して警報を発する警報
発生回路４へ与えられる。
【００１０】フリップフロップ回路13は並列接続された
３つのフリップフロップからなり、ディップスイッチの
３ビットのデータを３ビットパラレルで記憶するもので
ある。比較回路14はフリップフロップ回路13の内容とデ
ィップスイッチ11の出力とをビット対応で比較するもの
である。フリップフロップ回路13は所定のクロックでデ
ィップスイッチ11出力がセットされるから、ディップス
イッチ11の設定を変更した場合には比較回路14は暫時入
力の不一致信号を出力する。この比較回路14の不一致信
号はフレーム計数部２のカウンタ21及び警報発生回路４
へリセット信号として与えられる。また比較回路14出力
は検出部３のORゲート31にも与えられる。
３つのフリップフロップからなり、ディップスイッチの
３ビットのデータを３ビットパラレルで記憶するもので
ある。比較回路14はフリップフロップ回路13の内容とデ
ィップスイッチ11の出力とをビット対応で比較するもの
である。フリップフロップ回路13は所定のクロックでデ
ィップスイッチ11出力がセットされるから、ディップス
イッチ11の設定を変更した場合には比較回路14は暫時入
力の不一致信号を出力する。この比較回路14の不一致信
号はフレーム計数部２のカウンタ21及び警報発生回路４
へリセット信号として与えられる。また比較回路14出力
は検出部３のORゲート31にも与えられる。
【００１１】次にフレーム計数部２について説明する。
カウンタ21はフレームと関連するクロックCLK を計数す
るものであり計数値をデコーダ22へ出力する。デコーダ
22は入力されているフレーム数ＮS に相当するクロック
CLK 計数値が得られると所定出力を発し、これを検出部
３のORゲート31へ与える。
カウンタ21はフレームと関連するクロックCLK を計数す
るものであり計数値をデコーダ22へ出力する。デコーダ
22は入力されているフレーム数ＮS に相当するクロック
CLK 計数値が得られると所定出力を発し、これを検出部
３のORゲート31へ与える。
【００１２】次に検出部３について説明する。ORゲート
31出力はカウンタ32へリセット信号として与えられる。
カウンタはイネーブル端子ENに誤りデータが入力され、
計数対象用クロック端子CKにデータと同期するクロック
パルスCPが入力される。従ってこのカウンタ32は誤りデ
ータ数を計数することになる。カウンタ32の計数値は比
較回路33へ入力される。比較回路33ではこれがＬに一致
すると出力を発し、警報発生回路４へ与える。警報発生
回路４は複数のフリップフロップを縦続接続したもので
あって、ＮS フレームごとにシフトされるようにしてあ
る。警報出力はこのフリップフロップの並列出力Ｍ個の
論理積であり、ＮS フレームでＬ個の誤りが発生する事
象がＭ回連続すると得られるのである。
31出力はカウンタ32へリセット信号として与えられる。
カウンタはイネーブル端子ENに誤りデータが入力され、
計数対象用クロック端子CKにデータと同期するクロック
パルスCPが入力される。従ってこのカウンタ32は誤りデ
ータ数を計数することになる。カウンタ32の計数値は比
較回路33へ入力される。比較回路33ではこれがＬに一致
すると出力を発し、警報発生回路４へ与える。警報発生
回路４は複数のフリップフロップを縦続接続したもので
あって、ＮS フレームごとにシフトされるようにしてあ
る。警報出力はこのフリップフロップの並列出力Ｍ個の
論理積であり、ＮS フレームでＬ個の誤りが発生する事
象がＭ回連続すると得られるのである。
【００１３】以上の如き構成の本発明回路の動作につい
て説明する。カウンタ32は監視対象のデータの誤りを計
数しているが、デコーダ22出力はＮ S フレームごとに現
れるのでその都度リセットされる。この反復リセットの
間においてカウンタ32の計数値がＬになると比較回路33
は警報発生回路４へ出力を発する。警報発生回路４はこ
の出力をＮS フレームごとに連続Ｍ回受け取ると誤り率
劣化警報を発する。
て説明する。カウンタ32は監視対象のデータの誤りを計
数しているが、デコーダ22出力はＮ S フレームごとに現
れるのでその都度リセットされる。この反復リセットの
間においてカウンタ32の計数値がＬになると比較回路33
は警報発生回路４へ出力を発する。警報発生回路４はこ
の出力をＮS フレームごとに連続Ｍ回受け取ると誤り率
劣化警報を発する。
【００１４】而してディップスイッチ11で設定を変更す
るとデコーダ12からはその内容に応じたＮS ，Ｌ，Ｍの
値を出力し、夫々デコーダ22、比較回路33及び警報発生
回路４へ与える。一方比較回路14のフリップフロップ回
路13側の入力が暫時旧データのままであるので不一致出
力を発し、カウンタ21,32 及び警報発生回路４をリセッ
トし、新たなＮS ，Ｌ，Ｍでの監視を行うことになる。
るとデコーダ12からはその内容に応じたＮS ，Ｌ，Ｍの
値を出力し、夫々デコーダ22、比較回路33及び警報発生
回路４へ与える。一方比較回路14のフリップフロップ回
路13側の入力が暫時旧データのままであるので不一致出
力を発し、カウンタ21,32 及び警報発生回路４をリセッ
トし、新たなＮS ，Ｌ，Ｍでの監視を行うことになる。
【００１５】なおディップスイッチに替えてサムホイル
スイッチ等、他のディジタルスイッチを用いてもよい。
図２は従来のソフトストラップによるＮS ，Ｌ，Ｍの設
定を行う回路のブロック図であり、設定部１のみが図１
の回路と相違している。シリアル／パラレル変換回路10
にＮS ，Ｌ，Ｍを夫々10, ６，50ビットで表すソフトス
トラップ信号SFTS、このビットに同期するクロックSFCK
及びフレームのヘッドを表すフレームパルスSFFPが入力
される。シリアル／パラレル変換回路10はソフトストラ
ップSFTSをパラレルデータに変換してデコーダ22へＮS
を、比較回路33へＬを、また警報発生回路４へＭを与え
る。而してフリップフロップ回路13、比較回路14へは10
＋６＋50＝ｎビットパラレルのデータを与えるようにな
っている。
スイッチ等、他のディジタルスイッチを用いてもよい。
図２は従来のソフトストラップによるＮS ，Ｌ，Ｍの設
定を行う回路のブロック図であり、設定部１のみが図１
の回路と相違している。シリアル／パラレル変換回路10
にＮS ，Ｌ，Ｍを夫々10, ６，50ビットで表すソフトス
トラップ信号SFTS、このビットに同期するクロックSFCK
及びフレームのヘッドを表すフレームパルスSFFPが入力
される。シリアル／パラレル変換回路10はソフトストラ
ップSFTSをパラレルデータに変換してデコーダ22へＮS
を、比較回路33へＬを、また警報発生回路４へＭを与え
る。而してフリップフロップ回路13、比較回路14へは10
＋６＋50＝ｎビットパラレルのデータを与えるようにな
っている。
【００１６】このような構成を図１の回路と比較すると
本願発明の回路はフリップフロップ回路13及び比較回路
14は必要なビット数 (実施例では３）で済み大幅な回路
規模の縮小が図れる。
本願発明の回路はフリップフロップ回路13及び比較回路
14は必要なビット数 (実施例では３）で済み大幅な回路
規模の縮小が図れる。
【００１７】図３はハードストラップによる第２実施例
を示している。これはデコーダ22を固定のＮS 用に、比
較回路33を固定のＬ用に、また警報発生回路４は固定の
Ｍ用に構成したものである。即ちフレームに関連するク
ロックパルスCLK はカウンタ21に入力され、その計数値
をデコーダ22にデコードしてＮS フレーム相当となった
ときにカウンタ32をリセットする。カウンタはデータに
同期するクロックパルスCP A計数対象として誤りデータ
をイネーブル信号としており、第１実施例同様にＮS フ
レーム間での誤りデータ数を計数する。カウンタ32の計
数値は比較回路33でＬと比較され、Ｌに達すると警報発
生回路４へ所定信号が与えられる。警報発生回路４はこ
れがＭ回連続すると誤り率劣化警報を発する。このよう
なハードストラップによるものは第１実施例よりもより
回路規模を縮小できる。但し、Ｎ S ，Ｌ，Ｍの変更がで
きないことは言うまでもない。
を示している。これはデコーダ22を固定のＮS 用に、比
較回路33を固定のＬ用に、また警報発生回路４は固定の
Ｍ用に構成したものである。即ちフレームに関連するク
ロックパルスCLK はカウンタ21に入力され、その計数値
をデコーダ22にデコードしてＮS フレーム相当となった
ときにカウンタ32をリセットする。カウンタはデータに
同期するクロックパルスCP A計数対象として誤りデータ
をイネーブル信号としており、第１実施例同様にＮS フ
レーム間での誤りデータ数を計数する。カウンタ32の計
数値は比較回路33でＬと比較され、Ｌに達すると警報発
生回路４へ所定信号が与えられる。警報発生回路４はこ
れがＭ回連続すると誤り率劣化警報を発する。このよう
なハードストラップによるものは第１実施例よりもより
回路規模を縮小できる。但し、Ｎ S ，Ｌ，Ｍの変更がで
きないことは言うまでもない。
【００１８】
【発明の効果】以上の如き本発明による場合は誤り率の
監視規率の設計の自由度は減少するものの大幅に回路規
模を縮小できる利点が得られる。
監視規率の設計の自由度は減少するものの大幅に回路規
模を縮小できる利点が得られる。
【図１】第１実施例のブロック図である。
【図２】従来回路のブロック図である。
【図３】第２実施例のブロック図である。
１ 設定部 ２ フレーム計数部 ３ 検出部 ４ 警報発生回路 11 ディップスイッチ 12 デコーダ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 29/14
Claims (2)
- 【請求項１】 ＮS フレームのシリアルデータ中にＬ個
以上のデータ誤りが存在する事象がＭ回連続した場合に
警報を発する誤り率劣化警報回路において、ディジタル
スイッチ(11)と、該ディジタルスイッチの出力をデコー
ドするデコーダ(12)とを備え、該デコーダ(12)出力によ
ってＮS ，Ｌ，Ｍを設定すべくなしてあることを特徴と
する誤り率劣化警報回路。 - 【請求項２】 ＮS フレームのシリアルデータ中にＬ個
以上のデータ誤りが存在する事象がＭ回連続した場合に
警報を発する誤り率劣化警報回路において、ＮS ，Ｌ，
Ｍ夫々に関連づけて構成されている計数回路（２，３，
４）を備えることを特徴とする誤り率劣化警報回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086107A JPH06303217A (ja) | 1993-04-13 | 1993-04-13 | 誤り率劣化警報回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086107A JPH06303217A (ja) | 1993-04-13 | 1993-04-13 | 誤り率劣化警報回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303217A true JPH06303217A (ja) | 1994-10-28 |
Family
ID=13877487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5086107A Withdrawn JPH06303217A (ja) | 1993-04-13 | 1993-04-13 | 誤り率劣化警報回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960554A (zh) * | 2017-03-20 | 2017-07-18 | 山东科技大学 | 基于单一模拟量和报警延迟器的报警系统评价方法及装置 |
-
1993
- 1993-04-13 JP JP5086107A patent/JPH06303217A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960554A (zh) * | 2017-03-20 | 2017-07-18 | 山东科技大学 | 基于单一模拟量和报警延迟器的报警系统评价方法及装置 |
| CN106960554B (zh) * | 2017-03-20 | 2018-06-29 | 山东科技大学 | 基于单一模拟量和报警延迟器的报警系统评价方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002124938A (ja) | データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置 | |
| US5673296A (en) | Frame synchronization circuit for digital communication system | |
| EP0212327A2 (en) | Digital signal transmission system having frame synchronization operation | |
| JPH06303217A (ja) | 誤り率劣化警報回路 | |
| CA1055612A (en) | Zero suppression in pulse transmission systems | |
| US3621140A (en) | Apparatus for aligning word interval signals with the word frame of received digital data | |
| US6707396B2 (en) | Device and method for parallel processing implementation of bit-stuffing/unstuffing and NRZI-encoding/decoding | |
| JPH07320419A (ja) | ビットストリーム・バイト化装置 | |
| JPH05160795A (ja) | ビット誤り率監視回路 | |
| JPS6028171B2 (ja) | Ｒｏｍを用いた符号復号回路 | |
| JP2814978B2 (ja) | フレーム同期回路 | |
| JP2870314B2 (ja) | 伝送路誤り率劣化警報検出回路 | |
| JP2695037B2 (ja) | エラーパルス延伸回路 | |
| KR950007439B1 (ko) | 데이타 통신장치의 수신에러 교정 회로 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| JP2525954B2 (ja) | Ｐｃｍデコ―ダ―の同期保護回路 | |
| JPH0766731A (ja) | Ｃｍｉ符号復号回路 | |
| JP2857810B2 (ja) | 非同期データのクロック乗せ替え回路 | |
| JPS6366085B2 (ja) | ||
| JPH06104892A (ja) | フレーム同期回路 | |
| JPH0981367A (ja) | パターン検出回路 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| SU1550562A1 (ru) | Устройство дл приема информации | |
| JPS5850473A (ja) | 周波数分別回路 | |
| JPH0528931B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |