JPH07320419A - ビットストリーム・バイト化装置 - Google Patents

Abstract

(57)【要約】 【目的】 ビットストリーム上のディフェクトに起因す
るビットスリップが発生しても、正しくビットストリー
ムのバイト化を行い、必要以上のデータ誤りの発生を阻
止する。 【構成】 ビットストリーム中のディフェクトを検出す
るディフェクト検出器２１と、フレーム同期信号検出パ
ルス間のデータクロック数をカウントするカウンタ３０
と、カウントしたデータクロック数から本来の１フレー
ム分のデータクロック数である基準値を減算してその差
分値を出力する減算器３２と、ディフェクトが検出され
た場合に、同一フレーム中のディフェクト発生点から以
降のビットストリームのバイト化タイミングを差分値に
応じてシフト修正するための手段であるバイト化タイミ
ング生成器（２）２８、ＳＲＦＦ３１、選択器３３など
を有して構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスク再生装置等
において用いられるビットストリーム・バイト化装置に
関する。

【０００２】

【従来の技術】ディジタル方式の光ディスク再生装置、
磁気ディスク再生装置、磁気テープ再生装置、あるいは
ディジタル通信受信装置等においては、ディスクやテー
プからの再生信号や通信路からの受信信号であるビット
ストリームを所定のビット数毎にバイト化する手段を持
つ。

【０００３】図１０にビットストリームの波形例を示
す。一般にビットストリームは図１１に示す如く、所定
のビット数毎に例えばフレームと呼ばれる単位に区切ら
れ、各フレームの先頭には主信号Ａに対して識別可能な
パターンを持つフレーム同期信号Ｂが挿入されて構成さ
れる。

【０００４】図１２にビットストリームのバイト化の概
要を示す。図中の数字はフレーム内のビット番号を示
す。本例では８ビット毎のバイト化を示す。ビットスト
リームはフレーム同期信号直後より８ビット毎に区切ら
れ、バイト化される。バイト化されたビットストリーム
はワードデータとして扱われる。

【０００５】次に、従来のビットストリーム・バイト化
装置の構成例とその動作について述べる。図１３はこの
ビットストリーム・バイト化装置の構成を示すブロック
図である。ビットストリームはデータクロック生成器
（ＰＬＬ）１、フレーム同期信号検出器２、シリアル・
パラレル変換期３に入力される。データクロック生成器
（ＰＬＬ）１は入力されるビットストリームよりビット
ストリームに同期したデータクロックを生成する。

【０００６】図１４にデータクロック生成器（ＰＬＬ）
１の構成例を示す。ビットストリームは位相比較器１１
に入力される。位相比較器１１はさらに生成されたデー
タクロックを入力して、両入力信号の位相を比較し、位
相誤差信号を出力する。位相誤差信号はループフィルタ
であるＬＰＦ（低域通過フィルタ）１２に入力される。
ＬＰＦ１２の出力信号はＶＣＯ（電圧制御発振器）１３
に入力され、データクロックが出力される。

【０００７】データクロック生成器（ＰＬＬ）１にて生
成されたデータクロックはフレーム同期信号検出器２、
バイト化タイミング生成器４、シリアル・パラレル変換
器３に入力される。フレーム同期信号検出器２は入力さ
れるビットストリームよりフレーム同期信号を検出し、
検出した場合にフレーム同期信号検出パルス信号をバイ
ト化タイミング生成器４へ出力する。バイト化タイミン
グ生成器４はフレーム同期信号検出パルス信号とデータ
クロックよりバイト化タイミング信号を生成し、シリア
ル・パラレル変換器３に出力する。シリアル・パラレル
変換器３はデータクロックをシリアルデータすなわちビ
ットストリーム転送タイミング信号とし、バイト化タイ
ミングをパラレルデータ変換タイミング信号として、シ
リアルデータであるビットストリームをパラレルデータ
であるワードデータに変換する。

【０００８】図１５はシリアル・パラレル変換器３の構
成を示す図である。図中のＦＦはフリップフロップであ
り、ＲＥＧは８ビットのレジスタである。

【０００９】次に、上記動作の具体的な動作タイミング
について述べる。図１６はこの動作タイミングを示す図
である。同図において、はビットストリーム、はデ
ータクロック、はフレーム同期信号検出パルス信号、
はパラレルデータ変換タイミング信号、はワードデ
ータである。フレーム同期信号検出パルス信号はビッ
トストリームにおけるフレーム同期信号終了直後にデー
タクロック１周期分のパルス幅にて生成される。パラレ
ルデータ変換タイミング信号はフレーム同期信号検出
パルス信号発生後、データクロック９周期後に第１のパ
ルスが発生し、以後データクロック８周期毎にパルスが
発生する。このパルスは１フレーム期間において所定の
バイト数分発生する。例えば、１フレームの主データが
1024ビットであれば、１フレーム期間のパルス数は 128
となる。パラレルデータ変換タイミング信号のパルス
が１フレーム期間の所定数発生した後は、再びフレーム
同期信号検出パルスが発生するまでパラレルデータ変
換タイミング信号のパルスは生成されない。パラレル
データ変換タイミング信号によりビットストリーム
の主信号はワードデータに変換される。

【００１０】ところで、ディジタル方式の光ディスク、
磁気ディスク、磁気テープ、あるいはディジタル通信路
から得られるビットストリームには、しばしばディフェ
クトと呼ばれるビット列の欠落が生じる。これは、光デ
ィスクや磁気ディスクであればディスク製造欠陥やディ
スク面上の傷、磁気テープであればテープ磁性面上の傷
や磁気ヘッドの目詰まり、ディジタル通信であれば通信
路の遮断や外部雑音等が原因となる。

【００１１】ディフェクトが生じるとビットストリーム
の信号波形は図１７に示すように、例えば“Ｌ”レベル
で固定される。ディフェクトが生じたビットストリーム
をデータクロック生成器（ＰＬＬ）１に入力して得られ
るデータクロックは図１８に示す如く非同期状態となる
可能性が高い。図１７に示すようなビットストリームで
はデータクロック生成器（ＰＬＬ）１はディフェクト発
生期間中において位相誤差信号が得られず、開ループ状
態となって徐々に非同期状態となる。データクロック生
成器（ＰＬＬ）１はディフェクト発生区間終了後、所定
の同期引き込み時間の後、同期引き込みを行う。図１８
において、非同期状態の区間におけるビットストリーム
の本来のビット数は20である。一方、前記区間における
データクロック数は19である。このように本来のビット
数とデータクロック数が異なる状態をビットスリップが
発生した状態という。

【００１２】次に、ビットスリップが発生した場合のバ
イト化の動作について述べる。図１９にこの場合の動作
タイミングを示す。はビットストリーム、はデータ
クロック、はフレーム同期信号検出パルス信号、は
パラレルデータ変換タイミング信号、はワードデータ
を示す。同図においては、ビットストリーム中ｂ11から
ｂ14までが欠落して、ディフェクトが生じ、データクロ
ック生成器（ＰＬＬ）１はｂ11からｂ15まで非同期状態
となり、この非同期区間においてデータクロックが所定
数より１少ないビットスリップが発生した状態を示して
いる。これにより、第１のパラレルデータ変換タイミン
グ・パルスはｂ9 の位置に発生し、結果としてワードデ
ータＷ１が得られる。ワードデータＷ１はビットストリ
ーム中のｂ0 からｂ7 で構成され、所望の結果である。
次に第２のパラレルデータ変換タイミング・パルスは第
１のパラレルデータ変換タイミング・パルスよりデータ
クロックにて８周期後であるｂ18の位置に発生し、結果
としてワードデータＷ２が得られるが、このワードデー
タＷ２はディフェクトにより欠落したデータを含んでお
り、誤ったデータである。次に第３のパラレルデータ変
換タイミング・パルスは第２のパラレルデータ変換タイ
ミング・パルスよりデータクロックにて８周期後である
ｂ26の位置に発生し、結果としてワードデータＷ３が得
られる。このワードデータＷ３はビットストリームの中
のｂ17からｂ24で構成されるが、本来はｂ16からｂ23で
構成されるべきであり、所望のデータではない。これは
ワードデータとして誤ったデータである。以後、少なく
とも同一フレーム内において、パラレルデータ変換タイ
ミング・パルスが所定外の位置に発生し、誤ったワード
データが生成される。このような誤ったワードデータ生
成の様子を図２０に示す。

【００１３】

【発明が解決しようとする課題】前述の如く、ディフェ
クト等によりビットスリップが発生した場合、ビットス
リップ発生以降の同一フレーム内のワードデータが全て
誤るため、必要以上にデータ誤りが拡散するという問題
がある。

【００１４】本発明はこのような課題を解決するための
ものであり、ビットストリーム上のディフェクトに起因
するビットスリップが発生しても、正しくビットストリ
ームのバイト化を行い、必要以上のデータ誤りの発生を
阻止することのできるビットストリーム・バイト化装置
の提供を目的としている。

【００１５】

【課題を解決するための手段】本発明のビットストリー
ム・バイト化装置は、上記した目的を達成するために、
所定のビット数毎に複数のフレームに分割され、各フレ
ームにはそれぞれ先頭にフレーム同期信号が付加されて
なるビットストリームを、所定のビット数毎にバイト化
するビットストリーム・バイト化装置において、ビット
ストリームからデータクロックを抽出するクロック抽出
手段と、ビットストリームからフレーム同期信号を検出
するフレーム同期検出手段と、フレーム同期検出手段に
よってフレーム同期信号が検出されてから次のフレーム
同期信号が検出される間の、クロック抽出手段によって
抽出されたデータクロックの数を計数する計数手段と、
計数手段によって計数されたデータクロック数と、１フ
レーム分の基準のデータクロック数との差分値を算出す
る減算手段と、フレーム同期検出手段によって検出され
たフレーム同期信号を基に、ビットストリームをバイト
化するタイミングを生成するバイト化タイミング生成手
段と、ビットストリーム上のディフェクトを検出するデ
ィフェクト検出手段と、ディフェクト検出手段によって
ディフェクトが検出された場合、少なくともこのディフ
ェクトを含むフレーム中の、ディフェクト検出点より以
降のビットストリームに対するバイト化タイミングを、
減算手段によって求められた差分値を用いて修正するタ
イミング修正手段とを具備している。

【００１６】

【作用】すなわち、本発明では、計数手段にて、フレー
ム同期検出手段によってフレーム同期信号が検出されて
から次のフレーム同期信号が検出される間の、クロック
抽出手段によって抽出されたデータクロックの数を計数
し、計数されたデータクロック数と１フレーム分の基準
のデータクロック数との差分値を減算手段によって算出
する。ビットストリーム上にディフェクトが存在する場
合、計数結果であるデータクロック数と基準データクロ
ック数との間に差が生じる。そこで、この差分値を用い
て、ディフェクトを含むフレーム中の、ディフェクト検
出点より以降のビットストリームに対するバイト化タイ
ミングを修正する。これにより、ディフェクトが発生し
てから以降の同一フレーム内のビットストリームに対し
て、正しいタイミングでバイト化を行うことができ、必
要以上のデータ誤りが発生することを阻止することがで
きる。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１８】なお、本発明に係る一実施例のビットスト
リーム・バイト化装置において、入力されるビットスト
リームは図１１に示した如く、所定のビット数毎に例え
ばフレームと呼ばれる単位に区切られ、各フレームの先
頭には主信号Ａに対して識別可能なパターンを持つフレ
ーム同期信号Ｂが挿入されて構成されるものとする。ま
た、フレーム同期信号Ｂは16ビット、主信号Ａは1024ビ
ットとする。さらに、主信号ＡはＲＬＬ（ラン・レング
ス・リミテッド）符号化されており、符号長が制限され
ているものとする。

【００１９】図１は一実施例のビットストリーム・バイ
ト化装置の構成を示すブロック図である。同図におい
て、ビットストリームは、ディフェクト検出器２１、デ
ータクロック生成器（ＰＬＬ）２２、フレーム同期信号
検出器２３、１フレーム遅延器（１）２４、１フレーム
遅延器（２）２５、１フレーム遅延器（３）２６、バイ
ト化タイミング生成器（１）２７、バイト化タイミング
生成器（２）２８、シリアル・パラレル変換器２９、デ
ータクロックカウンタ３０に入力される。

【００２０】ディフェクト検出器２１はビットストリー
ム中のディフェクトを検出し、検出期間において“Ｈ”
パルスを１フレーム遅延器（２）２５に出力する。図２
にこのディフェクト検出器２１の構成例を示す。同図に
示すように、ディフェクト検出器２１において、入力さ
れたビットストリームはエッジ生成器４１に与えられ
る。エッジ生成器４１はビットストリームの波形エッジ
を検出し、エッジに同期したパルスを生成する。エッジ
生成器４１からの出力パルス信号はカウンタ４２にクリ
ア信号として入力される。さらにカウンタ４２には基準
クロックが動作クロックとして入力され、カウンタ４２
は基準クロックによりカウント動作する。したがって、
このカウンタ４２はビットストリームの波形エッジ時間
を基準クロックにより計測する。カウンタ４２の出力は
比較器４３に入力される。さらに、比較器４３には基準
値が入力される。前記基準値はＲＬＬ符号における最長
波長を前記基準クロックにて時間計測した場合に得られ
る値より若干大きい値が与えられる。比較器４３は前記
カウンタ出力値と前記基準値とを比較し、カウンタ出力
値が大なる場合に“Ｈ”レベルを、基準値が大なる場合
に“Ｌ”レベルの信号を出力する。つまり、ＲＬＬ符号
に存在しない長い周期をもつ波長が入力されると比較器
より“Ｈ”レベルの信号が出力される。ＲＬＬ符号に存
在しない長い周期をもつ波長が存在した場合にディフェ
クトが発生したとすると、比較器４３の出力信号はディ
フェクト検出信号となる。ビットストリームに発生した
ディフェクトとディフェクト検出信号との関係を図３に
示す。

【００２１】１フレーム遅延器（２）２５は入力したデ
ィフェクト検出信号をデータクロックにて1040クロック
（１フレーム）分遅延して出力する。１フレーム遅延器
（２）２５の出力信号はＳＲＦＦ（セットリセット・フ
リップフロップ）３１にセット信号として入力される。

【００２２】フレーム同期信号検出器２３は入力される
ビットストリームよりフレーム同期信号を検出し、検出
した場合にフレーム同期信号検出パルス信号を出力す
る。フレーム同期信号検出パルス信号は１フレーム遅延
器（３）２６およびデータクロックカウンタ３０に入力
される。なお、フレーム同期信号検出器２３は前フレー
ム同期信号検出時よりデータクロックにて1040クロック
後近傍にてフレーム同期信号が検出されなかった場合、
前フレーム同期信号検出時よりデータクロックにて1040
クロック後に疑似的にフレーム同期信号検出パルス信号
を内挿する。

【００２３】データクロックカウンタ３０はフレーム同
期信号検出パルス信号をクリア信号とし、データクロッ
クをクロック信号としてカウント動作するカウンタであ
り、フレーム同期信号検出パルス間のデータクロック数
をカウントする。カウント結果であるデータクロック数
は減算器３２に入力される。

【００２４】減算器３２は入力されるデータクロック数
から基準値を減算して、減算結果をバイト化タイミング
生成器（２）２８に入力する。ここで基準値は１フレー
ム分のバイト数、本例では1040より１減じた値である。
１を減じるのは、データクロックカウンタ３０が０から
カウントアップするからである。この減算結果は１フレ
ームにおけるビットスリップ量に相当する。つまり、１
フレームで実際に生成されたデータクロック数と本来生
成されるべきデータクロック数の差分値が減算結果であ
る。このビットスリップ量はバイト化タイミング生成器
（２）２８に入力される。

【００２５】１フレーム遅延器（３）２６は入力された
フレーム同期信号検出パルス信号をデータクロックにて
1040クロック分遅延して出力する。１フレーム遅延器
（３）２６の出力信号はＳＲＦＦ３１にリセット信号と
して入力され、さらにバイト化タイミング生成器（１）
２７およびバイト化タイミング生成器（２）２８に入力
される。

【００２６】バイト化タイミング生成器（１）２７は従
来例におけるバイト化タイミング生成器と同様にフレー
ム同期信号検出パルス信号とデータクロックよりバイト
化タイミング信号を生成し、選択器３３に入力する。

【００２７】バイト化タイミング生成器（２）２８はバ
イト化タイミング生成器（１）２７と同様にフレーム同
期信号検出パルス信号とデータクロックよりバイト化タ
イミング信号を生成するが、減算器３２からのビットス
リップ量分遅延したバイト化タイミング信号を出力す
る。この遅延されたバイト化タイミング信号は選択器３
３に入力される。なお、ビットスリップ量が負であれ
ば、負の遅延が与えられる。 ＳＲＦＦ３１は１フレー
ム遅延器（２）２５からのセット信号により“Ｈ”レベ
ルを出力し、１フレーム遅延器（３）２６からのリセッ
ト信号により“Ｌ”レベルを出力する。ＳＲＦＦ３１の
出力信号は選択信号として選択器３３に入力される。

【００２８】選択器３３は選択信号が“Ｌ”レベルの場
合、バイト化タイミング生成器（１）２７からの入力信
号を選択し、選択信号が“Ｈ”レベルの場合、バイト化
タイミング生成器（２）２８からの入力信号を選択して
出力する。選択器３３からの出力信号はバイト化タイミ
ング信号としてシリアル・パラレル変換器２９へ入力さ
れる。

【００２９】１フレーム遅延器（１）２４は入力したビ
ットストリームをデータクロックにて1040クロック分遅
延して出力し、シリアル・パラレル変換器２９に入力す
る。シリアル・パラレル変換器２９はデータクロックを
シリアルデータすなわちビットストリーム転送タイミン
グ信号とし、バイト化タイミング信号をパラレルデータ
変換タイミング信号として、シリアルデータであるビッ
トストリームをパラレルデータであるワードデータに変
換する。シリアル・パラレル変換器２９の構成は従来例
の図１５に示した通りである。

【００３０】次に、本実施例のビットストリーム・バイ
ト化装置における具体的な動作タイミングについて説明
する。

【００３１】図４はディフェクトがビットストリームの
主信号エリアに発生した場合の動作タイミングを示す図
である。同図において、は入力信号であるビットスト
リームである。このビットストリームの第ｎフレーム
の主信号エリアにディフェクトが生じ、結果として２ビ
ットのビットスリップ（第ｎフレームのデータクロック
数が所定数より２多い）が発生したとする。また、は
１フレーム遅延器（１）２４の出力信号、はディフェ
クト検出器２１の出力信号、はフレーム同期信号検出
パルス、は１フレーム遅延器（２）２５の出力信号、
はＳＲＦＦ３１の出力信号（選択信号）、は減算器
３２の出力値である。

【００３２】なお、図示されていないが、ＳＲＦＦ３１
の出力信号は第（ｎ＋１）フレームにおけるフレーム
同期信号検出パルスをデータクロックで1040クロック
分遅延した時点、つまり第（ｎ＋２）フレームにおける
フレーム同期信号検出パルス発生時点近傍にて“Ｌ”レ
ベルとなる。

【００３３】減算器３２の出力値における第１の出力
値“０”は、第（ｎ−１）フレームにおけるデータクロ
ック数と基準値の差分であり、第（ｎ−１）フレームに
おいてはビットスリップが発生していないため“０”と
なる。一方、第２の出力値“２”は第（ｎ）フレームに
おけるデータクロック数と基準値の差分であり、第
（ｎ）フレームにおいてはビットスリップが２クロック
分発生しているため“２”となる。

【００３４】次に、図４に示す選択信号が“Ｌ”レベ
ルから“Ｈ”レベルに変化した時点近傍の詳細な動作タ
イミングについて図５を参照しつつ説明する。

【００３５】同図において、は１フレーム遅延器
（１）２４の出力信号であり、データｂ527 からｂ528
までの２ビット分のデータがディフェクトにより消失し
ている。はデータクロックである。データはディフ
ェクトにより２ビット分消失したが、データクロック
は２クロック分のビットスリップが発生したため、ディ
フェクト発生区間において４クロックとなっている。
は１フレーム遅延器（２）２５の出力信号である。は
ＳＲＦＦ３１の出力信号（選択信号）である。はバイ
ト化タイミング生成器（１）２７の出力信号である。フ
レーム同期信号検出パルスからのバイト化タイミングは
従来例におけるバイト化タイミング生成器の動作タイミ
ングと同等である。はバイト化タイミング生成器
（２）２８の出力信号である。バイト化タイミング生成
器（２）２８へはビットスリップ量として２が入力され
ているため、バイト化タイミング生成器（２）２８の出
力信号であるバイト化タイミング・パルスはバイト化
タイミング生成器（１）２７の出力信号に対して２ク
ロック分遅延している。は選択器３３の出力信号であ
る。選択器３３は、選択信号が“Ｌ”レベルにある期
間バイト化タイミング生成器（１）２７からの出力信号
を選択し、“Ｈ”レベルにある期間はバイト化タイミン
グ生成器（２）２８からの出力信号を選択する。はシ
リアル・パラレル変換器２９の出力信号であるワードデ
ータである。ワードデータＷ65はビットストリームｂ51
2 からｂ519 で構成されており、正しいワードデータで
ある。次のワードデータＷ66はビットストリーム中のデ
ィフェクト部分を変換しているため誤ったワードデータ
となっている。ワードデータＷ67はビットストリームｂ
528 からｂ535 で構成されており、正しいワードデータ
である。以下、同様に正しいワードデータが得られる。

【００３６】次に、フレーム同期信号部にディフェクト
が発生した場合の動作について説明する。図６はこの場
合の動作タイミングを示す図である。

【００３７】同図において、は入力信号であるビット
ストリームであり、第ｎフレームのフレーム同期信号エ
リアにてディフェクトが生じ、結果として２ビットのビ
ットスリップ（データクロック数が所定数より２多い）
が発生している。または１フレーム遅延器（１）２４
の出力信号、はディフェクト検出器２１の出力信号、
はフレーム同期信号検出パルス、は１フレーム遅延
器（２）２５の出力信号、はＳＲＦＦ３１の出力信号
（選択信号）、は減算器３２の出力値である。

【００３８】ここで、第ｎフレームのフレーム同期信号
はディフェクトにより消失しているため、本来はフレー
ム同期信号検出器２３ではその検出を行うことができな
い。そこで、フレーム同期信号検出器２３は、第（ｎ−
1 ）フレームよりデータクロックにて１フレーム分（10
40クロック）遅延した時点に疑似的に検出パルスを発
生する。この疑似検出パルスは図において破線で示さ
れている。なお、図示されていないが、ＳＲＦＦ３１の
出力信号は第（ｎ＋１）フレームにおけるフレーム同
期信号検出パルスをデータクロックで1040クロック分
遅延した時点、つまり第（ｎ＋２）フレームにおけるフ
レーム同期信号検出パルスの発生時点近傍にて“Ｌ”レ
ベルとなる。

【００３９】減算器３２の出力値における第１の出力
値“０”は第（ｎ−１）フレームにおけるデータクロッ
ク数と基準値の差分であり、第（ｎ−１）フレームにお
いてはビットスリップが発生していないため“０”とな
る。一方、第２の出力値“２”は第（ｎ）フレームにお
けるデータクロック数と基準値の差分であり、第（ｎ）
フレームにおいてはビットスリップが２クロック分発生
しているため“２”となる。

【００４０】次に、図６に示す選択信号が“Ｌ”レベ
ルから“Ｈ”レベルに変化した時点近傍の詳細な動作タ
イミングについて図７を参照しつつ説明する。

【００４１】同図において、は１フレーム遅延器
（１）の出力信号であり、データｂ0 からｂ1 までの２
ビット分のデータがフレーム同期信号と共にディフェク
トにより消失している。また、はデータクロックであ
る。は１フレーム遅延器（３）の出力信号であり、疑
似検出パルスが１フレーム分遅延されたものである。こ
の疑似検出パルスは２ビット分のビットスリップを生じ
たデータクロックにて生成されたものであり、望ましい
発生時点よりデータクロックにて２クロック分前に発生
している。は１フレーム遅延器（２）の出力信号であ
る。はＳＲＦＦ３１の出力信号（選択信号）である。
図においてこの信号は“Ｈ”レベルになっている。は
バイト化タイミング生成器（１）２７の出力信号であ
る。フレーム同期信号検出パルスからのバイト化タイミ
ングは従来例におけるバイト化タイミング生成器の動作
タイミングと同等である。はバイト化タイミング生成
器（２）２８の出力信号である。バイト化タイミング生
成器（２）２８へはビットスリップ量として２が入力さ
れているため、バイト化タイミング生成器（２）２８の
出力信号であるバイト化タイミング・パルスはバイト
化タイミング生成器（１）の出力信号に対して２クロ
ック分遅延している。は選択器３３の出力信号であ
る。ここで選択信号は“Ｈ”レベルであるので、選択
器３３は図に示す期間、バイト化タイミング生成器
（２）２８の出力信号を選択する。はシリアル・パラ
レル変換器２９の出力信号であるワードデータである。
ここで、ワードデータＷ１はビットストリーム中のディ
フェクト部分を含んで変換しているため誤ったワードデ
ータとなっている。ワードデータＷ２はビットストリー
ムｂ8 からｂ15で構成されており、正しいワードデータ
である。以下、同様に正しいワードデータが得られる。

【００４２】このように、本実施例のビットストリーム
・バイト化装置によれば、ビットストリームにディフェ
クトが生じても、ディフェクト発生以降も正しいバイト
化タイミングを確保することができ、同一フレーム内の
ディフェクト発生点以降のワードデータがすべて誤りに
なるといった事態を阻止することができる。

【００４３】次に、図１に示したビットストリーム・バ
イト化装置におけるディフェクト検出器２１の他の実施
例を説明する。

【００４４】一般に、ＲＬＬ符号化においては、ｎビッ
ト長の符号化前データを所定の符号化規則に則ってｍビ
ット長の符号化データに変換する。ただし、ｎ＜ｍであ
る。ところで、ｎビット長の符号化前データは２ⁿ 通り
の符号パターンをもち、ｍビット長の符号化データは２
^m 通りの符号パターンをもち得るが、２^m ＞２ⁿ である
から符号化データは変換されない符号パターンをもつ。
一方、ｍビット長のＲＬＬ符号化データの復調において
は、符号化の逆変換によりｎビット長の復号データを得
る。ここで、ｍビット長のＲＬＬ符号化データにビット
エラーが生じ、符号化において変換されない符号パター
ンに変化した場合は復号できない。このように、復号に
おいて復号できない符号化データが入力された場合、少
なくとも符号化データビットエラーが生じていると判断
できる。このＲＬＬ符号化データの復号における特徴を
利用して構成されたディフェクト検出器を次に説明す
る。図８はこのディフェクト検出器の構成を示すブロッ
ク図である。同図に示すように、入力されたビットスト
リームはシリアル・パラレル変換器８１およびフレーム
同期信号検出器８２に与えられる。一方、データクロッ
ク生成器（ＰＬＬ）からのデータクロックはシリアル・
パラレル変換器８１、フレーム同期信号検出器８２およ
びバイト化タイミング生成器８３にそれぞれ入力され
る。フレーム同期信号検出器８２は、図１に示したフレ
ーム同期信号検出器２３と同様の動作にて、入力したビ
ットストリームとデータクロックからフレーム同期信号
検出パルスを生成出力し、その出力信号をバイト化タイ
ミング生成器８３に入力する。バイト化タイミング生成
器８３は図１に示したバイト化タイミング生成器（１）
２７と同様の動作にてバイト化タイミング信号を出力
し、その出力信号をシリアル・パラレル変換器８１に入
力する。シリアル・パラレル変換器８１は、図１に示し
たシリアル・パラレル変換器２９と同様の動作にてｍビ
ットのワードデータを出力し、その出力信号をＲＬＬ符
号復号テーブルＲＯＭ８４に入力する。ＲＬＬ符号復号
テーブルＲＯＭ８４は入力信号であるワードデータをア
ドレスとし、入力されるアドレスに対応する復号データ
が記憶されている。ＲＬＬ符号復号テーブルＲＯＭ８４
のデータはｎ＋１ビットで構成されており、データのＭ
ＳＢは復号誤りフラグとなっている。復号誤りフラグは
存在するワードデータが入力された場合は“０”であ
り、そうでない場合は“１”である。ＲＬＬ符号復号テ
ーブルＲＯＭ８４の出力信号のＭＳＢ、つまり復号誤り
フラグはディフェクト検出信号として出力される。

【００４５】これにより、ビットストリームにディフェ
クトが生じ、ビットスリップが発生すると、バイト化タ
イミングが不適切となって誤ったワードデータが生成さ
れ、誤ったワードデータが存在しないＲＬＬ符号として
判断されて復号誤りフラグが出力される。したがって、
ビットスリップが生じるディフェクトが発生したことを
間接的に知ることができる。

【００４６】さらに図示しないが、復号誤りフラグの発
生頻度をみて、例えば２回連続して復号誤りフラグが発
生した場合にディフェクト検出信号を出力するようにし
てもよい。

【００４７】次に、ディフェクト検出器のさらに他の実
施例について説明する。ビットストリームの主信号には
所定バイト毎にエラー検出訂正（ＥＣＣ）のためのパリ
ティ・ビットが挿入されることが一般である。例えば、
ビットストリーム１フレームにおける主信号を1024ビッ
トとし、１バイトを８ビットとすると、１フレームは12
8バイトであり、１訂正系列を32バイトとすると１フレ
ームには４訂正系列が構成され、１訂正系列に28バイト
のデータと４バイトのパリティで１訂正系列を構成する
という具合にパリティ・ビットが挿入される。ここで、
パリティがリード・ソロモン符号により生成されていれ
ば、１訂正系列にて２バイトまでのエラー訂正は可能で
あるが、３バイト以上のエラーが発生した場合は訂正不
能と判断される。そこで、他の実施例のディフェクト検
出器では、このエラー検出結果を利用してディフェクト
を検出する。

【００４８】図９はこのディフェクト検出器の構成を示
すブロック図である。同図に示すように、入力されたビ
ットストリームはシリアル・パラレル変換器９１および
フレーム同期信号検出器９２に与えられる。一方、デー
タクロック生成器（ＰＬＬ）からのデータクロックはシ
リアル・パラレル変換器９１、フレーム同期信号検出器
９２およびバイト化タイミング生成器９３に入力され
る。フレーム同期信号検出器９２は、図１に示したフレ
ーム同期信号検出器２３と同様の動作にて、入力したビ
ットストリームとデータクロックからフレーム同期信号
検出パルスを生成出力し、その出力信号をバイト化タイ
ミング生成器９３に入力する。バイト化タイミング生成
器９３は図１に示したバイト化タイミング生成器（１）
２７と同様の動作にてバイト化タイミング信号を出力
し、その出力信号をシリアル・パラレル変換器９１に入
力する。シリアル・パラレル変換器９１は、図１に示し
たシリアル・パラレル変換器２９と同様の動作にてｍビ
ットのワードデータを出力し、その出力信号をエラー検
出器９４に入力する。エラー検出器９４は１訂正系列毎
にエラー検出を行い、その結果、エラー訂正不能と判断
されると“Ｈ”レベルの信号を出力する。この出力信号
をディフェクト検出信号としている。

【００４９】これにより、ビットストリームにディフェ
クトが生じ、ビットスリップが発生すると、バイト化タ
イミングが不適切となって誤ったワードデータが生成さ
れ、誤ったワードデータが存在しないＲＬＬ符号として
判断されて復号誤りフラグが出力される。したがって、
ビットスリップが生じるディフェクトが発生したことを
間接的に知ることができる。

【００５０】以上３つのディフェクト検出方法を述べた
が、これらの検出方法を複合的、補間的に合わせて用い
てもよい。

【００５１】

【発明の効果】以上説明したように本発明のビットスト
リーム・バイト化装置によれば、ビットストリームにデ
ィフェクトが発生してから以降も正しいタイミングでビ
ットストリームをバイト化することができ、ディフェク
トによるワードデータの誤り発生を最小に抑えることが
できる。

【図面の簡単な説明】

【図１】一実施例のビットストリーム・バイト化装置の
構成を示すブロック図

【図２】ディフェクト検出器の構成例を示すブロック図

【図３】ビットストリームに発生したディフェクトとデ
ィフェクト検出信号との関係を示す図

【図４】ディフェクトがビットストリームの主信号エリ
アに発生した場合の動作タイミングを示す図

【図５】図４に示す選択信号が“Ｌ”レベルから
“Ｈ”レベルに変化した時点近傍の詳細な動作タイミン
グを示す図

【図６】フレーム同期信号部にディフェクトが発生した
場合の動作タイミングを示す図

【図７】図６に示す選択信号が“Ｌ”レベルから
“Ｈ”レベルに変化した時点近傍の詳細な動作タイミン
グを示す図

【図８】他の実施例のディフェクト検出器の構成例を示
すブロック図

【図９】さらに他の実施例のディフェクト検出器の構成
例を示すブロック図

【図１０】ビットストリームの波形例を示す図

【図１１】ビットストリームの構成を示す図

【図１２】ビットストリームのバイト化の概要を示す図

【図１３】従来のビットストリーム・バイト化装置の構
成を示すブロック図

【図１４】データクロック生成器（ＰＬＬ）の構成を示
すブロック図

【図１５】シリアル・パラレル変換器の構成を示す図

【図１６】従来のビットストリーム・バイト化装置の動
作タイミングを示す図

【図１７】ディフェクトが生じた場合のビットストリー
ムの信号波形を示す図

【図１８】データクロックの同期ずれを示す図

【図１９】従来のビットストリーム・バイト化装置にお
いてビットスリップが発生した場合のバイト化の動作タ
イミングを示す図

【図２０】誤ったワードデータ生成の様子を示す図

【符号の説明】

２１…ディフェクト検出器、２２…データクロック生成
器（ＰＬＬ）、２３…フレーム同期信号検出器、２４…
１フレーム遅延器（１）、２５…１フレーム遅延器
（２）、２６…１フレーム遅延器（３）、２７…バイト
化タイミング生成器（１）、２８…バイト化タイミング
生成器（２）、２９…シリアル・パラレル変換器、３０
…データクロックカウンタ、３１…ＳＲＦＦ、３２…減
算器、３３…選択器。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/14 ３４１ Ｂ 9463−5Ｄ Ｈ０４Ｌ 7/08 Ａ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定のビット数毎に複数のフレームに分
   割され、各フレームにはそれぞれ先頭にフレーム同期信
   号が付加されてなるビットストリームを、所定のビット
   数毎にバイト化するビットストリーム・バイト化装置に
   おいて、 前記ビットストリームからデータクロックを抽出するク
   ロック抽出手段と、 前記ビットストリームから前記フレーム同期信号を検出
   するフレーム同期検出手段と、 前記フレーム同期検出手段によってフレーム同期信号が
   検出されてから次のフレーム同期信号が検出される間
   の、前記クロック抽出手段によって抽出されたデータク
   ロックの数を計数する計数手段と、 前記計数手段によって計数されたデータクロック数と、
   １フレーム分の基準のデータクロック数との差分値を算
   出する減算手段と、 前記フレーム同期検出手段によって検出されたフレーム
   同期信号を基に、前記ビットストリームをバイト化する
   タイミングを生成するバイト化タイミング生成手段と、 前記ビットストリーム上のディフェクトを検出するディ
   フェクト検出手段と、 前記ディフェクト検出手段によってディフェクトが検出
   された場合、少なくともこのディフェクトを含むフレー
   ム中の、ディフェクト検出点より以降のビットストリー
   ムに対するバイト化タイミングを、前記減算手段によっ
   て求められた差分値を用いて修正するタイミング修正手
   段とを具備することを特徴とするビットストリーム・バ
   イト化装置。
2. 【請求項２】 請求項１記載のビットストリーム・バイ
   ト化装置において、 前記フレーム同期検出手段は、過去に検出したフレーム
   同期信号の周期性に基づき、前記ビットストリーム上の
   フレーム同期信号が欠落した位置近傍のタイミングで、
   疑似的にフレーム同期検出を行うことを特徴とするビッ
   トストリーム・バイト化装置。
3. 【請求項３】 請求項１記載のビットストリーム・バイ
   ト化装置において、 前記ディフェクト検出手段は、 前記ビットストリームの波長を計測する波長計測手段
   と、 前記波長計測手段によって計測された波長が所定の値を
   越えているか否かを判定する判定手段と、 前記判定手段による判定の結果、前記計測された波長が
   所定の値を越えている場合、ディフェクトの発生を検出
   する手段とを具備することを特徴とするビットストリー
   ム・バイト化装置。
4. 【請求項４】 請求項１記載のビットストリーム・バイ
   ト化装置において、 前記ビットストリームが所定のＲＬＬ（ラン・レングス
   ・リミテッド）符号により符号化されたものであって、 前記ディフェクト検出手段は、前記ビットストリームに
   前記ＲＬＬ符号への変換規則に因らないビット列が発生
   した場合、ディフェクトの発生を検出することを特徴と
   するビットストリーム・バイト化装置。
5. 【請求項５】 請求項１記載のビットストリーム・バイ
   ト化装置において、 前記ディフェクト検出手段は、前記ビットストリームの
   エラー検出を行ってエラー訂正の可否を判断し、エラー
   訂正不能の場合、ディフェクトの発生を検出することを
   特徴とするビットストリーム・バイト化装置。