JPH05160795A - ビット誤り率監視回路 - Google Patents
ビット誤り率監視回路Info
- Publication number
- JPH05160795A JPH05160795A JP3325909A JP32590991A JPH05160795A JP H05160795 A JPH05160795 A JP H05160795A JP 3325909 A JP3325909 A JP 3325909A JP 32590991 A JP32590991 A JP 32590991A JP H05160795 A JPH05160795 A JP H05160795A
- Authority
- JP
- Japan
- Prior art keywords
- bit error
- error rate
- counter
- alarm signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、多重通信装置において、多重化さ
れた各チャネルのビット誤り率が所定値より低下したか
否かを監視するビット誤り率監視回路に関し、性能を保
持しつつ回路規模を低減することができることを目的と
する。 【構成】 復調された情報のビット誤りを示すエラーパ
ルス信号に応じて、所定の周期毎に情報のビット誤り率
の劣化の程度をヒステリシスループにしたがって示すア
ラーム信号が与えられ、かつそのアラーム信号を周期毎
に保持する保持手段１１を備えたビット誤り率監視回路
において、保持されたアラーム信号に応じてヒステリシ
スループに対応したビット誤り率の複数の閾値の何れか
一つを選択する選択手段１３と、周期毎にエラーパルス
信号に応じてビット誤りの回数をカウントし、かつその
カウント値と選択された閾値との大小関係に応じてアラ
ーム信号を出力するビット誤り回数積算手段１５とを備
えて構成される。
れた各チャネルのビット誤り率が所定値より低下したか
否かを監視するビット誤り率監視回路に関し、性能を保
持しつつ回路規模を低減することができることを目的と
する。 【構成】 復調された情報のビット誤りを示すエラーパ
ルス信号に応じて、所定の周期毎に情報のビット誤り率
の劣化の程度をヒステリシスループにしたがって示すア
ラーム信号が与えられ、かつそのアラーム信号を周期毎
に保持する保持手段１１を備えたビット誤り率監視回路
において、保持されたアラーム信号に応じてヒステリシ
スループに対応したビット誤り率の複数の閾値の何れか
一つを選択する選択手段１３と、周期毎にエラーパルス
信号に応じてビット誤りの回数をカウントし、かつその
カウント値と選択された閾値との大小関係に応じてアラ
ーム信号を出力するビット誤り回数積算手段１５とを備
えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は、複数の音声信号その他
の多重化信号を無線回線を介して送受する多重通信装置
において、多重化された各チャネルのビット誤り率が所
定値より低下したか否かを監視するビット誤り率監視回
路に関する。
の多重化信号を無線回線を介して送受する多重通信装置
において、多重化された各チャネルのビット誤り率が所
定値より低下したか否かを監視するビット誤り率監視回
路に関する。
【０００２】
【従来の技術】多重通信装置は、見通し距離内の２地点
にそれぞれ対向して設置されて通信網内の所定区間にお
ける伝送路を形成するが、その装置内に局部的に発生す
る障害や無線回線の伝搬状態の変動に伴う伝送品質の劣
化を常時監視し、かつその伝送品質の劣化の程度が所定
の許容限度を超えると、その伝送品質を良好に保つため
にその劣化が生じたチャネルを予備のチャネルに切り替
える。
にそれぞれ対向して設置されて通信網内の所定区間にお
ける伝送路を形成するが、その装置内に局部的に発生す
る障害や無線回線の伝搬状態の変動に伴う伝送品質の劣
化を常時監視し、かつその伝送品質の劣化の程度が所定
の許容限度を超えると、その伝送品質を良好に保つため
にその劣化が生じたチャネルを予備のチャネルに切り替
える。
【０００３】このような多重通信装置では、復調器から
出力される信号を復号化する処理の過程で符号語長（フ
レーム）毎のビット誤りを示すパルス（以下、「エラー
パルス」という。）信号を生成する。さらに、このよう
なエラーパルス信号を生成する復号化回路の後段には、
そのエラーパルス信号のパルス数を所定の閾値に基づい
て大小判定してビット誤り率（伝送品質）の劣化および
その劣化状態からの復旧を検出するビット誤り率監視回
路が設けられる。
出力される信号を復号化する処理の過程で符号語長（フ
レーム）毎のビット誤りを示すパルス（以下、「エラー
パルス」という。）信号を生成する。さらに、このよう
なエラーパルス信号を生成する復号化回路の後段には、
そのエラーパルス信号のパルス数を所定の閾値に基づい
て大小判定してビット誤り率（伝送品質）の劣化および
その劣化状態からの復旧を検出するビット誤り率監視回
路が設けられる。
【０００４】図３は、従来のビット誤り率監視回路の構
成例を示す図である。図において、クロックは発動制御
部３１、解除制御部３２およびフリップフロップ３３、
３４のクロック端子Ｃ1 に与えられ、エラーパルス信号
は発動制御部３１および解除制御部３２に与えられる。
発動制御部３１の出力はフリップフロップ３３のデータ
入力に接続され、その反転出力はフリップフロップ３５
のセット端子Ｓに接続される。解除制御部３２の出力は
プリップフロップ３４のデータ入力に接続され、その非
反転出力はフリップフロップ３５のリセット端子Ｒに接
続される。フリップフロップ３５の非反転出力は、アラ
ーム信号を与える。フリップフロップ３３、３４のセッ
ト端子Ｓおよびリセット端子Ｒは非アクティブの論理値
を与える＋５Ｖの直流電源線に接続され、フリップフロ
ップ３５のクロック端子Ｃ1 およびデータ入力は接地さ
れる。
成例を示す図である。図において、クロックは発動制御
部３１、解除制御部３２およびフリップフロップ３３、
３４のクロック端子Ｃ1 に与えられ、エラーパルス信号
は発動制御部３１および解除制御部３２に与えられる。
発動制御部３１の出力はフリップフロップ３３のデータ
入力に接続され、その反転出力はフリップフロップ３５
のセット端子Ｓに接続される。解除制御部３２の出力は
プリップフロップ３４のデータ入力に接続され、その非
反転出力はフリップフロップ３５のリセット端子Ｒに接
続される。フリップフロップ３５の非反転出力は、アラ
ーム信号を与える。フリップフロップ３３、３４のセッ
ト端子Ｓおよびリセット端子Ｒは非アクティブの論理値
を与える＋５Ｖの直流電源線に接続され、フリップフロ
ップ３５のクロック端子Ｃ1 およびデータ入力は接地さ
れる。
【０００５】発動制御部３１では、クロックは８ビット
長のカウンタ３６1、３７1 のクロック端子Ｃ5 に与え
られ、エラーパルス信号はカウンタ３６1 のカウントイ
ネーブル端子Ｇ3 に与えられる。カウンタ３６1 のキャ
リー出力ＳＣＴ２５５は、フリップフロップ３３のデー
タ入力に接続される。カウンタ３６1 の並列入力端子の
内、上位４ビットはこれらのビット毎に対応した発動エ
ラー数設定スイッチ３８1 の接点を介して接地され、か
つ残りの下位４ビットは接地される。カウンタ３７1 の
並列入力端子の内、上位４ビットはこれらのビット毎に
対応した発動クロック数設定スイッチ３９1 の接点を介
して接地され、かつ残りの下位４ビットは接地される。
カウンタ３７1 のキャリー出力ＳＣＴ２５５は、インバ
ータ４０ 1 を介してカウンタ３６1 、３７1 のロード端
子Ｗ1 、Ｗ2 に接続される。カウンタ３６1 、３７1 の
クリア端子ＣＴ０およびカウントイネーブル端子Ｇ4 な
らびにカウンタ３７1 のカウントイネーブル端子Ｇ
3 は、非アクティブの論理値を与える＋５Ｖの直流電源
線に接続される。
長のカウンタ３６1、３７1 のクロック端子Ｃ5 に与え
られ、エラーパルス信号はカウンタ３６1 のカウントイ
ネーブル端子Ｇ3 に与えられる。カウンタ３６1 のキャ
リー出力ＳＣＴ２５５は、フリップフロップ３３のデー
タ入力に接続される。カウンタ３６1 の並列入力端子の
内、上位４ビットはこれらのビット毎に対応した発動エ
ラー数設定スイッチ３８1 の接点を介して接地され、か
つ残りの下位４ビットは接地される。カウンタ３７1 の
並列入力端子の内、上位４ビットはこれらのビット毎に
対応した発動クロック数設定スイッチ３９1 の接点を介
して接地され、かつ残りの下位４ビットは接地される。
カウンタ３７1 のキャリー出力ＳＣＴ２５５は、インバ
ータ４０ 1 を介してカウンタ３６1 、３７1 のロード端
子Ｗ1 、Ｗ2 に接続される。カウンタ３６1 、３７1 の
クリア端子ＣＴ０およびカウントイネーブル端子Ｇ4 な
らびにカウンタ３７1 のカウントイネーブル端子Ｇ
3 は、非アクティブの論理値を与える＋５Ｖの直流電源
線に接続される。
【０００６】解除制御部３２の構成については、発動制
御部３１とほぼ同じであるから、ここでは、上述した構
成要素の参照番号の内、添え番号「1 」が付加されたも
のに対応した各構成要素に添え番号を「2 」とした同じ
参照番号を付与してその説明を省略し、以下では、発動
制御部３１との相違点のみについて説明する。
御部３１とほぼ同じであるから、ここでは、上述した構
成要素の参照番号の内、添え番号「1 」が付加されたも
のに対応した各構成要素に添え番号を「2 」とした同じ
参照番号を付与してその説明を省略し、以下では、発動
制御部３１との相違点のみについて説明する。
【０００７】解除制御部３２では、エラーパルス信号
は、オアゲート４１の一方の入力に与えられ、かつその
出力はカウンタ３６2 のカウントイネーブル端子Ｇ3 に
接続される。カウンタ３６2 のキャリー出力ＳＣＴ２５
５は、オアゲート４１の他方の入力、インバータ４２の
入力およびオアゲート４３の一方の入力に接続される。
インバータ４２の出力は、カウンタ３６2 のカウントイ
ネーブル端子Ｇ4 に接続される。インバータ４０2 の出
力は、カウンタ３６2 、３７2 のロード端子Ｗ1 、Ｗ2
に併せてオアゲート４３の他方の入力に接続され、その
出力はフリップフロップ３４のデータ入力に接続され
る。
は、オアゲート４１の一方の入力に与えられ、かつその
出力はカウンタ３６2 のカウントイネーブル端子Ｇ3 に
接続される。カウンタ３６2 のキャリー出力ＳＣＴ２５
５は、オアゲート４１の他方の入力、インバータ４２の
入力およびオアゲート４３の一方の入力に接続される。
インバータ４２の出力は、カウンタ３６2 のカウントイ
ネーブル端子Ｇ4 に接続される。インバータ４０2 の出
力は、カウンタ３６2 、３７2 のロード端子Ｗ1 、Ｗ2
に併せてオアゲート４３の他方の入力に接続され、その
出力はフリップフロップ３４のデータ入力に接続され
る。
【０００８】このような構成のビット誤り率監視回路で
は、その前段において、復調器の出力信号に所定の誤り
訂正符号（例えば、畳み込み符号）に適応した復号化処
理が施され、その処理過程で符号語長毎にビット誤りの
有無（算出されたシンドロームの全ビットが「０」であ
るか否か）を示す１ビットの情報が生成され、エラーパ
ルス信号として与えられる。なお、クロックは、このよ
うなエラーパルス信号に同期したタイミングを与える。
以下では、簡単のため、エラーパルス信号に含まれる各
ビットは、ビット誤りが検出された場合には論理「１」
となり、反対にビット誤りが検出されなかった場合には
論理「０」となるものとする。
は、その前段において、復調器の出力信号に所定の誤り
訂正符号（例えば、畳み込み符号）に適応した復号化処
理が施され、その処理過程で符号語長毎にビット誤りの
有無（算出されたシンドロームの全ビットが「０」であ
るか否か）を示す１ビットの情報が生成され、エラーパ
ルス信号として与えられる。なお、クロックは、このよ
うなエラーパルス信号に同期したタイミングを与える。
以下では、簡単のため、エラーパルス信号に含まれる各
ビットは、ビット誤りが検出された場合には論理「１」
となり、反対にビット誤りが検出されなかった場合には
論理「０」となるものとする。
【０００９】発動クロック数設定スイッチ３９1 には、
予めビット誤り率の劣化検出周期がクロックの周期の整
数倍値（以下、「発動クロック数」という。）で設定さ
れる。発動エラー数設定スイッチ３８1 には、上述した
劣化検出周期内でビット誤り率が劣化したことを検出す
る閾値（以下、「発動エラー数」という。）が設定され
る。
予めビット誤り率の劣化検出周期がクロックの周期の整
数倍値（以下、「発動クロック数」という。）で設定さ
れる。発動エラー数設定スイッチ３８1 には、上述した
劣化検出周期内でビット誤り率が劣化したことを検出す
る閾値（以下、「発動エラー数」という。）が設定され
る。
【００１０】カウンタ３７1 は、発動クロック数を初期
値としてクロックをカウントする。カウンタ３６1 は、
カウンタ３７1 と同時に発動エラー数を初期値として取
り込み、かつクロックに同期して論理「１」のエラーパ
ルス信号が与えられる度にそのカウント値をインクリメ
ントする。カウンタ３６1 は、このようなインクリメン
トの結果オーバーフローが生じると、キャリー信号を出
力する。
値としてクロックをカウントする。カウンタ３６1 は、
カウンタ３７1 と同時に発動エラー数を初期値として取
り込み、かつクロックに同期して論理「１」のエラーパ
ルス信号が与えられる度にそのカウント値をインクリメ
ントする。カウンタ３６1 は、このようなインクリメン
トの結果オーバーフローが生じると、キャリー信号を出
力する。
【００１１】フリップフロップ３３はそのキャリー信号
に応じてセットされ、これに連動してフリップフロップ
３５もセットされる。すなわち、発動エラー数を超える
論理「１」のエラーパルス信号が上述した劣化検出周期
内に与えられると、ビット誤り率の劣化検出を示す論理
「１」のアラーム信号が得られる。
に応じてセットされ、これに連動してフリップフロップ
３５もセットされる。すなわち、発動エラー数を超える
論理「１」のエラーパルス信号が上述した劣化検出周期
内に与えられると、ビット誤り率の劣化検出を示す論理
「１」のアラーム信号が得られる。
【００１２】カウンタ３７1 は、オーバーフローを生じ
る（発動クロック数だけカウントする）とインバータ４
０1 を介してカウンタ３６1 、３７1 にロード信号
Ｗ1 、Ｗ 2 を与える。このようなロード信号が与えられ
ると、カウンタ３６1、３７1 の初期値がそれぞれ発動
エラー数、発動クロック数に再設定され、かつこれらの
カウンタは上述した劣化検出周期毎に同じカウント動作
を反復する。
る（発動クロック数だけカウントする）とインバータ４
０1 を介してカウンタ３６1 、３７1 にロード信号
Ｗ1 、Ｗ 2 を与える。このようなロード信号が与えられ
ると、カウンタ３６1、３７1 の初期値がそれぞれ発動
エラー数、発動クロック数に再設定され、かつこれらの
カウンタは上述した劣化検出周期毎に同じカウント動作
を反復する。
【００１３】一方、解除制御部３２では、カウンタ３７
2 は、解除クロック数設定スイッチ３９2 に設定された
値（以下、「解除クロック数」という。）に応じてカウ
ンタ３７1 と同様のカウント動作を行うことにより、ビ
ット誤り率が劣化した状態からの復旧検出を行う周期を
決定する。カウンタ３６2 は、解除エラー数設定スイッ
チ３８2 に設定された値（以下、「解除エラー数」とい
う。）に応じてカウンタ３６1と同様のカウント動作を
行う。
2 は、解除クロック数設定スイッチ３９2 に設定された
値（以下、「解除クロック数」という。）に応じてカウ
ンタ３７1 と同様のカウント動作を行うことにより、ビ
ット誤り率が劣化した状態からの復旧検出を行う周期を
決定する。カウンタ３６2 は、解除エラー数設定スイッ
チ３８2 に設定された値（以下、「解除エラー数」とい
う。）に応じてカウンタ３６1と同様のカウント動作を
行う。
【００１４】なお、解除クロック数に対する解除エラー
数の比率は、一般に、ビット誤り率を安定に監視するた
めに必要なヒステリシス特性を得るために、発生クロッ
ク数に対する発生エラー数の比率より小さな値に設定さ
れる。また、発生エラー数、解除エラー数、発生クロッ
ク数および解除クロック数の値については、カウンタ３
６1 、３６2 、３７1 、３７2 がアップカウント動作を
行う２進カウンタで構成されるために、オーバーフロー
を生じるまでの差を示す補数（純２進数）で設定され
る。
数の比率は、一般に、ビット誤り率を安定に監視するた
めに必要なヒステリシス特性を得るために、発生クロッ
ク数に対する発生エラー数の比率より小さな値に設定さ
れる。また、発生エラー数、解除エラー数、発生クロッ
ク数および解除クロック数の値については、カウンタ３
６1 、３６2 、３７1 、３７2 がアップカウント動作を
行う２進カウンタで構成されるために、オーバーフロー
を生じるまでの差を示す補数（純２進数）で設定され
る。
【００１５】ビット誤り率が劣化したためにアラーム信
号が論理「１」に設定されている状態では、カウンタ３
６2 は、上述した復旧検出周期毎にオーバーフローが生
じてキャリー信号を出力する。このようなキャリー信号
はインバータ４２を介してカウンタ３６2 のカウントイ
ネーブル端子Ｇ4 に与えられるので、上述したオーバー
フローが生じた後の復旧検出周期内では、カウンタ３６
2 のカウント動作が強制的に停止させられる。このよう
な停止状態では、オアゲート４３の出力は論理「１」に
固定設定されてフリップフロップ３４はセットされた状
態となる。すなわち、フリップフロップ３５はリセット
されないので、アラーム信号の論理値は論理「１」のま
ま保持される。
号が論理「１」に設定されている状態では、カウンタ３
６2 は、上述した復旧検出周期毎にオーバーフローが生
じてキャリー信号を出力する。このようなキャリー信号
はインバータ４２を介してカウンタ３６2 のカウントイ
ネーブル端子Ｇ4 に与えられるので、上述したオーバー
フローが生じた後の復旧検出周期内では、カウンタ３６
2 のカウント動作が強制的に停止させられる。このよう
な停止状態では、オアゲート４３の出力は論理「１」に
固定設定されてフリップフロップ３４はセットされた状
態となる。すなわち、フリップフロップ３５はリセット
されないので、アラーム信号の論理値は論理「１」のま
ま保持される。
【００１６】しかし、ビット誤り率が劣化した状態から
復旧して上述した復旧検出周期内に与えられる論理
「１」のエラーパルス信号のパルス数が解除エラー数未
満となると、カウンタ３６2 は、キャリー信号を出力し
ないのでオアゲート４３の一方の入力が論理「０」に設
定される。このような状態では、カウンタ３７2 は、上
述した復旧検出周期毎にインバータ４０2 、オアゲート
４３およびフリップフロップ３４を介してフリップフロ
ップ３５をリセットするので、アラーム信号の論理値が
「０」に復旧する。
復旧して上述した復旧検出周期内に与えられる論理
「１」のエラーパルス信号のパルス数が解除エラー数未
満となると、カウンタ３６2 は、キャリー信号を出力し
ないのでオアゲート４３の一方の入力が論理「０」に設
定される。このような状態では、カウンタ３７2 は、上
述した復旧検出周期毎にインバータ４０2 、オアゲート
４３およびフリップフロップ３４を介してフリップフロ
ップ３５をリセットするので、アラーム信号の論理値が
「０」に復旧する。
【００１７】
【発明が解決しようとする課題】ところで、このような
従来のビット誤り率監視回路では、発動エラー数、解除
エラー数、発動クロック数および解除クロック数をカウ
ントするために、個別のカウンタ３６1 、３７1 、３６
2 、３７2 を備えているので、特に、監視対象となるチ
ャネル数が多くなったり、伝送フレーム長その他に応じ
てこれらのカウンタ長を大きく設定した場合には、回路
規模が大きなものとなっていた。
従来のビット誤り率監視回路では、発動エラー数、解除
エラー数、発動クロック数および解除クロック数をカウ
ントするために、個別のカウンタ３６1 、３７1 、３６
2 、３７2 を備えているので、特に、監視対象となるチ
ャネル数が多くなったり、伝送フレーム長その他に応じ
てこれらのカウンタ長を大きく設定した場合には、回路
規模が大きなものとなっていた。
【００１８】本発明は、性能を保持しつつ回路規模を低
減することができるビット誤り率監視回路を提供するこ
とを目的とする。
減することができるビット誤り率監視回路を提供するこ
とを目的とする。
【００１９】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。本発明は、復調された情報のビット誤
りを示すエラーパルス信号に応じて、所定の周期毎に情
報のビット誤り率の劣化の程度をヒステリシスループに
したがって示すアラーム信号が与えられ、かつそのアラ
ーム信号を周期毎に保持する保持手段１１を備えたビッ
ト誤り率監視回路において、保持されたアラーム信号に
応じてヒステリシスループに対応したビット誤り率の複
数の閾値の何れか一つを選択する選択手段１３と、周期
毎にエラーパルス信号に応じてビット誤りの回数をカウ
ントし、かつそのカウント値と選択された閾値との大小
関係に応じてアラーム信号を出力するビット誤り回数積
算手段１５とを備えたことを特徴とする。
ロック図である。本発明は、復調された情報のビット誤
りを示すエラーパルス信号に応じて、所定の周期毎に情
報のビット誤り率の劣化の程度をヒステリシスループに
したがって示すアラーム信号が与えられ、かつそのアラ
ーム信号を周期毎に保持する保持手段１１を備えたビッ
ト誤り率監視回路において、保持されたアラーム信号に
応じてヒステリシスループに対応したビット誤り率の複
数の閾値の何れか一つを選択する選択手段１３と、周期
毎にエラーパルス信号に応じてビット誤りの回数をカウ
ントし、かつそのカウント値と選択された閾値との大小
関係に応じてアラーム信号を出力するビット誤り回数積
算手段１５とを備えたことを特徴とする。
【００２０】
【作用】本発明では、選択手段１３が保持手段１１に保
持されたアラーム信号に応じて複数の閾値の何れか一つ
を選択して出力し、ビット誤り回数積算手段１５が、こ
のようにして選択された閾値と所定の周期毎のエラーパ
ルス信号のパルス数の積算値との大小関係に応じてアラ
ーム信号を出力する。
持されたアラーム信号に応じて複数の閾値の何れか一つ
を選択して出力し、ビット誤り回数積算手段１５が、こ
のようにして選択された閾値と所定の周期毎のエラーパ
ルス信号のパルス数の積算値との大小関係に応じてアラ
ーム信号を出力する。
【００２１】すなわち、復調された情報のビット誤り率
の劣化検出とその劣化状態からの復旧検出とが、選択手
段１３によって選択される閾値に応じてアラーム信号を
出力する単一のビット誤り回数積算手段１５によって行
われ、かつ上述した閾値の設定については何ら制限され
ることなく従来例と同様に設定可能である。
の劣化検出とその劣化状態からの復旧検出とが、選択手
段１３によって選択される閾値に応じてアラーム信号を
出力する単一のビット誤り回数積算手段１５によって行
われ、かつ上述した閾値の設定については何ら制限され
ることなく従来例と同様に設定可能である。
【００２２】したがって、性能を保持しつつ従来例に比
べて回路規模を低減することができる。
べて回路規模を低減することができる。
【００２３】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。図２は、本発明の一実施例を示す図であ
る。
に説明する。図２は、本発明の一実施例を示す図であ
る。
【００２４】図において、図３に示すものとその機能お
よび構成が同じものについては、同じ参照番号を付与し
て示し、ここでは、その説明を省略する。本発明の特徴
とする構成は、本実施例では、発動エラー数と解除エラ
ー数とをカウントするカウンタ２１、発動クロック数と
解除クロック数とをカウントするカウンタ２２、アラー
ム信号の論理値に応じて、発動エラー数設定スイッチ３
８ 1 および解除エラー数設定スイッチ３８2 の何れか一
方と、カウンタ２１の並列入力（上位４ビット）との間
を切り替え接続するセレクタ２３、同様にして発動クロ
ック数設定スイッチ３９1 および解除クロック数設定ス
イッチ３９2 の何れか一方と、カウンタ２２の並列入力
（上位４ビット）との間を切り替え接続するセレクタ２
４を備えた点にある。
よび構成が同じものについては、同じ参照番号を付与し
て示し、ここでは、その説明を省略する。本発明の特徴
とする構成は、本実施例では、発動エラー数と解除エラ
ー数とをカウントするカウンタ２１、発動クロック数と
解除クロック数とをカウントするカウンタ２２、アラー
ム信号の論理値に応じて、発動エラー数設定スイッチ３
８ 1 および解除エラー数設定スイッチ３８2 の何れか一
方と、カウンタ２１の並列入力（上位４ビット）との間
を切り替え接続するセレクタ２３、同様にして発動クロ
ック数設定スイッチ３９1 および解除クロック数設定ス
イッチ３９2 の何れか一方と、カウンタ２２の並列入力
（上位４ビット）との間を切り替え接続するセレクタ２
４を備えた点にある。
【００２５】クロックは８ビット長のカウンタ２１、２
２のクロック端子Ｃ5 およびフリップフロップ２５1 、
２５2 のクロック端子Ｃ1 に与えられ、エラーパルス信
号はカウンタ２１のカウントイネーブル端子Ｇ3 に与え
られる。カウンタ２１のキャリー出力ＳＣＴ２５５はフ
リップフロップ２５1 のデータ入力に接続され、その非
反転出力はフリップフロップ２５3 のクロック端子Ｃ1
に接続される。フリップフロップ２５3 の非反転出力は
フリップフロップ２５4 のデータ入力に接続され、その
非反転出力はセレクタ２３、２４の選択入力および外部
にアラーム信号を与える。フリップフロップ２５2 の反
転出力はフリップフロップ２５4 のクロック端子Ｃ1 お
よびインバータ２６の入力に接続され、その出力はフリ
ップフロップ２５3 のリセット端子Ｒに接続される。カ
ウンタ２１、２２の並列入力端子の内、下位４ビットは
接地される。カウンタ２２のキャリー出力ＳＣＴ２５５
は、インバータ２７を介してカウンタ２１、２２のロー
ド端子Ｗ1 、Ｗ2 およびフリップフロップ２５2 のデー
タ入力に接続される。カウンタ２１、２２のクリア入力
端子ＣＴ０およびカウントイネーブル端子Ｇ4 と、カウ
ンタ２２のカウントイネーブル端子Ｇ3 とは、非アクテ
ィブの論理値を与える＋５Ｖの直流電源線に接続され
る。フリップフロップ２５1 〜２５4 のセット端子Ｓ、
フリップフロップ２５1 、２５2 、２５4 のリセット端
子Ｒおよびフリップフロップ２５3 のデータ入力は、非
アクティブの論理値を与える＋５の直流電源線に接続さ
れ、セレクタ２３、２４のイネーブル端子Ｅx は接地さ
れてアクティブの論理値に設定される。
２のクロック端子Ｃ5 およびフリップフロップ２５1 、
２５2 のクロック端子Ｃ1 に与えられ、エラーパルス信
号はカウンタ２１のカウントイネーブル端子Ｇ3 に与え
られる。カウンタ２１のキャリー出力ＳＣＴ２５５はフ
リップフロップ２５1 のデータ入力に接続され、その非
反転出力はフリップフロップ２５3 のクロック端子Ｃ1
に接続される。フリップフロップ２５3 の非反転出力は
フリップフロップ２５4 のデータ入力に接続され、その
非反転出力はセレクタ２３、２４の選択入力および外部
にアラーム信号を与える。フリップフロップ２５2 の反
転出力はフリップフロップ２５4 のクロック端子Ｃ1 お
よびインバータ２６の入力に接続され、その出力はフリ
ップフロップ２５3 のリセット端子Ｒに接続される。カ
ウンタ２１、２２の並列入力端子の内、下位４ビットは
接地される。カウンタ２２のキャリー出力ＳＣＴ２５５
は、インバータ２７を介してカウンタ２１、２２のロー
ド端子Ｗ1 、Ｗ2 およびフリップフロップ２５2 のデー
タ入力に接続される。カウンタ２１、２２のクリア入力
端子ＣＴ０およびカウントイネーブル端子Ｇ4 と、カウ
ンタ２２のカウントイネーブル端子Ｇ3 とは、非アクテ
ィブの論理値を与える＋５Ｖの直流電源線に接続され
る。フリップフロップ２５1 〜２５4 のセット端子Ｓ、
フリップフロップ２５1 、２５2 、２５4 のリセット端
子Ｒおよびフリップフロップ２５3 のデータ入力は、非
アクティブの論理値を与える＋５の直流電源線に接続さ
れ、セレクタ２３、２４のイネーブル端子Ｅx は接地さ
れてアクティブの論理値に設定される。
【００２６】なお、本実施例と図１に示すブロック図と
の対応関係については、フリップフロップ２５1 〜２５
4 およびインバータ２６、２７は保持手段１１に対応
し、セレクタ２３は選択手段１３に対応し、カウンタ２
１はビット誤り回数積算手段１５に対応する。
の対応関係については、フリップフロップ２５1 〜２５
4 およびインバータ２６、２７は保持手段１１に対応
し、セレクタ２３は選択手段１３に対応し、カウンタ２
１はビット誤り回数積算手段１５に対応する。
【００２７】以下、図２を参照して本実施例の動作を説
明する。ビット誤りが発生しない状態では、カウンタ２
１がキャリー信号を出力しないので、フリップフロップ
２５1 はリセットされた状態に保持される。すなわち、
フリップフロップ２５3 、２５4 がカウンタ２２から出
力されるキャリー信号に応じて周期的にリセットされる
ので、アラーム信号の論理値は「０」となる。
明する。ビット誤りが発生しない状態では、カウンタ２
１がキャリー信号を出力しないので、フリップフロップ
２５1 はリセットされた状態に保持される。すなわち、
フリップフロップ２５3 、２５4 がカウンタ２２から出
力されるキャリー信号に応じて周期的にリセットされる
ので、アラーム信号の論理値は「０」となる。
【００２８】このような状態では、アラーム信号の論理
値に応じて、セレクタ２３は発動エラー数設定スイッチ
３８1 をカウンタ２１に接続し、かつセレクタ２４は発
動クロック数設定スイッチ３９1 をカウンタ２２に接続
するので、カウンタ２２は図３に示すカウンタ３７1 と
同様にしてビット誤り率劣化検出を行う周期を決定し、
かつカウンタ２１は図３に示すカウンタ３６1 と同様に
してその周期内に発生するビット誤りの回数をカウント
する。
値に応じて、セレクタ２３は発動エラー数設定スイッチ
３８1 をカウンタ２１に接続し、かつセレクタ２４は発
動クロック数設定スイッチ３９1 をカウンタ２２に接続
するので、カウンタ２２は図３に示すカウンタ３７1 と
同様にしてビット誤り率劣化検出を行う周期を決定し、
かつカウンタ２１は図３に示すカウンタ３６1 と同様に
してその周期内に発生するビット誤りの回数をカウント
する。
【００２９】ビット誤り率が増加すると、カウンタ２１
のカウント値が発動エラー数に達し、カウンタ２１はキ
ャリー信号を送出する。フリップフロップ２５1 はその
キャリー信号に応じてセットされ、かつその出力に応じ
てフリップフロップ２５3 がセットされる。一方、カウ
ンタ２２は上述した周期毎にインバータ２７を介してフ
リップフロップ２５2 をリセットするので、フリップフ
ロップ２５4 の出力には、フリップフロップ２５3 に保
持された論理値「１」のビットが伝達され、アラーム信
号として出力される。
のカウント値が発動エラー数に達し、カウンタ２１はキ
ャリー信号を送出する。フリップフロップ２５1 はその
キャリー信号に応じてセットされ、かつその出力に応じ
てフリップフロップ２５3 がセットされる。一方、カウ
ンタ２２は上述した周期毎にインバータ２７を介してフ
リップフロップ２５2 をリセットするので、フリップフ
ロップ２５4 の出力には、フリップフロップ２５3 に保
持された論理値「１」のビットが伝達され、アラーム信
号として出力される。
【００３０】なお、このようにフリップフロップ２５3
に保持されていたビットは、上述したフリップフロップ
２５4 への伝達タイミングとほぼ同時にインバータ２６
を介してリセットされる。
に保持されていたビットは、上述したフリップフロップ
２５4 への伝達タイミングとほぼ同時にインバータ２６
を介してリセットされる。
【００３１】このようなアラーム信号の反転に応じて、
セレクタ２３は解除エラー数設定スイッチ３８2 をカウ
ンタ２１に接続し、かつセレクタ２４は解除クロック数
設定スイッチ３９2 をカウンタ２２に接続するので、カ
ウンタ２２は図３に示すカウンタ３７2 と同様にしてビ
ット誤り率が劣化した状態からの復旧検出を行う周期を
決定し、かつカウンタ２１は図３に示すカウンタ２６2
と同様にしてその周期内に発生するビット誤りの回数を
カウントする。
セレクタ２３は解除エラー数設定スイッチ３８2 をカウ
ンタ２１に接続し、かつセレクタ２４は解除クロック数
設定スイッチ３９2 をカウンタ２２に接続するので、カ
ウンタ２２は図３に示すカウンタ３７2 と同様にしてビ
ット誤り率が劣化した状態からの復旧検出を行う周期を
決定し、かつカウンタ２１は図３に示すカウンタ２６2
と同様にしてその周期内に発生するビット誤りの回数を
カウントする。
【００３２】ビット誤り率が劣化した状態では、解除カ
ウント数と解除エラー数とが従来例と同様のヒステリシ
ス特性が得られる値に設定されるので、カウンタ２１の
カウント値が解除エラー数に達してフリップフロップ２
５4 は同様にセットされ、アラーム信号の論理値は
「１」に保持される。
ウント数と解除エラー数とが従来例と同様のヒステリシ
ス特性が得られる値に設定されるので、カウンタ２１の
カウント値が解除エラー数に達してフリップフロップ２
５4 は同様にセットされ、アラーム信号の論理値は
「１」に保持される。
【００３３】ビット誤り率が減少してカウンタ２１のカ
ウント値が解除エラー数に達しなくなると、フリップフ
ロップ２５3 は先行する復旧検出周期にインバータ２６
を介してリセットされたままの状態を保持する。フリッ
プフロップ２５4 は、ビット誤り率が増加したときと同
様にして復旧検出周期毎にトリガされるが、その結果出
力されるアラーム信号の論理値はフリップフロップ２５
3 に保持されたビットに応じて「０」に設定される。
ウント値が解除エラー数に達しなくなると、フリップフ
ロップ２５3 は先行する復旧検出周期にインバータ２６
を介してリセットされたままの状態を保持する。フリッ
プフロップ２５4 は、ビット誤り率が増加したときと同
様にして復旧検出周期毎にトリガされるが、その結果出
力されるアラーム信号の論理値はフリップフロップ２５
3 に保持されたビットに応じて「０」に設定される。
【００３４】このように本実施例によれば、発動クロッ
ク数で指定されるビット誤り率の劣化検出周期と、解除
クロック数で指定されるビット誤り率の劣化状態からの
復旧検出周期とがカウンタ２２によって決定され、かつ
発動エラー数で指定されるビット誤り率の劣化検出と、
解除エラー数で指定されるビット誤り率の劣化状態から
の復旧検出とがカウンタ２１によって行われる。さら
に、監視条件については何ら制限されることなく従来例
と全く同じに設定することができ、かつこのようなカウ
ンタの共用に伴って必要となるセレクタ２３、２４その
他の回路は、上述した共用に伴い不要となったカウンタ
の約50％の規模の回路で実現可能である。
ク数で指定されるビット誤り率の劣化検出周期と、解除
クロック数で指定されるビット誤り率の劣化状態からの
復旧検出周期とがカウンタ２２によって決定され、かつ
発動エラー数で指定されるビット誤り率の劣化検出と、
解除エラー数で指定されるビット誤り率の劣化状態から
の復旧検出とがカウンタ２１によって行われる。さら
に、監視条件については何ら制限されることなく従来例
と全く同じに設定することができ、かつこのようなカウ
ンタの共用に伴って必要となるセレクタ２３、２４その
他の回路は、上述した共用に伴い不要となったカウンタ
の約50％の規模の回路で実現可能である。
【００３５】したがって、ビット誤り監視回路は、その
性能を保持したまま回路規模の低減がはかられる。な
お、本実施例では、エラーパルス信号として誤り訂正符
号の符号長毎にビット誤りが検出されたか否かを示す１
ビットの情報を取り込んでいるが、本発明は、このよう
な情報に限定されず、例えば、上述した符号長毎に検出
された誤りビットの数に等しい数のパルスがクロックに
同期して与えられる場合にも適用可能である。
性能を保持したまま回路規模の低減がはかられる。な
お、本実施例では、エラーパルス信号として誤り訂正符
号の符号長毎にビット誤りが検出されたか否かを示す１
ビットの情報を取り込んでいるが、本発明は、このよう
な情報に限定されず、例えば、上述した符号長毎に検出
された誤りビットの数に等しい数のパルスがクロックに
同期して与えられる場合にも適用可能である。
【００３６】また、本発明は、エラーパルス信号として
ビット誤りを示すビット列が所望の精度で与えられるな
らば、誤り訂正符号化方式の如何にかかわらず適用可能
であり、さらに、誤り訂正符号化方式が採用されている
か否かにかかわらず適用可能である。
ビット誤りを示すビット列が所望の精度で与えられるな
らば、誤り訂正符号化方式の如何にかかわらず適用可能
であり、さらに、誤り訂正符号化方式が採用されている
か否かにかかわらず適用可能である。
【００３７】さらに、本実施例では、アラーム信号とし
て１ビットの情報を出力しているが、本発明は、このよ
うなアラーム信号に限定されず、例えば、発動エラー数
や解除エラー数とエラーパルス信号のパルス数との差を
示す多値のアラーム信号を出力したり、その多値のアラ
ーム信号に応じて発動エラー数や解除エラー数の値を多
段階に切り替えてもよい。
て１ビットの情報を出力しているが、本発明は、このよ
うなアラーム信号に限定されず、例えば、発動エラー数
や解除エラー数とエラーパルス信号のパルス数との差を
示す多値のアラーム信号を出力したり、その多値のアラ
ーム信号に応じて発動エラー数や解除エラー数の値を多
段階に切り替えてもよい。
【００３８】また、本実施例では、カウンタ２１、２２
として並列入力端子に与えられる値をプリセット（ロー
ド）可能な８ビット長のアップカウンタを用いたが、本
発明は、これらのカウンタの形式を限定するものではな
く、例えば、カウンタ長については要求されるビット誤
りの監視精度、フレーム長その他に応じて任意に設定可
能であり、カウント方法については、所望の速度でカウ
ント動作が可能であれば、ダウンカウンタその他のどの
ようなカウンタを用いてもよい。
として並列入力端子に与えられる値をプリセット（ロー
ド）可能な８ビット長のアップカウンタを用いたが、本
発明は、これらのカウンタの形式を限定するものではな
く、例えば、カウンタ長については要求されるビット誤
りの監視精度、フレーム長その他に応じて任意に設定可
能であり、カウント方法については、所望の速度でカウ
ント動作が可能であれば、ダウンカウンタその他のどの
ようなカウンタを用いてもよい。
【００３９】さらに、本実施例では、ビット誤り率の劣
化検出とその劣化状態からの復旧検出の周期とが、それ
ぞれ発動クロック数設定スイッチ３９1 と解除クロック
数設定スイッチ３９2 とを用いて設定されるが、本発明
は、これらの周期を個別に設定をする必要がない場合に
は、これらのスイッチの何れか一方とセレクタ２４とを
取り除いて構成することもできる。
化検出とその劣化状態からの復旧検出の周期とが、それ
ぞれ発動クロック数設定スイッチ３９1 と解除クロック
数設定スイッチ３９2 とを用いて設定されるが、本発明
は、これらの周期を個別に設定をする必要がない場合に
は、これらのスイッチの何れか一方とセレクタ２４とを
取り除いて構成することもできる。
【００４０】また、本実施例では、発動エラー数、解除
エラー数、発動クロック数および解除クロック数がそれ
ぞれ発動エラー数設定スイッチ３８1 、解除エラー数設
定スイッチ３８2 、発動クロック数設定スイッチ３９1
および解除クロック数設定スイッチ３９2 上に設定され
ているが、本発明は、このような設定方法に限定され
ず、例えば、ソフトウエアの制御の下に設定・更新可能
なラッチ回路その他を介して設定してもよい。
エラー数、発動クロック数および解除クロック数がそれ
ぞれ発動エラー数設定スイッチ３８1 、解除エラー数設
定スイッチ３８2 、発動クロック数設定スイッチ３９1
および解除クロック数設定スイッチ３９2 上に設定され
ているが、本発明は、このような設定方法に限定され
ず、例えば、ソフトウエアの制御の下に設定・更新可能
なラッチ回路その他を介して設定してもよい。
【００４１】
【発明の効果】以上説明したように本発明では、復調さ
れた情報のビット誤り率の劣化検出とその劣化状態から
の復旧検出とが、これらの検出の基準となるエラーパル
ス信号のパルス数の閾値をアラーム信号に応じて切り替
えることにより単一のビット誤り回数積算手段によって
行われる。
れた情報のビット誤り率の劣化検出とその劣化状態から
の復旧検出とが、これらの検出の基準となるエラーパル
ス信号のパルス数の閾値をアラーム信号に応じて切り替
えることにより単一のビット誤り回数積算手段によって
行われる。
【００４２】すなわち、上述したビット誤り率とその劣
化の程度を対応づけるヒステリシスループについては何
ら制限されることなく従来例と同様に設定可能であり、
かつ従来例のように、上述したヒステリシスループに対
応する各閾値に応じて個別のビット誤り回数積算手段を
備える必要がないので、性能を保持しつつ回路規模を低
減することができる。
化の程度を対応づけるヒステリシスループについては何
ら制限されることなく従来例と同様に設定可能であり、
かつ従来例のように、上述したヒステリシスループに対
応する各閾値に応じて個別のビット誤り回数積算手段を
備える必要がないので、性能を保持しつつ回路規模を低
減することができる。
【００４３】したがって、監視対象となるチャネルの数
が多い場合や、カウンタ長を大きく設定することが要求
される場合にも、ビット誤り率監視回路を搭載した機器
の実装効率と信頼性を高めることができる。
が多い場合や、カウンタ長を大きく設定することが要求
される場合にも、ビット誤り率監視回路を搭載した機器
の実装効率と信頼性を高めることができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す図である。
【図３】従来のビット誤り率監視回路の構成例を示す図
である。
である。
１１ 保持手段 １３ 選択手段 １５ ビット誤り回数積算手段 ２１，２２，３６，３７ カウンタ ２３，２４ セレクタ ２５，３３〜３５ フリップフロップ ２６，２７，４０，４２ インバータ ３１ 発動制御部 ３２ 解除制御部 ３８1 発動エラー数設定スイッチ ３８2 解除エラー数設定スイッチ ３９1 発動クロック数設定スイッチ ３９2 解除クロック数設定スイッチ ４１，４３ オアゲート
フロントページの続き (72)発明者 相河 聡 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 復調された情報のビット誤りを示すエラ
ーパルス信号に応じて、所定の周期毎に前記情報のビッ
ト誤り率の劣化の程度をヒステリシスループにしたがっ
て示すアラーム信号が与えられ、かつそのアラーム信号
を前記周期毎に保持する保持手段（１１）を備えたビッ
ト誤り率監視回路において、 前記保持されたアラーム信号に応じて前記ヒステリシス
ループに対応した前記ビット誤り率の複数の閾値の何れ
か一つを選択する選択手段（１３）と、 前記周期毎に前記エラーパルス信号に応じて前記ビット
誤りの回数をカウントし、かつそのカウント値と前記選
択された閾値との大小関係に応じて前記アラーム信号を
出力するビット誤り回数積算手段（１５）とを備えたこ
とを特徴とするビット誤り率監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325909A JPH05160795A (ja) | 1991-12-10 | 1991-12-10 | ビット誤り率監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325909A JPH05160795A (ja) | 1991-12-10 | 1991-12-10 | ビット誤り率監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160795A true JPH05160795A (ja) | 1993-06-25 |
Family
ID=18181951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3325909A Withdrawn JPH05160795A (ja) | 1991-12-10 | 1991-12-10 | ビット誤り率監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160795A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679648A (en) * | 1994-11-30 | 1997-10-21 | The University Hospital | Methods for the treatment and prevention of fungal infections by administration of 3'-deoxypurine nucleosides |
| US6760552B1 (en) | 1999-03-29 | 2004-07-06 | Nec Corporation | Optical receiving circuit and optical communication device |
| JP2006217101A (ja) * | 2005-02-02 | 2006-08-17 | Nec Corp | 回線警報検出装置、回線警報検出方法及びプログラム |
| CN115223651A (zh) * | 2022-09-20 | 2022-10-21 | 睿力集成电路有限公司 | 一种计数电路、半导体存储器以及计数方法 |
-
1991
- 1991-12-10 JP JP3325909A patent/JPH05160795A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679648A (en) * | 1994-11-30 | 1997-10-21 | The University Hospital | Methods for the treatment and prevention of fungal infections by administration of 3'-deoxypurine nucleosides |
| US6760552B1 (en) | 1999-03-29 | 2004-07-06 | Nec Corporation | Optical receiving circuit and optical communication device |
| JP2006217101A (ja) * | 2005-02-02 | 2006-08-17 | Nec Corp | 回線警報検出装置、回線警報検出方法及びプログラム |
| JP4730515B2 (ja) * | 2005-02-02 | 2011-07-20 | 日本電気株式会社 | 回線警報検出装置、回線警報検出方法及びプログラム |
| CN115223651A (zh) * | 2022-09-20 | 2022-10-21 | 睿力集成电路有限公司 | 一种计数电路、半导体存储器以及计数方法 |
| CN115223651B (zh) * | 2022-09-20 | 2022-12-09 | 睿力集成电路有限公司 | 一种计数电路、半导体存储器以及计数方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3069504A (en) | Multiplex pulse code modulation system | |
| JPS62160830A (ja) | 選択呼出信号受信機 | |
| US4849995A (en) | Digital signal transmission system having frame synchronization operation | |
| JPH05160795A (ja) | ビット誤り率監視回路 | |
| US5946362A (en) | Apparatus for detecting clock failure for use in a synchronous transmission system | |
| US3770897A (en) | Frame synchronization system | |
| US20200162105A1 (en) | Serial general purpose input/output system | |
| US3729586A (en) | Digital guard-time circuit for use in a frame synchronization circuit | |
| JPH09219720A (ja) | 通信ネットワークにおける障害検出方法及び装置 | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| US6219416B1 (en) | Method and apparatus for processing FISU frames according to the Signalling System 7 protocol | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| JP2938594B2 (ja) | 伝送信号の擾乱吸収回路 | |
| JP2603165B2 (ja) | 故障報知信号検出回路 | |
| JP2814978B2 (ja) | フレーム同期回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JP2001359154A (ja) | Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 | |
| JP3548942B2 (ja) | フレーム同期回路 | |
| JP2970690B2 (ja) | 同期制御回路 | |
| KR0160502B1 (ko) | 통신 포트의 구조 검출 장치 | |
| JP2001339378A (ja) | フレーム同期検出回路 | |
| JP3246170B2 (ja) | データ通信装置 | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| JPH1051513A (ja) | パス監視システム | |
| JPH06125356A (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |