JP3246170B2 - データ通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、共通のデータバス
（伝送路）に対して複数のノード（データ送受信装置）
が接続された通信ネットワークにおいて、データ送信が
円滑に制御されるようにするデータ通信装置に関する。

【０００２】

【従来の技術】共通のバスラインに対して複数のノード
が接続されるようにした通信ネットワークが多用されて
いる。この様な通信ネットワークにおいて、各ノードは
データの処理を行うデータ処理部分（ＣＰＵ）と、この
ＣＰＵからの処理データをバスラインに対して送出する
データ送信部分（通信ＩＣ）とによって構成される。そ
して、データ送信部分において送出すべきデータがバス
ラインに対して何等かの理由によって正常に送信できな
かった場合はその送信エラーを検出し、データ処理部分
に送信エラーの発生を通知し、再度データ送信が試みら
れるようにしている。

【０００３】ここで、データ送信部分である通信ＩＣに
おいては、データ処理部分であるＣＰＵに対して送信エ
ラーがあったことを伝える必要があるもので、例えば特
開平１−１４３５３４号に開示された多重伝送方式にあ
っては、送信エラーを表現する固有の信号を通信ＩＣに
おいて作成し、この固有の信号をＣＰＵに対して伝送し
て、ＣＰＵおいて認知させて再送信の指示がされるよう
にしている。しかしながら、この様な送信不能状態を指
示する固有の信号、例えばチェックコードを作成するよ
うにすると、この固有信号を検知して処理する必要が生
じ、必然的にデータ処理部分であるＣＰＵの信号処理負
荷が増大するようになり、さらにデータの受信効率が低
下するような問題も生ずる。

【０００４】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、例えばバスラインに接続さ
れた他の送受信装置との送信タイミングと一致して送信
不能とされた送信エラー時において、送信部分からデー
タ処理部分に対して特別の信号を作成することなくその
送信エラーが伝達され、データ処理部における信号処理
負荷等を増大させることなく、円滑に再送信処理が行わ
れるようにして、この様な通信ネットワークの特にデー
タ送受信装置における構成の簡易化並びに送受信制御の
効率化が図れるようにしたデータ通信装置を提供しよう
とするものである。

【０００５】

【課題を解決するための手段】この発明に係るデータ通
信装置は、複数のデータ送受信装置が共通のデータ伝送
路に接続されるようにしたデータ通信ネットワークにお
いて、その各データ送受信装置は、データ処理手段とこ
のデータ処理手段で形成された送信データを前記伝送路
に送出するデータ送信手段とを備えて構成するもので、
このデータ送信手段は前記データ処理手段から送られた
データを格納する送信バッファ、およびこのデータの受
信を確認する受信確認信号を前記データ処理手段に出力
する手段を備え、この受信確認手段は前記送信バッファ
から前記伝送路にデータが正常に送出されなかった状態
で、正常にデータ出力されたときと異なる出力タイミン
グが設定され、送信エラーが前記データ処理手段で認知
されるようにしている。

【０００６】ここで前記データ送信手段は、前記伝送路
に対するデータ送信のエラーを検出する手段、このエラ
ー検出手段の検出結果の基づいて制御される前記受信確
認信号の出力手段を備え、この受信確認信号の出力手段
は送信エラーの検出されない正常状態で前記データ処理
手段からデータが送られるタイミングに合わせて出力タ
イミングを設定し、前記エラー検出手段でエラー検出さ
れた状態で、前記出力タイミングを少なくとも１バイト
分以上遅らせるようにしているもので、送信エラーの検
出の繰り返しでさらに受信確認信号の出力タイミングが
異なるようにされる。

【０００７】

【作用】この様に構成されるデータ通信装置にあって
は、バスラインにデータを送信するデータ送信手段にお
いて、常に送信バッファに格納されたデータが正常に送
り出されたか否かを監視していて、例えばバスラインに
接続された他の送受信装置からのデータ送出と同時にデ
ータの送出が意図されて、データ送信ができない状況の
ときには送信エラーが検出される。ここで、データ送信
装置に設定される送信バッファに送信データが格納され
ていない状態では、データ処理部分に対する指示信号が
ハイレベル（Ｈ）であって、データ処理部からのデータ
入力を許容している。そして、この指示信号は送信バッ
ファに所定のデータが格納されている状態でローレベル
（Ｌ）とされ、データ処理部分からデータ送信部分に送
られるデータの送受管理が行われる。そして、何等かの
事情によって送信バッファに格納されたデータがバスラ
インに正常に送出されなかった場合には、データ処理部
分からデータ送信部に次のデータが送られてきたとき
に、その送信データを例えば１バイト受信後に受信確認
信号がＬレベルとされるようになり、特別の信号を送る
ことなくデータ処理部分において前回のデータが正常に
バスラインに送り出されなかったことを認知することが
できる。したがって、送信エラーを示す特別の信号を使
用することなくデータ処理部においてバスラインへのデ
ータ送出が正常に行われたか否かを認知することがで
き、送信効率に影響を与えたり、さらには信号ラインを
追加してコストアップを招くようなことがない。

【０００８】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１で示すように電子制御ユニットにより構
成されるデータ送受信装置11は、送信すべきデータさら
には受信データを処理するデータ処理部分を構成するＣ
ＰＵ12と、このＣＰＵ12で処理されたデータを送受信す
るデータ送信部分を構成する通信ＩＣ13とによって構成
され、この通信ＩＣ13はデータ伝送路を構成するバスラ
イン14に接続されている。この図では省略しているが、
このバスライン14は複数のデータ送受信装置に対して共
通に設定されるもので、その各データ送受信装置はそれ
ぞれ図で示したと同様にＣＰＵおよび通信ＩＣによって
構成され、その各通信ＩＣがバスライン14に共通に接続
されて、相互にデータの交換が可能とされる。

【０００９】この様に構成されるデータ送受信装置11に
おいて、ＣＰＵ12から通信ＩＣ13に対して送信データが
送られるものであり、さらにこの送信データの区切りを
示す信号ＡがＣＰＵ12から通信ＩＣ13に送られる。ま
た、通信ＩＣ13からＣＰＵ12に対して、受信信号やさら
に後述する受信確認信号等の各種制御指令が送られるも
ので、通信ＩＣ13とバスライン14との間で、送信データ
および受信データの交換が行われる。

【００１０】すなわち、図２で示すようにＣＰＵ12から
通信ＩＣ13に向けて信号Ａが送られるもので、この信号
Ａに対応してＣＰＵ12から通信ＩＣ13に送信データが送
られる。そして、この送信データは通信ＩＣ13に設定さ
れる送信バッファに格納される。この送信バッファは、
データをバスライン14に送出するためのデータ格納手段
として機能されるもので、通信ＩＣ13がＣＰＵ12からの
送信データを受けとると、この送信データをバスライン
14に送出するまでの間保存する。

【００１１】この通信ＩＣ13においては、ＣＰＵ12から
送信データを受けとると、その送信データを送信バッフ
ァに入れて受信確認信号とされる信号ＢをＬレベルに立
ち下げる。その後、通信ＩＣ13はこの送信バッファに格
納されたデータをバスライン14に送出し、このバッファ
を空にしてＣＰＵ12からのデータが受け取られるように
する。この様にデータを受け取れる状態が設定される
と、これをＣＰＵ12に伝えるために、信号ＢをＨレベル
に立ち上げる。

【００１２】ここで、この様な手順で通信ＩＣ13からバ
スライン14に対して正常にデータの送出が行われている
と、図２で実線で示されるようにＣＰＵ12から通信ＩＣ
13の送信バッファにデータが格納されると共にＬレベル
に立ち下がり、送信バッファからバスライン14にデータ
が送出された後にＨレベルに立ち上がる。ＣＰＵ12にお
いてこの信号Ｂの出力タイミングを監視することによっ
て、通信ＩＣ13から正常にバスライン14に送出されたこ
とが確認できる。

【００１３】これに対して、例えばバスライン14に他の
データ送受信装置からのデータ送信が行われていたよう
な場合には、通信ＩＣ13からデータ送出ができなくなっ
て、正常送信の行われない送信エラーの状態となる。こ
の送信エラーが生じた場合には、これを検知した通信Ｉ
Ｃ13において信号Ｂの出力タイミング、具体的には信号
ＢのＬレベルに立ち下がるタイミングを遅らせる。

【００１４】すなわち、信号ＢのＬレベルに立ち下がる
タイミングを、正常時の送信バッファにおいてデータの
受け取れる状態が設定されるタイミングよりも、図に破
線で示すように１バイト分遅らせ、この信号Ｂの立ち下
がりのタイミングがＣＰＵ12において監視され検出され
るようにする。したがって、通常に使用されている通信
ＩＣ13における受信確認信号である信号Ｂの出力タイミ
ング（ＨレベルからＬレベルの切り替わるタイミング）
によって、ＣＰＵ12で正常にデータ送信されなかったこ
とが確認され、例えば再送信の指令等が出される。

【００１５】図３はデータ送受信装置11をより詳細に示
したもので、ＣＰＵ12は通信ＩＣ13から送られてくる信
号Ｂに入力される信号Ｂの検出回路21を備え、信号Ｂの
ＨレベルからＬレベルに切り替わるタイミングを監視し
ている。そして、この信号Ｂの出力タイミングである立
ち下がりタイミングの判断結果に基づいて、正常にデー
タが送出されたか否かを判断する。

【００１６】そして、例えば信号Ｂの立ち下がりのタイ
ミングが、例えば１バイトである１段階分遅れる方向に
変化していることが判定されたならば再送出処理を行わ
せ、また信号Ｂの立ち下がりが２バイト分遅れていると
判断されたならば、データ送信回路22に指令を与えて、
送信タイミングが異ならせるようにして通信ＩＣ13に向
けてデータを出力させる。さらに信号Ｂの立ち下がりタ
イミングが３バイト分遅れていると判断されたときは通
信手段選択回路23に指令を与え、通信手段を切り換える
ように指令する。

【００１７】通信ＩＣ13においては、バスライン14に対
してデータが正常に送出されたか否かを検出するエラー
検出回路25を備える。このエラー検出回路25において通
信エラーが検出されたならば、カウンタ26が計数歩進さ
れるもので、このカウンタ26はエラー検出回路26におい
てエラーが検出されないとき、すなわち正常にデータ送
出が行われたときにリセットされるようにしている。す
なわち、１回目のデータ送出において正常にデータが送
出されないとカウンタ26が計数歩進されるものである
が、データの再送出で正常にデータ送信が行われたとき
は、このカウンタ26がリセットされるもので、連続的に
正常にデータが送出されない回数が計数されるようにな
る。

【００１８】信号Ｂの出力回路27においては、このカウ
ンタ26の計数値を監視しているもので、その計数値に対
応して信号Ｂの出力タイミング、すなわちＨレベルから
Ｌレベルの切り替わるタイミングを監視する。そして、
カウンタ26の計数値が例えば“５”とされるまでは、信
号Ｂの出力タイミングである立ち下がりタイミングを正
常時より１段階遅らせる。また、カウンタ26の計数値が
それ以上となったときは、信号Ｂの出力タイミングを２
段階遅らせ、さらにカウンタ26の計数値が例えば“７”
を越えた状態で信号Ｂの出力タイミングを３段階遅らせ
る。

【００１９】送信用バッファ28には、ＣＰＵ12のデータ
の送出回路22からの送信データが結合されて、この送信
データを記憶格納している。そして、この送信バッファ
28で格納されたデータが、バスライン14に対して出力さ
れるようにする。

【００２０】ここで、この送信バッファ28は信号Ｂの出
力回路27で監視され、ＣＰＵ12から送信データを受けと
ると、その送信データを送信バッファ28に入れて受信確
認信号である信号ＢをＬレベルに立ち下げる。その後、
通信ＩＣ13はこの送信バッファ28格納されたデータをバ
スライン14に送出し、このバッファを空にしてＣＰＵ12
からのデータが受け取られるようにするもので、この様
にデータを受け取れる状態が設定されると信号ＢをＨレ
ベルに立ち上げ、正常時の信号Ｂのタイミング制御がさ
れるようにする。この正常時の出力タイミングが、カウ
ンタ26の計数値に基づいて前述したように可変制御され
るものである。

【００２１】この様なデータ通信装置11における動作の
流れを、図４に示すフローチャートおよび図５で示すタ
イミングチャートによって説明する。まずステップ301
において通信ＩＣ13からデータの送信が行われ、ステッ
プ302 でこのデータ送信が正常に行われたか否かを判定
する。このステップ302 でデータの送信が失敗ではなく
正常に行われたことが確認されたならば、ステップ303
に進んで失敗回数を計数しているカウンタ26をリセット
する。

【００２２】ステップ302 で送信の失敗が確認されたな
らば、ステップ304 に進んでカウンタ26を計数歩進し、
失敗回数を計数する。ステップ305 ではこのカウンタ26
の計数値に基づいて送信失敗回数が、例えば５回を越え
るか否かを判定しているもので、失敗回数が連続５回未
満の状態ではステップ306 に進んで信号Ｂの立ち下がり
のタイミングを１段階、すなわち１バイト分遅らせる。
この信号Ｂのタイミングが１段階遅らされることによ
り、信号Ｂの検出回路21からの出力で、データの再送信
が繰り返される。

【００２３】ステップ305 で送信の失敗回数が５回以上
連続したことが確認されたならば、ステップ307 に進ん
でさらにカウンタ26の計数値に基づいて、失敗回数が７
回連続したか否かを判定する。失敗回数が５回から７回
に達しない状態と判定されたならば、ステップ308 に進
んで信号Ｂの出力タイミングである立ち下がりタイミン
グを２段階（２バイト）分遅らせる方向に変更し、ステ
ップ309 でバスライン14にデータを送出する周期を遅ら
せる。

【００２４】例えば、バスラインに接続された他のデー
タ送受信装置からのデータ送出周期と一致して、データ
の送出が失敗している場合には、このデータの送出の周
期を延ばすことによって、このデータ送受信装置11から
のデータ送出周期と他のデータ送受信装置のデータ送出
周期を異ならせることができ、正常にデータ送出できる
機会が増大され、データ送出失敗の可能性を減少させる
ことができる。

【００２５】ステップ307 で失敗回数が７回以上と判定
されたときは、ステップ310 に進んで信号Ｂの出力タイ
ミングである立ち下がりタイミングを、さらに１段階遅
らせて、正常時よりも３段階、すなわち３バイト分送れ
て信号ＢがＨレベルからＬレベルに立ち下げられるよう
にする。そして、ステップ311 でＣＰＵ12において予備
の通信手段に切り換えられるようにする。

【００２６】バスラインにデータが正常に送られない原
因は、バスライン14に対して接続される複数のデータ送
受信装置からのデータ送出タイミングが一致するのが一
般的で、この場合は再送信または送信周期を異ならせる
ことで、その問題は解決される。しかし、通信手段に障
害が存在する場合には、再送信や周期を異ならせた送信
を繰り返しても正常なデータ送信が行われない。

【００２７】ステップ311 はこの様な場合に対処したも
ので、図６で示すようにＣＰＵに１２に対して正規の通
信ＩＣ１３１ を設定すると共に、予備の通信ＩＣ132
を並列的に設定し、制御信号をＣＰＵ12から正規の通信
ＩＣ131 のイネーブル端子に供給すると共に、この制御
信号をインバータで反転して予備の通信ＩＣ13のイネー
ブル端子に供給する。

【００２８】ここで予備の通信ＩＣ132 としては、例え
ばディスクリートで作られた簡易的に通信のみが行える
回路で構成すればよいものであり、また正規の通信ＩＣ
131と同じ構成のものを並列的に設定するようにしても
よい。そして、通常は出力をハイインピーダンスとして
バスライン14に影響を与えないように設定し、正規の通
信ＩＣ131 に障害が生じたときに予備として通信ＩＣ13
2 が使用できるようにしている。

【００２９】図７は１つのバスラインに対して、例えば
３組のデータ送受信装置である電子制御ユニット（ＥＣ
Ｕ）が接続された場合にデータ送出の状態例を示すもの
で、第１ないし第３のＥＣＵそれぞれにおいて、通信Ｉ
Ｃからバスラインに対するデータ送出のタイミングが異
なれば、第１ないし第３のＥＣＵそれぞれにおいて正常
なデータ送出が行われる。しかし、例えば第１のＥＣＵ
と第３のＥＣＵの送信タイミングが一致した場合には、
第１および第３のＥＣＵにおいてそれぞれ１回目の送出
失敗が計数され、さらに第１および第３のＥＣＵの２回
目のデータ送出と、第２のＥＣＵのデータ送出のタイミ
ングが一致すると、第１および第３のＥＣＵでそれぞれ
第２回目の失敗が計数され、第２のＥＣＵで１回目の失
敗が計数される。

【００３０】この様にして、第１および第２のＥＣＵに
おいてそれぞれ２回目の送信失敗が計数され、さらにこ
の失敗が繰り返されてＮ回（例えば５回）に達すると
（この場合第２のＥＣＵにおいても同一周期で再送信が
繰り返されると、第２のＥＣＵのＮ−１回目の失敗も同
期する）、第１および第２のＥＣＵにおいてはそれぞれ
Ｔ1 およびＴ2 の時間送信周期を延ばす。ここで、Ｔ1
およびＴ2 は同じであると、送信周期を延ばしても再び
送信データが衝突するため、Ｔ１とＴ2 は異ならせて設
定する。この様に第１および第２のＥＣＵの送信周期が
延ばされると、第２のＥＣＵの送信周期は第１および第
３の送信周期と一致することがなく、第２のＥＣＵのＮ
回目の送信は正常に行われる。そして、第１および第２
のＥＣＵにおいても、それぞれＴ1 およびＴ2 の周期後
において正常な送信が行われる。

【００３１】

【発明の効果】以上のようにこの発明に係るデータ通信
装置によれば、例えばバスラインに接続された他の送受
信装置との送信タイミングと一致して送信不能とされる
ような送信エラー時において、送信部分からデータ処理
部分に対して特別の信号を作成することなく、通常に使
用されている受信確認信号によってその送信エラーが伝
達され、データ処理部における信号処理負荷等を増大さ
せることなく円滑に再送信処理等が行われて、通信ネッ
トワークにおける特にデータ送受信装置の構成の簡易化
並びに送受信制御の効率化が図れる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るデータ通信装置の概
略的な構成を説明する図。

【図２】上記実施例における信号さらにデータの状態を
説明するタイミングチャート。

【図３】上記実施例の特に１つのデータ送受信装置部の
具体的な構成を説明する図。

【図４】この実施例装置の動作を説明するフローチャー
ト。

【図５】同じく信号およびデータの状態を説明するタイ
ミングチャート。

【図６】データ送受信装置の変形例を説明する構成図。

【図７】例えば３組のユニットが存在する場合のデータ
通信の状況を説明する図。

【符号の説明】

11…データ送受信装置、12…ＣＰＵ、13…通信ＩＣ、14
…バスライン、21…信号Ｂの検出回路、22…データの送
信回路、23…通信線回路、 25…エラー検出回路、26…
カウンタ、27…信号Ｂの出力回路、28…送信用バッフ
ァ。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 複数のデータ送受信装置が共通のデータ
   伝送路に接続されるようにしたデータ通信ネットワーク
   において、その各データ送受信装置は、 データ処理を行うデータ処理手段と、 このデータ処理手段で形成された送信データが供給され
   て、この送信データを前記伝送路に送出するデータ送信
   手段とを備え、 このデータ送信手段は、送信エラー検出手段、連続的に
   発生する送信エラーを計数する手段、前記データ処理手
   段から送られたデータを格納する送信バッファ、および
   この送信バッファへのデータ入力を確認する受信確認信
   号を前記データ処理手段に出力する確認信号出力手段を
   備え、この受信確認手段では前記送信バッファから前記
   伝送路にデータが正常に送信されない送信エラー検出時
   に、正常にデータ出力されたときとは異なる出力タイミ
   ングが設定され、さらに前記計数手段の計数値が所定値
   に達したときに前記受信確認信号の出力タイミングがさ
   らに異なって設定されるようにして、この受信確認信号
   によって前記データ処理手段で送信エラーが認知され
   て、その再送信処理がされるようにしたことを特徴とす
   るデータ通信装置。
2. 【請求項２】 前記データ送信手段は、前記伝送路に対
   するデータ送信のエラーを検出する手段、このエラー検
   出手段の検出結果に基づいて制御される前記受信確認信
   号の出力手段を備え、この受信確認信号出力手段は前記
   エラーが検出されない正常状態で前記データ処理手段か
   らデータが送られるタイミングに合わせて前記受信確認
   信号の出力タイミングを設定し、前記エラー検出手段で
   エラー検出された状態で、前記受信確認信号の出力タイ
   ミングを少なくとも１バイト分遅らせるようにした請求
   項１記載のデータ通信装置。
3. 【請求項３】 前記エラー検出手段は、そのエラー検出
   に伴って計数されるカウンタを含み構成され、このカウ
   ンタは前記エラー検出回路のエラー未検出でリセットさ
   れるようにすると共に、さらにその計数値が特定される
   設定値を越えた状態を検出するエラー多発検出手段を備
   えて、このエラー多発検出手段からの出力は前記受信確
   認信号発生手段に指示を与えて、前記受信確認信号の出
   力タイミングをさらに少なくとも１バイト遅らせるよう
   にした請求項２記載のデータ通信装置。
4. 【請求項４】 前記エラー検出手段は、そのエラー検出
   に伴って計数されるカウンタを含み構成され、このカウ
   ンタは前記エラー検出回路のエラー未検出でリセットさ
   れるようにすると共に、その計数値が特定される設定値
   を越えた状態を検出するエラー多発検出手段を備え、こ
   のエラー多発検出手段は前記受信確認信号発生手段に指
   示を与えて、さらに少なくとも１バイト遅らせた受信確
   認信号を発生するように構成されるもので、前記データ
   処理手段ではこの受信確認信号を検出する手段を設け
   て、出力タイミングが正常時より少なくとも２バイト分
   以上遅れた受信確認信号の検出で前記データ送信手段に
   前記伝送路に送信する送信周期を延ばす指令を与える手
   段を備えるようにした請求項２記載のデータ通信装置。
5. 【請求項５】 前記データ送信手段は、正規の通信手段
   と共にこれと並列に設定された予備の通信手段を含み構
   成され、送出エラーが繰り返される状態で前記正規の通
   信手段からのにデータ出力に代わり、前記予備の通信手
   段からのデータ出力が前記伝送路に接続されるようにし
   た請求項１記載のデータ通信装置。