JPH06302608A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JPH06302608A JPH06302608A JP8503593A JP8503593A JPH06302608A JP H06302608 A JPH06302608 A JP H06302608A JP 8503593 A JP8503593 A JP 8503593A JP 8503593 A JP8503593 A JP 8503593A JP H06302608 A JPH06302608 A JP H06302608A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- opening
- resist
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜に開口された開口部への金属膜形成に
おいて、開口部と金属膜との間の隙間によって金属の応
力緩和を図り、また金属膜下層の有機系物質膜の反りに
よって剥離性を向上できる半導体素子およびその製造方
法を提供する。 【構成】 リフトオフプロセスにより開口部内に金属膜
が形成されるダイオードであって、Ｓｉ基板６上の酸化
膜７の開口部９内に金属膜１０を形成する場合に、その
金属膜１０の形成温度を従来に比べて高い約１８０℃以
上とし、レジスト８を開口部９の内部に侵入させて開口
部９内にレジスト８による障壁を形成する。その後、そ
の上層に金属膜１０を形成した後にレジスト８を剥離し
た場合に、金属膜１０はレジスト８が侵入された領域に
形成されず、この領域部分に隙間１１が生じることによ
ってその後の熱処理などによる内部応力でのレジスト８
下への応力集中の発生が防止できるようになっている。
おいて、開口部と金属膜との間の隙間によって金属の応
力緩和を図り、また金属膜下層の有機系物質膜の反りに
よって剥離性を向上できる半導体素子およびその製造方
法を提供する。 【構成】 リフトオフプロセスにより開口部内に金属膜
が形成されるダイオードであって、Ｓｉ基板６上の酸化
膜７の開口部９内に金属膜１０を形成する場合に、その
金属膜１０の形成温度を従来に比べて高い約１８０℃以
上とし、レジスト８を開口部９の内部に侵入させて開口
部９内にレジスト８による障壁を形成する。その後、そ
の上層に金属膜１０を形成した後にレジスト８を剥離し
た場合に、金属膜１０はレジスト８が侵入された領域に
形成されず、この領域部分に隙間１１が生じることによ
ってその後の熱処理などによる内部応力でのレジスト８
下への応力集中の発生が防止できるようになっている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子およびその
製造技術に関し、特にリフトオフプロセスにより開口部
内に金属膜の電極を形成するダイオードなどにおいて、
応力集中の緩和または剥離性の向上が金属膜の形成温度
により制御可能とされる半導体素子およびその製造方法
に適用して有効な技術に関する。
製造技術に関し、特にリフトオフプロセスにより開口部
内に金属膜の電極を形成するダイオードなどにおいて、
応力集中の緩和または剥離性の向上が金属膜の形成温度
により制御可能とされる半導体素子およびその製造方法
に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、ダイオードのような半導体素
子の大量生産品は、そのウェハ製造プロセスにおいて、
従来より工程短縮の点で有効なリフトオフ方式によって
金属膜の形成が行われている。
子の大量生産品は、そのウェハ製造プロセスにおいて、
従来より工程短縮の点で有効なリフトオフ方式によって
金属膜の形成が行われている。
【０００３】すなわち、Ｓｉ基板上に酸化膜などの絶縁
膜を形成し、その開口部内に金属膜を形成する場合に、
開口部と同形状のレジストなどの有機系物質膜を形成
し、さらにその上層に金属膜を蒸着方式により形成した
後、レジストを溶解剥離することで開口部内に金属膜が
形成できるものである。
膜を形成し、その開口部内に金属膜を形成する場合に、
開口部と同形状のレジストなどの有機系物質膜を形成
し、さらにその上層に金属膜を蒸着方式により形成した
後、レジストを溶解剥離することで開口部内に金属膜が
形成できるものである。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、蒸着による金属膜形成工程での
基板温度（約１５０℃）が低いために、図４(a) に示す
ように金属膜１０が開口部９内に侵入し、金属膜１０が
(b) のように開口部９の全面積に形成され、この金属膜
１０と周囲の酸化膜７との熱による応力の違いが問題と
なっている。
な従来技術においては、蒸着による金属膜形成工程での
基板温度（約１５０℃）が低いために、図４(a) に示す
ように金属膜１０が開口部９内に侵入し、金属膜１０が
(b) のように開口部９の全面積に形成され、この金属膜
１０と周囲の酸化膜７との熱による応力の違いが問題と
なっている。
【０００５】すなわち、この熱応力の差が要因となって
図示部分（一点鎖線による丸部分）に応力集中が発生
し、酸化膜７、下層のＳｉ基板６間に破壊モードのクラ
ックが入り易くなり、このような状態でバンプ電極を上
層に形成した場合には、このバンプ電極が容易に剥がれ
易くなって致命的な製品不良が発生することになる。
図示部分（一点鎖線による丸部分）に応力集中が発生
し、酸化膜７、下層のＳｉ基板６間に破壊モードのクラ
ックが入り易くなり、このような状態でバンプ電極を上
層に形成した場合には、このバンプ電極が容易に剥がれ
易くなって致命的な製品不良が発生することになる。
【０００６】そこで、本発明の目的は、絶縁膜に開口さ
れた開口部への金属膜形成において、開口部より多少内
部に金属膜を形成し、開口部と金属膜との間に隙間を設
けることによって金属の応力緩和を図ることができる半
導体素子およびその製造方法を提供することにある。
れた開口部への金属膜形成において、開口部より多少内
部に金属膜を形成し、開口部と金属膜との間に隙間を設
けることによって金属の応力緩和を図ることができる半
導体素子およびその製造方法を提供することにある。
【０００７】また、本発明の他の目的は、開口部への金
属膜の形成後に、有機系物質膜の反りによって剥離性を
向上させることができる半導体素子の製造方法を提供す
ることにある。
属膜の形成後に、有機系物質膜の反りによって剥離性を
向上させることができる半導体素子の製造方法を提供す
ることにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明の半導体素子は、半導体
基板上の絶縁膜に開口部が形成され、かつこの開口部に
金属膜が形成される半導体素子であって、金属膜と絶縁
膜との間に隙間を設けるものである。
基板上の絶縁膜に開口部が形成され、かつこの開口部に
金属膜が形成される半導体素子であって、金属膜と絶縁
膜との間に隙間を設けるものである。
【００１１】また、本発明の半導体素子の製造方法は、
半導体基板上の絶縁膜に開口部を形成し、この開口部と
同形状の有機系物質膜を表面とし、さらに有機系物質膜
の上層に金属膜を形成する場合に、金属膜の形成温度を
制御するものである。
半導体基板上の絶縁膜に開口部を形成し、この開口部と
同形状の有機系物質膜を表面とし、さらに有機系物質膜
の上層に金属膜を形成する場合に、金属膜の形成温度を
制御するものである。
【００１２】たとえば、前記金属膜の形成時の温度を約
１８０℃以上とし、有機系物質膜の開口部側端部を開口
部の側壁に沿って侵入させるようにしたものである。
１８０℃以上とし、有機系物質膜の開口部側端部を開口
部の側壁に沿って侵入させるようにしたものである。
【００１３】また、前記金属膜の形成時の温度を約１２
０℃以下とし、有機系物質膜の開口部側端部を開口部に
対して反対側に反らせるようにしたものである。
０℃以下とし、有機系物質膜の開口部側端部を開口部に
対して反対側に反らせるようにしたものである。
【００１４】
【作用】前記した半導体素子およびその製造方法によれ
ば、金属膜と絶縁膜との間に隙間が設けられることによ
り、基板界面へ生じる応力を隙間で緩和し、その後の熱
処理などによる内部応力での絶縁膜下への応力集中の発
生を防止することができる。これにより、金属膜の金属
固有の応力差による半導体素子の破壊を回避することが
でき、同時に使用金属の拡大が可能となる。
ば、金属膜と絶縁膜との間に隙間が設けられることによ
り、基板界面へ生じる応力を隙間で緩和し、その後の熱
処理などによる内部応力での絶縁膜下への応力集中の発
生を防止することができる。これにより、金属膜の金属
固有の応力差による半導体素子の破壊を回避することが
でき、同時に使用金属の拡大が可能となる。
【００１５】たとえば、金属膜の形成温度が従来に比べ
て高い約１８０℃以上の場合は、金属膜の下層の有機系
物質膜を開口部に侵入させ、開口部内に有機系物質膜に
よる障壁を形成することができるので、金属膜と絶縁膜
との間に隙間を容易に形成することができる。
て高い約１８０℃以上の場合は、金属膜の下層の有機系
物質膜を開口部に侵入させ、開口部内に有機系物質膜に
よる障壁を形成することができるので、金属膜と絶縁膜
との間に隙間を容易に形成することができる。
【００１６】一方、金属膜の形成温度が従来に比べて低
い約１２０℃以下の場合には、有機系物質膜を開口部に
対して反対側に反らせ、半導体基板に対する有機系物質
膜の段差を広げることができるので、有機系物質膜の剥
離性を向上させることができる。
い約１２０℃以下の場合には、有機系物質膜を開口部に
対して反対側に反らせ、半導体基板に対する有機系物質
膜の段差を広げることができるので、有機系物質膜の剥
離性を向上させることができる。
【００１７】すなわち、基板上に絶縁物を有し、その絶
縁物に開口部があり、さらにその絶縁物の開口部内に金
属膜を形成する方法として、絶縁膜上に有機系物質を同
形状に形成するリフトオフ方式を用いた場合に適用さ
れ、その有機系物質の温度での形状変化を金属膜の形成
時の温度により制御することができる。これにより、半
導体素子のリフトオフプロセスにおいて、応力集中の緩
和または剥離性の向上を図ることができる。
縁物に開口部があり、さらにその絶縁物の開口部内に金
属膜を形成する方法として、絶縁膜上に有機系物質を同
形状に形成するリフトオフ方式を用いた場合に適用さ
れ、その有機系物質の温度での形状変化を金属膜の形成
時の温度により制御することができる。これにより、半
導体素子のリフトオフプロセスにおいて、応力集中の緩
和または剥離性の向上を図ることができる。
【００１８】
【実施例１】図１は本発明の一実施例である半導体素子
を示す断面図、図２は本実施例の半導体素子の製造過程
において、金属膜の形成状態を説明する断面図である。
を示す断面図、図２は本実施例の半導体素子の製造過程
において、金属膜の形成状態を説明する断面図である。
【００１９】まず、図１により本実施例の半導体素子の
構成を説明する。
構成を説明する。
【００２０】本実施例の半導体素子は、たとえばリフト
オフプロセスにより開口部内に金属膜が形成されるダイ
オードとされ、バンプ電極１が形成されたチップ２がガ
ラススリーブ３内に収納され、その両端がリード線４の
接続されたヒートシンク材によるスタッド５で気密封止
され、ガラス封止構造のＤＨＤ（Double Heatsink Diod
e ）型となっている。
オフプロセスにより開口部内に金属膜が形成されるダイ
オードとされ、バンプ電極１が形成されたチップ２がガ
ラススリーブ３内に収納され、その両端がリード線４の
接続されたヒートシンク材によるスタッド５で気密封止
され、ガラス封止構造のＤＨＤ（Double Heatsink Diod
e ）型となっている。
【００２１】そして、このダイオードにおいては、絶縁
膜上の開口部内に金属膜を形成する場合に、その後の熱
処理などによる内部応力での絶縁膜下への応力集中を緩
和するために、後述するように金属膜と絶縁膜との間に
隙間が設けられている。
膜上の開口部内に金属膜を形成する場合に、その後の熱
処理などによる内部応力での絶縁膜下への応力集中を緩
和するために、後述するように金属膜と絶縁膜との間に
隙間が設けられている。
【００２２】次に、本実施例の作用について、半導体素
子の製造過程における金属膜の形成状態を図２により説
明する。
子の製造過程における金属膜の形成状態を図２により説
明する。
【００２３】始めに、ダイオードのような大量生産品
は、一般的にリフトオフ方式により電極を形成する。こ
の場合、ＰＮ接合が形成されたＳｉ基板（半導体基板）
６において、そのＳｉ基板６のＳｉＯ2 などの酸化膜
（絶縁膜）７上にレジスト（有機系物質膜）８を形成し
た後、紫外線の照射により形状の形成を行う。
は、一般的にリフトオフ方式により電極を形成する。こ
の場合、ＰＮ接合が形成されたＳｉ基板（半導体基板）
６において、そのＳｉ基板６のＳｉＯ2 などの酸化膜
（絶縁膜）７上にレジスト（有機系物質膜）８を形成し
た後、紫外線の照射により形状の形成を行う。
【００２４】さらに、このレジスト８を保護材として開
口部９の酸化膜７を除去する場合、特にエッチング液に
よるウェット方式ではその形状の制御が難しく、酸化膜
７の断面形状は制御し難いものとなっている。
口部９の酸化膜７を除去する場合、特にエッチング液に
よるウェット方式ではその形状の制御が難しく、酸化膜
７の断面形状は制御し難いものとなっている。
【００２５】そして、その状態で金属膜１０を上層に蒸
着などの方式により形成すると、開口部９内の端に金属
膜１０が蒸着されてしまい、従来のように酸化膜７と金
属膜１０との応力集中が生じ易くなり、Ｓｉ基板６にク
ラックを発生させる原因となる。
着などの方式により形成すると、開口部９内の端に金属
膜１０が蒸着されてしまい、従来のように酸化膜７と金
属膜１０との応力集中が生じ易くなり、Ｓｉ基板６にク
ラックを発生させる原因となる。
【００２６】ところが、本実施例においては、Ｓｉ基板
６上の酸化膜７の開口部９内に金属膜１０を形成する場
合に、その金属膜１０の形成温度を従来に比べて高い約
１８０℃以上とし、図２(a) に示すようにその金属膜１
０の下層のレジスト８を開口部９の側壁に沿って侵入さ
せ、開口部９内にレジスト８による障壁を形成する。
６上の酸化膜７の開口部９内に金属膜１０を形成する場
合に、その金属膜１０の形成温度を従来に比べて高い約
１８０℃以上とし、図２(a) に示すようにその金属膜１
０の下層のレジスト８を開口部９の側壁に沿って侵入さ
せ、開口部９内にレジスト８による障壁を形成する。
【００２７】たとえば、金属膜１０を形成する場合、そ
のプリベーク温度を実温度で２００±１０℃の範囲にす
ることで、レジスト８を開口部９内に容易に侵入させて
金属膜１０のマスクを行うことができる。
のプリベーク温度を実温度で２００±１０℃の範囲にす
ることで、レジスト８を開口部９内に容易に侵入させて
金属膜１０のマスクを行うことができる。
【００２８】その後、その上層に金属膜１０を形成した
後にレジスト８を剥離した場合に、金属膜１０は開口部
９の内側のレジスト８が侵入された領域に形成されず、
この領域部分に図２(b) のような隙間１１が生じ、この
隙間１１によってその後の熱処理などによる内部応力で
のレジスト８下への応力集中の発生を防止することがで
きる。
後にレジスト８を剥離した場合に、金属膜１０は開口部
９の内側のレジスト８が侵入された領域に形成されず、
この領域部分に図２(b) のような隙間１１が生じ、この
隙間１１によってその後の熱処理などによる内部応力で
のレジスト８下への応力集中の発生を防止することがで
きる。
【００２９】そして、金属膜１０上にバンプ電極１を形
成し、Ｓｉ基板６をチップ２毎にダイシングした後、ガ
ラススリーブ３内に収納してスタッド５で気密封止する
ことにより、ガラス封止型のスイッチングダイオードな
どが完成される。
成し、Ｓｉ基板６をチップ２毎にダイシングした後、ガ
ラススリーブ３内に収納してスタッド５で気密封止する
ことにより、ガラス封止型のスイッチングダイオードな
どが完成される。
【００３０】従って、本実施例の半導体素子によれば、
金属膜１０を形成する場合のプリベーク温度を約１８０
℃以上とし、レジスト８を開口部９内に侵入させて金属
膜１０の遮閉領域を形成することにより、金属膜１０と
酸化膜７との間に隙間１１を容易に形成することがで
き、その後の処理による応力集中を緩和してバンプ電極
１の剥がれなどによる致命的な製造不良の発生を防止す
ることができる。
金属膜１０を形成する場合のプリベーク温度を約１８０
℃以上とし、レジスト８を開口部９内に侵入させて金属
膜１０の遮閉領域を形成することにより、金属膜１０と
酸化膜７との間に隙間１１を容易に形成することがで
き、その後の処理による応力集中を緩和してバンプ電極
１の剥がれなどによる致命的な製造不良の発生を防止す
ることができる。
【００３１】
【実施例２】図３は本発明の他の実施例である半導体素
子の製造過程において、金属膜の形成状態を説明する断
面図である。
子の製造過程において、金属膜の形成状態を説明する断
面図である。
【００３２】本実施例の半導体素子は、実施例１と同様
にリフトオフプロセスにより開口部９内に金属膜１０が
形成されるガラス封止構造のＤＨＤ型ダイオードとさ
れ、実施例１との相違点は、逆に従来の金属膜１０の形
成温度より低くしてレジスト（有機系物質膜）８の剥離
性を向上させる点である。
にリフトオフプロセスにより開口部９内に金属膜１０が
形成されるガラス封止構造のＤＨＤ型ダイオードとさ
れ、実施例１との相違点は、逆に従来の金属膜１０の形
成温度より低くしてレジスト（有機系物質膜）８の剥離
性を向上させる点である。
【００３３】すなわち、Ｓｉ基板（半導体基板）６上の
酸化膜（絶縁膜）７の開口部９に金属膜１０を形成する
場合に、その金属膜１０の形成温度を従来に比べて低い
約１２０℃以下とし、レジスト８における熱の照射面と
その裏面との温度の違いによる収縮差を利用し、図３
(a) に示すように金属膜１０の下層のレジスト８を開口
部９に対して反対側に反らせて逆テーパー形状とするも
のである。
酸化膜（絶縁膜）７の開口部９に金属膜１０を形成する
場合に、その金属膜１０の形成温度を従来に比べて低い
約１２０℃以下とし、レジスト８における熱の照射面と
その裏面との温度の違いによる収縮差を利用し、図３
(a) に示すように金属膜１０の下層のレジスト８を開口
部９に対して反対側に反らせて逆テーパー形状とするも
のである。
【００３４】これにより、金属膜１０の段差被覆が悪く
なり、その後の薬液１２によりレジスト８を除去する場
合に、逆テーパー形状によりＳｉ基板６に対するレジス
ト８の段差が広がっている部分に図３(b) のように薬液
１２を侵入させ、これによってレジスト８を容易に剥離
することができる。
なり、その後の薬液１２によりレジスト８を除去する場
合に、逆テーパー形状によりＳｉ基板６に対するレジス
ト８の段差が広がっている部分に図３(b) のように薬液
１２を侵入させ、これによってレジスト８を容易に剥離
することができる。
【００３５】従って、本実施例の半導体素子によれば、
金属膜１０を形成する場合の温度を約１２０℃以下と
し、レジスト８を開口部９に対して反対側に逆テーパー
形状とすることにより、レジスト８を除去する場合に薬
液１２の侵入により容易に剥離することができ、特にＳ
ｉ基板６に対する酸化膜７の段差が低いツェナダイオー
ドなどのリフトオフプロセスに良好に適用可能である。
金属膜１０を形成する場合の温度を約１２０℃以下と
し、レジスト８を開口部９に対して反対側に逆テーパー
形状とすることにより、レジスト８を除去する場合に薬
液１２の侵入により容易に剥離することができ、特にＳ
ｉ基板６に対する酸化膜７の段差が低いツェナダイオー
ドなどのリフトオフプロセスに良好に適用可能である。
【００３６】以上、本発明者によってなされた発明を実
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００３７】たとえば、本実施例の半導体素子について
は、金属膜を形成する場合に、金属膜の金属固有の応力
差による破壊を回避することができるので、特に金属膜
として使用できる金属種類の拡大が可能となる。
は、金属膜を形成する場合に、金属膜の金属固有の応力
差による破壊を回避することができるので、特に金属膜
として使用できる金属種類の拡大が可能となる。
【００３８】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるガラス封止構造の
ＤＨＤ型ダイオードに適用した場合について説明した
が、これに限定されるものではなく、絶縁膜の開口部に
金属膜を形成する他の半導体素子についても広く適用可
能である。
てなされた発明をその利用分野であるガラス封止構造の
ＤＨＤ型ダイオードに適用した場合について説明した
が、これに限定されるものではなく、絶縁膜の開口部に
金属膜を形成する他の半導体素子についても広く適用可
能である。
【００３９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４０】(1).半導体基板上において、絶縁膜の開口
部に形成される金属膜と、開口部周囲の絶縁膜との間に
隙間を設けることにより、この隙間によって基板界面へ
生じる応力を緩和して半導体素子の破壊を回避すること
ができるので、半導体素子の製造不良の発生を防止する
ことが可能となる。
部に形成される金属膜と、開口部周囲の絶縁膜との間に
隙間を設けることにより、この隙間によって基板界面へ
生じる応力を緩和して半導体素子の破壊を回避すること
ができるので、半導体素子の製造不良の発生を防止する
ことが可能となる。
【００４１】(2).半導体基板上の絶縁膜に開口部を形成
し、この開口部と同形状の有機系物質膜を表面とし、さ
らに有機系物質膜の上層に金属膜を形成する場合に、た
とえば金属膜の形成時の温度を約１８０℃以上に制御す
ることにより、有機系物質膜の開口部側端部を開口部の
側壁に沿って侵入させて、開口部内に有機系物質膜によ
る障壁を形成することができるので、基板界面への応力
集中による破壊を回避できる開口部内への隙間の形成が
容易に可能となる。
し、この開口部と同形状の有機系物質膜を表面とし、さ
らに有機系物質膜の上層に金属膜を形成する場合に、た
とえば金属膜の形成時の温度を約１８０℃以上に制御す
ることにより、有機系物質膜の開口部側端部を開口部の
側壁に沿って侵入させて、開口部内に有機系物質膜によ
る障壁を形成することができるので、基板界面への応力
集中による破壊を回避できる開口部内への隙間の形成が
容易に可能となる。
【００４２】(3).前記(2) と逆に、有機系物質膜の上層
に金属膜を形成する場合の温度を約１２０℃以下に制御
することにより、有機系物質膜の開口部側端部を開口部
に対して反対側に反らせて、半導体基板に対する有機系
物質膜の段差を広げることができるので、特に絶縁膜の
段差が低い半導体素子において、有機系物質膜の剥離性
の向上が可能となる。
に金属膜を形成する場合の温度を約１２０℃以下に制御
することにより、有機系物質膜の開口部側端部を開口部
に対して反対側に反らせて、半導体基板に対する有機系
物質膜の段差を広げることができるので、特に絶縁膜の
段差が低い半導体素子において、有機系物質膜の剥離性
の向上が可能となる。
【００４３】(4).前記(1) および(2) により、金属膜の
金属固有の応力差による半導体素子の破壊を回避するこ
とができるので、金属膜として使用できる金属種類の拡
大が可能となる。
金属固有の応力差による半導体素子の破壊を回避するこ
とができるので、金属膜として使用できる金属種類の拡
大が可能となる。
【００４４】(5).前記(1) および(2) により、バンプ電
極の剥がれなどの致命的な不良を撲滅することができる
ので、信頼性の向上と歩留の改善が可能となる。
極の剥がれなどの致命的な不良を撲滅することができる
ので、信頼性の向上と歩留の改善が可能となる。
【００４５】(6).前記(1) 〜(3) により、リフトオフ性
を向上させることができるので、従来、リフトオフプロ
セスが適用できない製品への適用範囲の拡大と、そのプ
ロセスの簡素化および工程短縮が可能となる。
を向上させることができるので、従来、リフトオフプロ
セスが適用できない製品への適用範囲の拡大と、そのプ
ロセスの簡素化および工程短縮が可能となる。
【図１】本発明の実施例1 である半導体素子を示す断面
図である。
図である。
【図２】実施例１の半導体素子の製造過程において、金
属膜の形成状態を説明する断面図である。
属膜の形成状態を説明する断面図である。
【図３】本発明の実施例２である半導体素子の製造過程
において、金属膜の形成状態を説明する断面図である。
において、金属膜の形成状態を説明する断面図である。
【図４】従来技術の一例である半導体素子の製造過程に
おいて、金属膜の形成状態を説明する断面図である。
おいて、金属膜の形成状態を説明する断面図である。
１ バンプ電極 ２ チップ ３ ガラススリーブ ４ リード線 ５ スタッド ６ Ｓｉ基板（半導体基板） ７ 酸化膜（絶縁膜） ８ レジスト（有機系物質膜） ９ 開口部 １０ 金属膜 １１ 隙間 １２ 薬液
Claims (4)
- 【請求項１】 半導体基板上の絶縁膜に開口部が形成さ
れ、かつ該開口部に金属膜が形成される半導体素子であ
って、前記金属膜と前記絶縁膜との間に隙間を設けるこ
とを特徴とする半導体素子。 - 【請求項２】 請求項１記載の半導体素子の製造方法で
あって、前記半導体基板上の絶縁膜に開口部を形成し、
該開口部と同形状の有機系物質膜を表面とし、さらに該
有機系物質膜の上層に金属膜を形成する場合に、該金属
膜の形成温度を制御することを特徴とする半導体素子の
製造方法。 - 【請求項３】 前記金属膜の形成時の温度を約１８０℃
以上とし、前記有機系物質膜の開口部側端部を前記開口
部の側壁に沿って侵入させて、前記金属膜と前記絶縁膜
との間に隙間を形成することを特徴とする請求項２記載
の半導体素子の製造方法。 - 【請求項４】 前記金属膜の形成時の温度を約１２０℃
以下とし、前記有機系物質膜の開口部側端部を前記開口
部に対して反対側に反らせて、前記半導体基板に対する
該有機系物質膜の段差を広げることを特徴とする請求項
２記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8503593A JP3217182B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体素子の製造方法および半導体製品ならびにダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8503593A JP3217182B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体素子の製造方法および半導体製品ならびにダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302608A true JPH06302608A (ja) | 1994-10-28 |
| JP3217182B2 JP3217182B2 (ja) | 2001-10-09 |
Family
ID=13847449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8503593A Expired - Lifetime JP3217182B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体素子の製造方法および半導体製品ならびにダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217182B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080460B2 (en) | 2008-11-26 | 2011-12-20 | Micron Technology, Inc. | Methods of forming diodes |
-
1993
- 1993-04-13 JP JP8503593A patent/JP3217182B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080460B2 (en) | 2008-11-26 | 2011-12-20 | Micron Technology, Inc. | Methods of forming diodes |
| US8343828B2 (en) | 2008-11-26 | 2013-01-01 | Micron Technology, Inc. | Methods of forming diodes |
| US8617958B2 (en) | 2008-11-26 | 2013-12-31 | Micron Technology, Inc. | Methods of forming diodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3217182B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
| US3465209A (en) | Semiconductor devices and methods of manufacture thereof | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| CN108414121A (zh) | 一种GaN压力传感器制备方法及器件 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| JPH06302608A (ja) | 半導体素子およびその製造方法 | |
| JP6708087B2 (ja) | 半導体装置の製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| JPS61241932A (ja) | 半導体装置およびその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2002100773A (ja) | 半導体装置及びその製造方法 | |
| JPH05335322A (ja) | メサ型半導体装置の製造方法 | |
| KR100883864B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPH04316332A (ja) | 半導体装置の製造方法 | |
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| EP0056482B1 (en) | Glass passivation semiconductor device and method of manufacturing the same | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| KR20040078532A (ko) | 반도체 장치 | |
| JPS6252962A (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPS59163850A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070803 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080803 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110803 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130803 |
|
| EXPY | Cancellation because of completion of term |