JPH06301633A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH06301633A JPH06301633A JP5091280A JP9128093A JPH06301633A JP H06301633 A JPH06301633 A JP H06301633A JP 5091280 A JP5091280 A JP 5091280A JP 9128093 A JP9128093 A JP 9128093A JP H06301633 A JPH06301633 A JP H06301633A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma
- address
- data transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】 ＤＭＡコントローラー８は、転送先アドレス
カウンター８−４のデータをアドレスバス１１へ出力
し、ＶＲＡＭ３へリード信号を出力し、データをリード
し、内蔵のレジスタ８−７に取り込む。レジスタ８−５
に記憶されている、ＲＡＭ７からリードしたデータとの
論理演算を論理演算回路８−８により行なった結果のデ
ータをデータバス１２へ出力し、ＶＲＡＭ３へライト信
号を出力して、ＶＲＡＭ３へデータを格納させる。 【効果】 データ転送時間を利用して効率よく論理演算
データ処理を行なうことが可能で、プログラム実行によ
る処理時間を削減することができ、システムの処理速度
を向上させることが可能である。
カウンター８−４のデータをアドレスバス１１へ出力
し、ＶＲＡＭ３へリード信号を出力し、データをリード
し、内蔵のレジスタ８−７に取り込む。レジスタ８−５
に記憶されている、ＲＡＭ７からリードしたデータとの
論理演算を論理演算回路８−８により行なった結果のデ
ータをデータバス１２へ出力し、ＶＲＡＭ３へライト信
号を出力して、ＶＲＡＭ３へデータを格納させる。 【効果】 データ転送時間を利用して効率よく論理演算
データ処理を行なうことが可能で、プログラム実行によ
る処理時間を削減することができ、システムの処理速度
を向上させることが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ、プログラムメ
モリ、データメモリからなるマイコンシステムにおい
て、プログラム実行によらずに、ＤＭＡ（ダイレクトメ
モリアクセス）方式によるデータ転送を行なうことによ
り、データ転送時間を節約するデータ転送装置に関する
ものである。
モリ、データメモリからなるマイコンシステムにおい
て、プログラム実行によらずに、ＤＭＡ（ダイレクトメ
モリアクセス）方式によるデータ転送を行なうことによ
り、データ転送時間を節約するデータ転送装置に関する
ものである。
【０００２】
【従来の技術】ＣＰＵ、プログラムメモリ、データメモ
リからなる一般的なマイコンシステムの例を図２に示
す。図２に示すシステムは、ＣＰＵ（中央処理装置）
１、ＰＰＵ（周辺処理装置）２、ＶＲＡＭ（ビデオＲＡ
Ｍ）３、ＶＲＡＭインターフェイス４、表示装置５、Ｃ
ＰＵ用プログラムＲＯＭ６、ＣＰＵ用ワークＲＡＭ７お
よびＤＭＡコントローラー８からなり、ＣＰＵ１がＲＯ
Ｍ６のプログラムを実行して作成した画像データをＶＲ
ＡＭ３へ転送し、ＰＰＵ２がＶＲＡＭ３の画像データを
表示装置５へ転送して表示する画像表示システムであ
る。
リからなる一般的なマイコンシステムの例を図２に示
す。図２に示すシステムは、ＣＰＵ（中央処理装置）
１、ＰＰＵ（周辺処理装置）２、ＶＲＡＭ（ビデオＲＡ
Ｍ）３、ＶＲＡＭインターフェイス４、表示装置５、Ｃ
ＰＵ用プログラムＲＯＭ６、ＣＰＵ用ワークＲＡＭ７お
よびＤＭＡコントローラー８からなり、ＣＰＵ１がＲＯ
Ｍ６のプログラムを実行して作成した画像データをＶＲ
ＡＭ３へ転送し、ＰＰＵ２がＶＲＡＭ３の画像データを
表示装置５へ転送して表示する画像表示システムであ
る。
【０００３】このシステムにおけるデータ処理およびデ
ータ転送は次のように行なわれる。
ータ転送は次のように行なわれる。
【０００４】 ＣＰＵ１が、ＲＯＭ６のプログラムに
従って、画像データを作成し、ＲＡＭ７に蓄える。
従って、画像データを作成し、ＲＡＭ７に蓄える。
【０００５】 ＣＰＵ１が、ＤＭＡコントローラー８
に、ＤＭＡデータ転送元開始アドレスおよびＤＭＡデー
タ転送先開始アドレス（ＶＲＡＭ３の転送開始アドレ
ス）とＤＭＡデータ転送データ数を、アドレスバス９お
よびデータバス１０を通じて指定する。
に、ＤＭＡデータ転送元開始アドレスおよびＤＭＡデー
タ転送先開始アドレス（ＶＲＡＭ３の転送開始アドレ
ス）とＤＭＡデータ転送データ数を、アドレスバス９お
よびデータバス１０を通じて指定する。
【０００６】 ＤＭＡコントローラー８は、ＣＰＵ１
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
【０００７】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次に、ＣＰＵ１がデータバス１０に出
力するデータを、選択されたカウンターにセットする。
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次に、ＣＰＵ１がデータバス１０に出
力するデータを、選択されたカウンターにセットする。
【０００８】 ＣＰＵがＤＭＡコントローラー８に、
次のようにしてＤＭＡデータ転送開始の起動をかけ、Ｃ
ＰＵ１アドレス９およびデータバス１０を解放する。
次のようにしてＤＭＡデータ転送開始の起動をかけ、Ｃ
ＰＵ１アドレス９およびデータバス１０を解放する。
【０００９】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡコントローラー８の制御レジスタ
８−６を選択し、次に、ＣＰＵ１がデータバス１０に出
力するＤＭＡデータ転送起動を表すデータを制御レジス
タ８−６にセットする。
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡコントローラー８の制御レジスタ
８−６を選択し、次に、ＣＰＵ１がデータバス１０に出
力するＤＭＡデータ転送起動を表すデータを制御レジス
タ８−６にセットする。
【００１０】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータバス１０に出力させ、このデ
ータを内蔵のデータ保持用レジスタ８−５に取り込み、
リード信号を停止する。
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータバス１０に出力させ、このデ
ータを内蔵のデータ保持用レジスタ８−５に取り込み、
リード信号を停止する。
【００１１】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、データ保持用レジスタ８
−５のデータをデータバス１２へ出力し、ＶＲＡＭ３へ
ライト信号を出力して、ＶＲＡＭ３ヘデータを格納さ
せ、ライト信号を停止する。
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、データ保持用レジスタ８
−５のデータをデータバス１２へ出力し、ＶＲＡＭ３へ
ライト信号を出力して、ＶＲＡＭ３ヘデータを格納さ
せ、ライト信号を停止する。
【００１２】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送元アドレスカウンター８
−３、ＤＭＡデータ転送先アドレスカウンター８−４を
カウントアップさせる。
タ８−６が、ＤＭＡデータ転送元アドレスカウンター８
−３、ＤＭＡデータ転送先アドレスカウンター８−４を
カウントアップさせる。
【００１３】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
【００１４】ＤＭＡデータ転送データ数カウンター８−
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
【００１５】 ＣＰＵ１は、ＲＯＭ６のプログラムに
従い、画像データを生成し、ＲＡＭ７に蓄える。
従い、画像データを生成し、ＲＡＭ７に蓄える。
【００１６】この間に、ＰＰＵ２がＶＲＡＭ３から画像
データを読み込み、表示装置５に出力する。
データを読み込み、表示装置５に出力する。
【００１７】10 からの処理を繰り返す。
【００１８】
【発明が解決しようとする課題】以上のようなデータ処
理およびデータ転送では、 （課題１） ＣＰＵ１がＲＯＭ６のプログラムを実行す
ることにより新たに作成してＲＡＭ７に蓄えた画像デー
タとＶＲＡＭ３に転送されたデータとの論理演算結果を
ＶＲＡＭ３に書き込む場合には、ＣＰＵ１がＲＯＭ６の
プログラムを実行することにより、ＶＲＡＭ３の１アド
レス分のデータをリードして、ＣＰＵ１の内部レジスタ
に保持しておき、ＲＯＭ６のプログラムの実行により、
ＲＡＭ７の１アドレス分のデータをリードして、これら
のデータについて論理演算を行なった結果をＲＡＭ７に
蓄えておき、これらのプログラム実行による処理をすべ
てのアドレスに対して行なった後に、ＤＭＡコントロー
ラー８を起動してＤＭＡデータ転送を行なう必要がある
ため、ＣＰＵ１のプログラム実行による処理時間が多
く、システム全体の処理速度を上げるのが困難であっ
た。
理およびデータ転送では、 （課題１） ＣＰＵ１がＲＯＭ６のプログラムを実行す
ることにより新たに作成してＲＡＭ７に蓄えた画像デー
タとＶＲＡＭ３に転送されたデータとの論理演算結果を
ＶＲＡＭ３に書き込む場合には、ＣＰＵ１がＲＯＭ６の
プログラムを実行することにより、ＶＲＡＭ３の１アド
レス分のデータをリードして、ＣＰＵ１の内部レジスタ
に保持しておき、ＲＯＭ６のプログラムの実行により、
ＲＡＭ７の１アドレス分のデータをリードして、これら
のデータについて論理演算を行なった結果をＲＡＭ７に
蓄えておき、これらのプログラム実行による処理をすべ
てのアドレスに対して行なった後に、ＤＭＡコントロー
ラー８を起動してＤＭＡデータ転送を行なう必要がある
ため、ＣＰＵ１のプログラム実行による処理時間が多
く、システム全体の処理速度を上げるのが困難であっ
た。
【００１９】（課題２） またＶＲＡＭ３に転送された
データにある一定の論理演算を行なう場合には、ＣＰＵ
１がＲＯＭ６のプログラムの実行により、ＶＲＡＭ３の
１アドレス分のデータをリードして、ＣＰＵ１の内部レ
ジスタに保持しておき、ＲＯＭ６のプログラムの実行に
より、ある一定の論理演算を１アドレス分のデータに対
して行なった後のデータを、ＲＡＭ７に蓄えておき、こ
れらのプログラム実行による処理をすべてのアドレスに
対して行なった後に、ＤＭＡコントローラー８を起動し
て、ＤＭＡデータ転送を行なう必要があるため、ＣＰＵ
１のプログラム実行による処理時間が多く、システム全
体の処理速度を上げるのが困難であった。
データにある一定の論理演算を行なう場合には、ＣＰＵ
１がＲＯＭ６のプログラムの実行により、ＶＲＡＭ３の
１アドレス分のデータをリードして、ＣＰＵ１の内部レ
ジスタに保持しておき、ＲＯＭ６のプログラムの実行に
より、ある一定の論理演算を１アドレス分のデータに対
して行なった後のデータを、ＲＡＭ７に蓄えておき、こ
れらのプログラム実行による処理をすべてのアドレスに
対して行なった後に、ＤＭＡコントローラー８を起動し
て、ＤＭＡデータ転送を行なう必要があるため、ＣＰＵ
１のプログラム実行による処理時間が多く、システム全
体の処理速度を上げるのが困難であった。
【００２０】（課題３） さらに、ＶＲＡＭ３のすべて
のアドレス領域に一定のデータを書き込む場合には、Ｃ
ＰＵ１がＲＯＭ６のプログラムを実行することにより直
接ＶＲＡＭ３に一定のデータを書き込むか、あるいは、
ＣＰＵ１がＲＯＭ６のプログラムを実行することにより
ＲＡＭ７のすべてのアドレス領域に一定のデータを書き
込んだ後にＤＭＡコントローラー８を起動してＤＭＡデ
ータ転送を行なう必要があるため、いずれの場合にもＣ
ＰＵ１のプログラム実行による処理時間が多く、システ
ム全体の処理速度を上げるのが困難であった。
のアドレス領域に一定のデータを書き込む場合には、Ｃ
ＰＵ１がＲＯＭ６のプログラムを実行することにより直
接ＶＲＡＭ３に一定のデータを書き込むか、あるいは、
ＣＰＵ１がＲＯＭ６のプログラムを実行することにより
ＲＡＭ７のすべてのアドレス領域に一定のデータを書き
込んだ後にＤＭＡコントローラー８を起動してＤＭＡデ
ータ転送を行なう必要があるため、いずれの場合にもＣ
ＰＵ１のプログラム実行による処理時間が多く、システ
ム全体の処理速度を上げるのが困難であった。
【００２１】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、ＤＭＡコントローラーを改良し、 （手段１） ＤＭＡデータ転送元メモリの所望のアドレ
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望のアドレス領域から読み出したデータとの論
理演算を行なった結果のデータを、ＤＭＡデータ転送先
メモリの読み出しアドレスと同じアドレスに書き込む手
段を設けた。
に、本発明では、ＤＭＡコントローラーを改良し、 （手段１） ＤＭＡデータ転送元メモリの所望のアドレ
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望のアドレス領域から読み出したデータとの論
理演算を行なった結果のデータを、ＤＭＡデータ転送先
メモリの読み出しアドレスと同じアドレスに書き込む手
段を設けた。
【００２２】（手段２） また、ＤＭＡデータ転送元メ
モリアドレスを固定し、ＤＭＡデータ転送元メモリの所
望のアドレスから読み出した一定のデータと、ＤＭＡデ
ータ転送先メモリの所望のアドレス領域から読み出した
データとの論理演算を行なった結果のデータを、ＤＭＡ
データ転送先メモリの読み出しアドレスと同じアドレス
に書き込む手段を設けた。
モリアドレスを固定し、ＤＭＡデータ転送元メモリの所
望のアドレスから読み出した一定のデータと、ＤＭＡデ
ータ転送先メモリの所望のアドレス領域から読み出した
データとの論理演算を行なった結果のデータを、ＤＭＡ
データ転送先メモリの読み出しアドレスと同じアドレス
に書き込む手段を設けた。
【００２３】（手段３） さらにＤＭＡデータ転送元メ
モリのアドレスを固定し、ＤＭＡ転送元メモリの所望の
アドレスから読み出した一定のデータをＤＭＡ転送先メ
モリの所望のアドレスに転送する手段を設けた。
モリのアドレスを固定し、ＤＭＡ転送元メモリの所望の
アドレスから読み出した一定のデータをＤＭＡ転送先メ
モリの所望のアドレスに転送する手段を設けた。
【００２４】
【作用】上記手段を用いることにより、 （作用１） ＤＭＡデータ転送元メモリの所望のアドレ
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望のアドレス領域から読み出したデータとの論
理演算を行なった結果のデータを、ＤＭＡデータ転送先
メモリの読み出しアドレスと同じアドレスに書き込むこ
とにより、データ転送時間を利用して、効率よく論理演
算データ処理を行なうことが可能となった。
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望のアドレス領域から読み出したデータとの論
理演算を行なった結果のデータを、ＤＭＡデータ転送先
メモリの読み出しアドレスと同じアドレスに書き込むこ
とにより、データ転送時間を利用して、効率よく論理演
算データ処理を行なうことが可能となった。
【００２５】（作用２） また、ＤＭＡデータ転送元メ
モリのアドレスを固定し、ＤＭＡデータ転送元メモリの
所望のアドレスから読み出した一定のデータと、ＤＭＡ
データ転送先メモリの所望のアドレス領域から読み出し
たデータとの論理演算を行なった結果のデータを、ＤＭ
Ａデータ転送先メモリの読み出しアドレスと同じアドレ
スに書き込むことにより、データ転送時間を利用して、
既に転送済みのデータに対して効率よく一定の論理演算
データ処理を行なうことが可能となった。
モリのアドレスを固定し、ＤＭＡデータ転送元メモリの
所望のアドレスから読み出した一定のデータと、ＤＭＡ
データ転送先メモリの所望のアドレス領域から読み出し
たデータとの論理演算を行なった結果のデータを、ＤＭ
Ａデータ転送先メモリの読み出しアドレスと同じアドレ
スに書き込むことにより、データ転送時間を利用して、
既に転送済みのデータに対して効率よく一定の論理演算
データ処理を行なうことが可能となった。
【００２６】（作用３） さらに、ＤＭＡデータ転送元
メモリアドレスを固定する手段を用いることにより、Ｄ
ＭＡ転送先メモリの所望のアドレス領域に同一のデータ
を効率よく書き込むことが可能となった。
メモリアドレスを固定する手段を用いることにより、Ｄ
ＭＡ転送先メモリの所望のアドレス領域に同一のデータ
を効率よく書き込むことが可能となった。
【００２７】
【実施例】本発明の実施例のブロック図を図１に示す。
図１に示すシステムは、ＣＰＵ（中央処理装置）１、Ｐ
ＰＵ（周辺処理装置）２、ＶＲＡＭ（ビデオＲＡＭ）
３、ＶＲＡＭインターフェイス４、表示装置５、ＣＰＵ
用プログラムＲＯＭ６、ＣＰＵ用ワークＲＡＭ７および
ＤＭＡコントローラー８からなり、ＣＰＵ１がＲＯＭ６
のプログラムを実行して作成した画像データをＶＲＡＭ
３へ転送して、ＰＰＵ２がＶＲＡＭ３の画像データを表
示装置５へ転送して表示するシステムである。
図１に示すシステムは、ＣＰＵ（中央処理装置）１、Ｐ
ＰＵ（周辺処理装置）２、ＶＲＡＭ（ビデオＲＡＭ）
３、ＶＲＡＭインターフェイス４、表示装置５、ＣＰＵ
用プログラムＲＯＭ６、ＣＰＵ用ワークＲＡＭ７および
ＤＭＡコントローラー８からなり、ＣＰＵ１がＲＯＭ６
のプログラムを実行して作成した画像データをＶＲＡＭ
３へ転送して、ＰＰＵ２がＶＲＡＭ３の画像データを表
示装置５へ転送して表示するシステムである。
【００２８】このシステムにおけるデータ処理およびデ
ータ転送は次のように行なわれる。
ータ転送は次のように行なわれる。
【００２９】（実施例１） ＣＰＵ１がＲＯＭ６のプロ
グラムを実行することにより新たに作成してＲＡＭ７に
蓄えた画像データとＶＲＡＭ３に転送されたデータとの
論理演算結果をＶＲＡＭ３に書き込む場合。
グラムを実行することにより新たに作成してＲＡＭ７に
蓄えた画像データとＶＲＡＭ３に転送されたデータとの
論理演算結果をＶＲＡＭ３に書き込む場合。
【００３０】 ＣＰＵ１が、ＲＯＭ６のプログラムに
従って、画像データを作成し、ＲＡＭ７に蓄える。
従って、画像データを作成し、ＲＡＭ７に蓄える。
【００３１】 ＣＰＵ１が、ＤＭＡコントローラー８
に、ＤＭＡ転送元開始アドレスおよびＤＭＡデータ転送
先開始アドレス（ＶＲＡＭ３の転送開始アドレス）とＤ
ＭＡデータ転送データ数を、アドレスバス９およびデー
タバス１０を通じて指定する。
に、ＤＭＡ転送元開始アドレスおよびＤＭＡデータ転送
先開始アドレス（ＶＲＡＭ３の転送開始アドレス）とＤ
ＭＡデータ転送データ数を、アドレスバス９およびデー
タバス１０を通じて指定する。
【００３２】 ＤＭＡコントローラー８は、ＣＰＵ１
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
【００３３】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
【００３４】 ＣＰＵ１がＤＭＡコントローラー８
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
【００３５】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１アドレスバス９に出力するアドレスをデコードする
ことにより、ＤＭＡコントローラー８の制御レジスタ８
−６を選択し、次に、ＣＰＵ１がデータバス１０に出力
するＤＭＡデータ転送起動を表すデータを制御レジスタ
８−６にセットする。
Ｕ１アドレスバス９に出力するアドレスをデコードする
ことにより、ＤＭＡコントローラー８の制御レジスタ８
−６を選択し、次に、ＣＰＵ１がデータバス１０に出力
するＤＭＡデータ転送起動を表すデータを制御レジスタ
８−６にセットする。
【００３６】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
【００３７】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、ＶＲＡＭ３へリード信号
を出力し、ＶＲＡＭ３からデータをリードし、内蔵のデ
ータ保持用レジスタ８−７に取り込んで、リード信号を
停止し、ＲＡＭ７からリードしたデータとの論理演算を
論理演算回路８−８により行った結果のデータをデータ
バス１２へ出力し、ＶＲＡＭ３へライト信号を出力し
て、ＶＲＡＭ３へデータを格納させ、ライト信号を停止
する。
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、ＶＲＡＭ３へリード信号
を出力し、ＶＲＡＭ３からデータをリードし、内蔵のデ
ータ保持用レジスタ８−７に取り込んで、リード信号を
停止し、ＲＡＭ７からリードしたデータとの論理演算を
論理演算回路８−８により行った結果のデータをデータ
バス１２へ出力し、ＶＲＡＭ３へライト信号を出力し
て、ＶＲＡＭ３へデータを格納させ、ライト信号を停止
する。
【００３８】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送元アドレスカウンター８
−３、ＤＭＡデータ転送先アドレスカウンター８−４を
カウントアップさせる。
タ８−６が、ＤＭＡデータ転送元アドレスカウンター８
−３、ＤＭＡデータ転送先アドレスカウンター８−４を
カウントアップさせる。
【００３９】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
【００４０】ＤＭＡデータ転送データ数カウンター８−
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
【００４１】 ＣＰＵ１は、ＲＯＭ６のプログラムに
従い、画像データを生成し、ＲＡＭ７に蓄える。
従い、画像データを生成し、ＲＡＭ７に蓄える。
【００４２】この間に、ＰＰＵ２がＶＲＡＭ３から画像
データを読み込み、表示装置５に出力する。
データを読み込み、表示装置５に出力する。
【００４３】10 からの処理を繰り返す。
【００４４】（実施例２） ＶＲＡＭ３に転送されたデ
ータにある一定の論理演算を行なう場合。
ータにある一定の論理演算を行なう場合。
【００４５】 ＣＰＵ１が、ＲＯＭ６のプログラムに
従って、画像データを作成し、ＲＡＭ７に蓄える。
従って、画像データを作成し、ＲＡＭ７に蓄える。
【００４６】 ＣＰＵ１が、ＤＭＡコントローラー８
に、ＤＭＡ転送元開始アドレスおよびＤＭＡデータ転送
先開始アドレス（ＶＲＡＭ３の転送開始アドレス）とＤ
ＭＡデータ転送データ数を、アドレスバス９およびデー
タバス１０を通じて指定する。
に、ＤＭＡ転送元開始アドレスおよびＤＭＡデータ転送
先開始アドレス（ＶＲＡＭ３の転送開始アドレス）とＤ
ＭＡデータ転送データ数を、アドレスバス９およびデー
タバス１０を通じて指定する。
【００４７】 ＤＭＡコントローラー８は、ＣＰＵ１
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
【００４８】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
【００４９】 ＣＰＵ１がＤＭＡコントローラー８
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
【００５０】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレス９に出力するアドレスをデコードするこ
とにより、ＤＭＡコントローラー８の制御レジスタ８−
６を選択し、次に、ＣＰＵ１がデータバス１０に出力す
るＤＭＡデータ転送起動を表すデータを制御レジスタ８
−６にセットする。
Ｕ１がアドレス９に出力するアドレスをデコードするこ
とにより、ＤＭＡコントローラー８の制御レジスタ８−
６を選択し、次に、ＣＰＵ１がデータバス１０に出力す
るＤＭＡデータ転送起動を表すデータを制御レジスタ８
−６にセットする。
【００５１】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
【００５２】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、ＶＲＡＭ３へリード信号
を出力し、ＶＲＡＭ３からデータをリードし、内蔵のデ
ータ保持用レジスタ８−７に取り込んで、リード信号を
停止し、ＲＡＭ７からリードしたデータとの論理演算を
論理演算回路８−８により行った結果のデータをデータ
バス１２へ出力し、ＶＲＡＭ３へライト信号を出力し
て、ＶＲＡＭ３へデータを格納させ、ライト信号を停止
する。
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、ＶＲＡＭ３へリード信号
を出力し、ＶＲＡＭ３からデータをリードし、内蔵のデ
ータ保持用レジスタ８−７に取り込んで、リード信号を
停止し、ＲＡＭ７からリードしたデータとの論理演算を
論理演算回路８−８により行った結果のデータをデータ
バス１２へ出力し、ＶＲＡＭ３へライト信号を出力し
て、ＶＲＡＭ３へデータを格納させ、ライト信号を停止
する。
【００５３】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送先アドレスカウンター８
−４をカウントアップさせる。このとき、ＤＭＡデータ
転送元アドレスカウンター８ー３は固定させておく。
タ８−６が、ＤＭＡデータ転送先アドレスカウンター８
−４をカウントアップさせる。このとき、ＤＭＡデータ
転送元アドレスカウンター８ー３は固定させておく。
【００５４】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
【００５５】ＤＭＡデータ転送データ数カウンター８−
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
【００５６】 ＣＰＵ１は、ＲＯＭ６のプログラムに
従い、画像データを生成し、ＲＡＭ７に蓄える。
従い、画像データを生成し、ＲＡＭ７に蓄える。
【００５７】この間に、ＰＰＵ２がＶＲＡＭ３から画像
データを読み込み、表示装置５に出力する。
データを読み込み、表示装置５に出力する。
【００５８】10 からの処理を繰り返す。
【００５９】（実施例３） ＶＲＡＭ３のすべてのアド
レス領域に一定のデータを書き込む場合。
レス領域に一定のデータを書き込む場合。
【００６０】 ＣＰＵ１が、ＲＯＭ６のプログラムに
従って、画像データを作成し、ＲＡＭ７に蓄える。
従って、画像データを作成し、ＲＡＭ７に蓄える。
【００６１】 ＣＰＵ１が、ＤＭＡコントローラー８
に、ＤＭＡデータ転送元開始アドレスおよびＤＭＡデー
タ転送先開始アドレス（ＶＲＡＭ３の転送開始アドレ
ス）とＤＭＡデータ転送データ数を、アドレスバス９お
よびデータバス１０を通じて指定する。
に、ＤＭＡデータ転送元開始アドレスおよびＤＭＡデー
タ転送先開始アドレス（ＶＲＡＭ３の転送開始アドレ
ス）とＤＭＡデータ転送データ数を、アドレスバス９お
よびデータバス１０を通じて指定する。
【００６２】 ＤＭＡコントローラー８は、ＣＰＵ１
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
から指定されたＤＭＡデータ転送元開始アドレス、ＤＭ
Ａデータ転送先開始アドレスおよびＤＭＡデータ転送デ
ータ数を、それぞれ、内蔵のＤＭＡデータ転送元アドレ
スカウンター８−３、ＤＭＡデータ転送先アドレスカウ
ンター８−４およびＤＭＡデータ転送データ数カウンタ
ー８−２に、次のようにして、セットする。
【００６３】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
Ｕ１がアドレスバス９に出力するアドレスをデコードす
ることにより、ＤＭＡデータ転送元アドレスカウンター
８−３、ＤＭＡデータ転送先アドレスカウンター８−４
およびＤＭＡデータ転送データ数カウンター８−２のい
ずれかを選択し、次にＣＰＵ１がデータバス１０に出力
するデータを選択されたカウンターにセットする。
【００６４】 ＣＰＵ１がＤＭＡコントローラー８
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
に、次のようにしてＤＭＡデータ転送開始の起動をか
け、ＣＰＵ１アドレスバス９およびデータバス１０を解
放する。
【００６５】まず、アドレスデコーダー８−１が、ＣＰ
Ｕ１アドレスバス９に出力するアドレスをデコードする
ことにより、ＤＭＡコントローラー８の制御レジスタ８
−６を選択し、次に、ＣＰＵ１がデータバス１０に出力
するＤＭＡデータ転送起動を表すデータを制御レジスタ
８−６にセットする。
Ｕ１アドレスバス９に出力するアドレスをデコードする
ことにより、ＤＭＡコントローラー８の制御レジスタ８
−６を選択し、次に、ＣＰＵ１がデータバス１０に出力
するＤＭＡデータ転送起動を表すデータを制御レジスタ
８−６にセットする。
【００６６】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
ータ転送元アドレスカウンター８−３のカウントデータ
をアドレスバス９へ出力し、ＲＡＭ７へリード信号を出
力し、ＲＡＭ７からデータをデータバス１０に出力さ
せ、このデータを内蔵のデータ保持用レジスタ８−５に
取り込み、リード信号を停止する。
【００６７】 ＤＭＡコントローラー８は、ＤＭＡデ
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、データ保持用レジスタ８
ー５のデータをデータバス１２へ出力し、ＶＲＡＭ３へ
ライト信号を出力して、ＶＲＡＭ３へデータを格納さ
せ、ライト信号を停止する。
ータ転送先アドレスカウンター８−４のカウントデータ
をアドレスバス１１へ出力し、データ保持用レジスタ８
ー５のデータをデータバス１２へ出力し、ＶＲＡＭ３へ
ライト信号を出力して、ＶＲＡＭ３へデータを格納さ
せ、ライト信号を停止する。
【００６８】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送先アドレスカウンター８
−４をカウントアップさせる。このとき、ＤＭＡデータ
転送元アドレスカウンター８ー３は固定させておく。
タ８−６が、ＤＭＡデータ転送先アドレスカウンター８
−４をカウントアップさせる。このとき、ＤＭＡデータ
転送元アドレスカウンター８ー３は固定させておく。
【００６９】 ＤＭＡコントローラー８の制御レジス
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
タ８−６が、ＤＭＡデータ転送データ数カウンター８−
２をカウントダウンする。
【００７０】ＤＭＡデータ転送データ数カウンター８−
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
２がアンダーフローするまで、からの処理を繰り返
し、アンダーフローすれば、ＣＰＵ１に割り込みをかけ
ることにより、ＣＰＵ１は再びアドレスバス９およびデ
ータバス１０と接続する。
【００７１】 ＣＰＵ１は、ＲＯＭ６のプログラムに
従い、画像データを生成し、ＲＡＭ７に蓄える。
従い、画像データを生成し、ＲＡＭ７に蓄える。
【００７２】この間に、ＰＰＵ２がＶＲＡＭ３から画像
データを読み込み、表示装置５に出力する。
データを読み込み、表示装置５に出力する。
【００７３】10 からの処理を繰り返す。
【００７４】
（効果１） ＤＭＡデータ転送元メモリの所望のアドレ
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望アドレス領域から読み出したデータとの論理
演算を行なった結果のデータを、ＤＭＡデータ転送先メ
モリの読み出しアドレスと同じアドレスに書き込む手段
を設けることにより、データ転送時間を利用して、効率
よく論理演算データ処理を行なうことが可能で、プログ
ラム実行による処理時間を削減することができ、システ
ムの処理速度を向上させることが可能である。
ス領域から読み出したデータと、ＤＭＡデータ転送先メ
モリの所望アドレス領域から読み出したデータとの論理
演算を行なった結果のデータを、ＤＭＡデータ転送先メ
モリの読み出しアドレスと同じアドレスに書き込む手段
を設けることにより、データ転送時間を利用して、効率
よく論理演算データ処理を行なうことが可能で、プログ
ラム実行による処理時間を削減することができ、システ
ムの処理速度を向上させることが可能である。
【００７５】（効果２） ＤＭＡ転送元アドレスを固定
し、ＤＭＡデータ転送元メモリの所望のアドレスから読
み出した一定のデータと、ＤＭＡデータ転送先メモリの
所望のアドレス領域のデータとの論理演算を行なった結
果のデータを、ＤＭＡデータ転送先メモリの読み出しア
ドレスと同じアドレスに書き込む手段を設けることによ
り、データ転送時間を利用して、効率よく一定の論理演
算データ処理を行なうことが可能で、プログラム実行に
よる処理時間を削減することができ、システムの処理速
度を向上させることが可能である。
し、ＤＭＡデータ転送元メモリの所望のアドレスから読
み出した一定のデータと、ＤＭＡデータ転送先メモリの
所望のアドレス領域のデータとの論理演算を行なった結
果のデータを、ＤＭＡデータ転送先メモリの読み出しア
ドレスと同じアドレスに書き込む手段を設けることによ
り、データ転送時間を利用して、効率よく一定の論理演
算データ処理を行なうことが可能で、プログラム実行に
よる処理時間を削減することができ、システムの処理速
度を向上させることが可能である。
【００７６】（効果３） ＤＭＡデータ転送元アドレス
を固定し、ＤＭＡ転送先メモリの所望のアドレス領域に
同一のデータを書き込む手段を設けることにより、効率
よくデータ処理を行なうことが可能で、プログラム実行
による処理時間を削減することができ、システムの処理
速度を向上させることが可能である。
を固定し、ＤＭＡ転送先メモリの所望のアドレス領域に
同一のデータを書き込む手段を設けることにより、効率
よくデータ処理を行なうことが可能で、プログラム実行
による処理時間を削減することができ、システムの処理
速度を向上させることが可能である。
【図１】本発明に係るマイコンシステムのブロック図で
ある。
ある。
【図２】従来のマイコンシステムのブロック図である。
１ ＣＰＵ ２ ＰＰＵ ３ ＶＲＡＭ ４ ＶＲＡＭインターフェイス ５ 表示装置 ６ プログラムＲＯＭ ７ ワークＲＡＭ ８ ＤＭＡコントローラ ９ アドレスバス １０ データバス １１ アドレスバス １２ データバス
Claims (3)
- 【請求項１】 ＣＰＵ、プログラムメモリ、データメモ
リからなるマイコンシステムに設けられるデータ転送装
置において、ＤＭＡデータ転送元メモリの所望アドレス
領域から読み出したデータと、ＤＭＡデータ転送先メモ
リの所望のアドレス領域から読み出したデータとの論理
演算を行なった結果のデータを、上記ＤＭデータ転送先
メモリの読み出しアドレスと同じアドレスに書き込む手
段を設けたことを特徴とするデータ転送装置。 - 【請求項２】 ＣＰＵ、プログラムメモリ、データメモ
リからなるマイコンシステムに設けられるデータ転送装
置において、ＤＭＡデータ転送元メモリのアドレスを固
定する手段と、転送元メモリの所望のアドレスから読み
出し一定のデータと、ＤＭＡデータ転送先メモリの所望
のアドレス領域から読み出したデータとの論理演算を行
なった結果のデータを、上記ＤＭＡデータ転送先メモリ
の読み出しアドレスと同じアドレスに書き込む手段とを
設けたことを特徴とするデータ転送装置。 - 【請求項３】 ＣＰＵ、プログラムメモリ、データメモ
リからなるマイコンシステムに設けられるデータ転送装
置において、ＤＭＡデータ転送元メモリのアドレスを固
定する手段を設けることにより、ＤＭＡ転送先メモリの
所望のアドレス領域に同一のデータを書き込む構成とし
たことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091280A JPH06301633A (ja) | 1993-04-19 | 1993-04-19 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091280A JPH06301633A (ja) | 1993-04-19 | 1993-04-19 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06301633A true JPH06301633A (ja) | 1994-10-28 |
Family
ID=14022054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091280A Pending JPH06301633A (ja) | 1993-04-19 | 1993-04-19 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06301633A (ja) |
-
1993
- 1993-04-19 JP JP5091280A patent/JPH06301633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3136257B2 (ja) | コンピュータメモリインタフェース装置 | |
| JP2001195384A (ja) | 処理装置及び処理装置の入出力ピンを制御する方法 | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| JPH09505429A (ja) | リード−モディファイ−ライト動作中におけるレジスタの状態保護 | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| JPH06301633A (ja) | データ転送装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH08339290A (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS61123937A (ja) | データ処理装置のデータ駆動型制御方式 | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH0426913Y2 (ja) | ||
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPH05120203A (ja) | Ｄｍａ制御方式 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH04346112A (ja) | リセット信号識別方法及び装置 | |
| JPH0628268A (ja) | マイクロプロセッサ ｉ／ｏアクセス トレース方式 | |
| JPS6349942A (ja) | 演算処理装置 |