JPH0629737A - クロック周波数補正方式 - Google Patents
クロック周波数補正方式Info
- Publication number
- JPH0629737A JPH0629737A JP18019392A JP18019392A JPH0629737A JP H0629737 A JPH0629737 A JP H0629737A JP 18019392 A JP18019392 A JP 18019392A JP 18019392 A JP18019392 A JP 18019392A JP H0629737 A JPH0629737 A JP H0629737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- frequency
- time information
- frequency correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】クロック発振回路の発振クロックの周波数を経
年変化を起こすことなく高精度に維持する。 【構成】発振回路（ＯＳＣ）１０の発振クロックにより
時計回路（ＣＬＫ）２０が時刻を計時する。演算回路
（ＣＰ）３０は、時計回路２０の時刻情報を読みとると
ともに、外部入力インタフェース（ＩＮＴ）４０と介し
て外部から標準時刻情報を読みとりそれらの差を算出
し、対応する周波数補正量データを求める。ディジタル
・アナログ変換器（ＣＯＮＶ）７０はこのデータをアナ
ログ信号に変換し、クロック周波数微調整回路（ＡＤ
Ｊ）６０がアナログ信号の値に応じた量の周波数補正を
発振回路１０に対して行なう。
年変化を起こすことなく高精度に維持する。 【構成】発振回路（ＯＳＣ）１０の発振クロックにより
時計回路（ＣＬＫ）２０が時刻を計時する。演算回路
（ＣＰ）３０は、時計回路２０の時刻情報を読みとると
ともに、外部入力インタフェース（ＩＮＴ）４０と介し
て外部から標準時刻情報を読みとりそれらの差を算出
し、対応する周波数補正量データを求める。ディジタル
・アナログ変換器（ＣＯＮＶ）７０はこのデータをアナ
ログ信号に変換し、クロック周波数微調整回路（ＡＤ
Ｊ）６０がアナログ信号の値に応じた量の周波数補正を
発振回路１０に対して行なう。
Description
【０００１】
【産業上の利用分野】本発明はクロック発振器に関し、
特にクロック周波数の補正方式に関する。
特にクロック周波数の補正方式に関する。
【０００２】
【従来の技術】従来のクロック発振器においては、発振
クロック周波数を補正する手段として温度補正回路を有
していた。温度補正回路では、周囲温度の変化を電圧あ
るいは電流に変換することにより、温度変化量に応じて
変動する発振周波数を補正するというハードウエアのみ
による方式であった。
クロック周波数を補正する手段として温度補正回路を有
していた。温度補正回路では、周囲温度の変化を電圧あ
るいは電流に変換することにより、温度変化量に応じて
変動する発振周波数を補正するというハードウエアのみ
による方式であった。
【０００３】
【発明が解決しようとする課題】この従来のクロック発
振器のクロック周波数補正方式は、温度補正回路の性能
が発振周波数の精度を左右するため、高精度のクロック
発振器では、温度補正回路に高性能回路素子を使用する
等の処置が必要であった。
振器のクロック周波数補正方式は、温度補正回路の性能
が発振周波数の精度を左右するため、高精度のクロック
発振器では、温度補正回路に高性能回路素子を使用する
等の処置が必要であった。
【０００４】また、温度補正回路の素子には経年変化に
よる特性の劣化があるため、周波数補正能力も必然的に
低下する。しかし、回路素子の経年変化によるクロック
周波数のずれを補正する手段はなく、クロック発振器自
体を変換せざる得なかった。したがって、回路素子の経
年変化の進度がクロック発振器の寿命に大きく影響して
いた。
よる特性の劣化があるため、周波数補正能力も必然的に
低下する。しかし、回路素子の経年変化によるクロック
周波数のずれを補正する手段はなく、クロック発振器自
体を変換せざる得なかった。したがって、回路素子の経
年変化の進度がクロック発振器の寿命に大きく影響して
いた。
【０００５】
【課題を解決するための手段】本発明のクロック周波数
補正方式は、入力されるアナログ周波数補正信号の電圧
値に応じて周波数が連続的に変化するクロックを発振し
出力する周波数可変発振回路と、前記発振回路の出力ク
ロックにより時刻計時する時計回路と、外部装置に接続
し標準時刻情報を入力する外部入力インタフェース回路
と、前記時計回路から時刻情報を読みとり前記外部入力
インタフェース回路を介して入力した前記標準時刻情報
との差を演算し、前記差に対応する周波数補正量データ
を算出する演算回路と、前記演算回路の出力周波数補正
量データをディジタル・アナログ変換し前記アナログ周
波数補正信号として前記発振回路に送出する信号変換回
路とを備えている。
補正方式は、入力されるアナログ周波数補正信号の電圧
値に応じて周波数が連続的に変化するクロックを発振し
出力する周波数可変発振回路と、前記発振回路の出力ク
ロックにより時刻計時する時計回路と、外部装置に接続
し標準時刻情報を入力する外部入力インタフェース回路
と、前記時計回路から時刻情報を読みとり前記外部入力
インタフェース回路を介して入力した前記標準時刻情報
との差を演算し、前記差に対応する周波数補正量データ
を算出する演算回路と、前記演算回路の出力周波数補正
量データをディジタル・アナログ変換し前記アナログ周
波数補正信号として前記発振回路に送出する信号変換回
路とを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例のブロック図であ
る。発振回路１０（以下ＯＳＣ）より出力されたクロッ
クは外部回路に供給されるとともに、時計回路２０（以
下ＣＬＫ）に供給される。演算回路３０（以下ＣＰ）に
は、内部バス５０を介して外部入力インタフェース４０
（以下ＩＮＴ）およびＣＬＫ２０が接続される。ＯＳＣ
１０には、クロック周波数微調整回路６０（以下ＡＤ
Ｊ）が接続される。ディジタル・アナログ変換器７０
（以下ＣＯＮＶ）はＣＰ３０からのディジタル信号をア
ナログ信号に変更しＡＤＪ６０に送出する。
る。発振回路１０（以下ＯＳＣ）より出力されたクロッ
クは外部回路に供給されるとともに、時計回路２０（以
下ＣＬＫ）に供給される。演算回路３０（以下ＣＰ）に
は、内部バス５０を介して外部入力インタフェース４０
（以下ＩＮＴ）およびＣＬＫ２０が接続される。ＯＳＣ
１０には、クロック周波数微調整回路６０（以下ＡＤ
Ｊ）が接続される。ディジタル・アナログ変換器７０
（以下ＣＯＮＶ）はＣＰ３０からのディジタル信号をア
ナログ信号に変更しＡＤＪ６０に送出する。
【０００８】次に、動作を説明する。ＩＮＴ４０に対し
外部入力装置から現在の標準時刻が入力されると、ＣＰ
３０はこの情報を読み取り、さらにＣＬＫ２０の時刻も
読み取る。ＣＰ３０は読み取った二つの時刻を比較し、
ＣＬＫ２０の時刻の遅れあるいは進みの誤差Ｔを算出す
る。また、ＣＰ３０は内部に記憶している前回の外部装
置からの入力時刻と現在の時刻の時間差ｔを算出する。
さらにＣＰ３０は、このＴおよびｔから、単位時間当り
の誤差Ｔ／ｔを算出し、内蔵する周波数補正量変換テー
ブルにより、算出した誤差を補正する周波数補正量デー
タを読みだし、ＣＯＮＶ７０に送出する。
外部入力装置から現在の標準時刻が入力されると、ＣＰ
３０はこの情報を読み取り、さらにＣＬＫ２０の時刻も
読み取る。ＣＰ３０は読み取った二つの時刻を比較し、
ＣＬＫ２０の時刻の遅れあるいは進みの誤差Ｔを算出す
る。また、ＣＰ３０は内部に記憶している前回の外部装
置からの入力時刻と現在の時刻の時間差ｔを算出する。
さらにＣＰ３０は、このＴおよびｔから、単位時間当り
の誤差Ｔ／ｔを算出し、内蔵する周波数補正量変換テー
ブルにより、算出した誤差を補正する周波数補正量デー
タを読みだし、ＣＯＮＶ７０に送出する。
【０００９】次いでＣＰ３０は、外部入力装置から入力
された現在の標準時刻をＣＬＫ２０にセットし、時刻の
修正を行う。
された現在の標準時刻をＣＬＫ２０にセットし、時刻の
修正を行う。
【００１０】ＣＯＮＶ７０では、入力されたディジタル
信号をアナログ信号に変換しＡＤＪ６０に送出する。Ａ
ＤＪ６０は、入力されたアナログ信号に応じた量の周波
数補正をＯＳＣ１０に対しておこなう。
信号をアナログ信号に変換しＡＤＪ６０に送出する。Ａ
ＤＪ６０は、入力されたアナログ信号に応じた量の周波
数補正をＯＳＣ１０に対しておこなう。
【００１１】図２は、ＣＬＫ２０の誤差が修正を繰り返
すことにより収束していく様子を示したものである。Ｃ
ＬＫ２０の誤差Ｔは経過時間ｔに比例し増加するが、外
部入力装置から標準時刻が入力されると、同時刻にセッ
トされ誤差Ｔほゼロとなり再び増加しはじめる。しか
し、発振クロックの周波数補正がその都度おこなわれる
ので、除々に傾きＴ／ｔは小さくなっていく。
すことにより収束していく様子を示したものである。Ｃ
ＬＫ２０の誤差Ｔは経過時間ｔに比例し増加するが、外
部入力装置から標準時刻が入力されると、同時刻にセッ
トされ誤差Ｔほゼロとなり再び増加しはじめる。しか
し、発振クロックの周波数補正がその都度おこなわれる
ので、除々に傾きＴ／ｔは小さくなっていく。
【００１２】なお、周囲温度が変化した場合、図２の収
束局線は振動を繰り返すものの最終的には同様に収束す
る。
束局線は振動を繰り返すものの最終的には同様に収束す
る。
【００１３】本発明によるクロック周波数補正方式で
は、外部より入力する標準時刻の精度および安定度が重
要となるが、外部入力装置として電話回線を介してＮＴ
Ｔ時報サービスに同期して作動する時報装置を使用し、
時報通知を一定周期で自動的に行わせるようにすること
ができる。
は、外部より入力する標準時刻の精度および安定度が重
要となるが、外部入力装置として電話回線を介してＮＴ
Ｔ時報サービスに同期して作動する時報装置を使用し、
時報通知を一定周期で自動的に行わせるようにすること
ができる。
【００１４】
【発明の効果】以上説明したように本発明は、クロック
発振回路にそのクロックで動作する時計回路を内蔵し、
標準時刻との誤差から算出された発振クロック周波数の
補正量をフィードバックさせる構成としたので、周囲温
度の変化あるいは回路素子の経年変化に影響されること
なく常に安定したクロック周波数補正を行なうことがで
きる。
発振回路にそのクロックで動作する時計回路を内蔵し、
標準時刻との誤差から算出された発振クロック周波数の
補正量をフィードバックさせる構成としたので、周囲温
度の変化あるいは回路素子の経年変化に影響されること
なく常に安定したクロック周波数補正を行なうことがで
きる。
【図１】本発明の一実施例のブロック図である。
【図２】図１の実施例による発振クロック周波数の補正
動作時の誤差収束の様子を示した図である。
動作時の誤差収束の様子を示した図である。
１０ 発振回路（ＯＳＣ） ２０ 時計回路（ＣＬＫ） ３０ 演算回路（ＣＰ） ４０ 外部入力インタフェース（ＩＮＴ） ５０ 内部バス ６０ クロック周波数微調整回路（ＡＤＪ） ７０ デイジタル・アナログ変換器（ＣＯＮＶ）
Claims (1)
- 【請求項１】 入力されるアナログ周波数補正信号の電
圧値に応じて周波数が連続的に変化するクロックを発振
し出力する周波数可変発振回路と、前記発振回路の出力
クロックにより時刻計時する時計回路と、外部装置に接
続し標準時刻情報を入力する外部入力インタフェース回
路と、前記時計回路から時刻情報を読みとり前記外部入
力インタフェース回路を介して入力した前記標準時刻情
報との差を演算し、前記差に対応する周波数補正量デー
タを算出する演算回路と、前記演算回路の出力周波数補
正量データをディジタル・アナログ変換し前記アナログ
周波数補正信号として前記発振回路に送出する信号変換
回路とを備えることを特徴とするクロック周波数補正方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019392A JPH0629737A (ja) | 1992-07-08 | 1992-07-08 | クロック周波数補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18019392A JPH0629737A (ja) | 1992-07-08 | 1992-07-08 | クロック周波数補正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629737A true JPH0629737A (ja) | 1994-02-04 |
Family
ID=16079026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18019392A Withdrawn JPH0629737A (ja) | 1992-07-08 | 1992-07-08 | クロック周波数補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
-
1992
- 1992-07-08 JP JP18019392A patent/JPH0629737A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
| JPWO2006064572A1 (ja) * | 2004-12-17 | 2008-06-12 | 三菱電機株式会社 | クロック信号生成装置および無線基地局 |
| JP4569572B2 (ja) * | 2004-12-17 | 2010-10-27 | 三菱電機株式会社 | クロック信号生成装置および無線基地局 |
| US8022773B2 (en) | 2004-12-17 | 2011-09-20 | Mitsubishi Electric Corporation | Clock signal generation device, and wireless base station |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001339244A (ja) | 温度補償型発振器とその製造方法および温度補償型発振用集積回路 | |
| JPH09270707A (ja) | ディジタル／アナログ変換器及びそれを用いた制御装置 | |
| US6388510B2 (en) | Transconductance-capacitance filter system | |
| JP2007208584A (ja) | 周波数調整回路 | |
| JPH06260888A (ja) | サンプリングレートコンバータ | |
| JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
| JPH07231688A (ja) | Ｐｌｌシステム | |
| JPH0629737A (ja) | クロック周波数補正方式 | |
| JPS58223778A (ja) | 温度補償機能付き電子時計 | |
| JP2004072289A (ja) | 周波数調整回路 | |
| JPH0469450B2 (ja) | ||
| JP3960016B2 (ja) | デジタル制御温度補償水晶発振器およびそれを用いた電子装置 | |
| JP3189386B2 (ja) | 温度補償型水晶発振器 | |
| JP3883411B2 (ja) | 発振回路 | |
| KR101276890B1 (ko) | 주파수 위상동기장치 및 방법 | |
| US6091270A (en) | Process for multiplying the frequency of a clock signal with control of the duty ratio, and corresponding device | |
| JP2005295014A (ja) | 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器 | |
| JPH11271364A (ja) | ゼロ調整回路 | |
| JPH1168461A (ja) | 圧電発振回路 | |
| JPH0993185A (ja) | 間欠受信装置 | |
| JPH11251838A (ja) | 温度補償型水晶発振器 | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| JPH0241713B2 (ja) | ||
| JPS6324577B2 (ja) | ||
| JPH054845B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |