JPH06291506A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【目的】入力端子、出力端子の面積を大きくできて実装
時の半田付けを容易にし、実装基板上に実装するときに
遊び空間が少なく、より効率的な実装が可能であり、さ
らに、フィルタ特性に及ぼされる悪影響をできるだけ少
なくした積層型誘電体フィルタを提供する。 【構成】共振素子２１の後方の短絡端側を９０゜上方に
折り曲げて、積層体５００の上面でアース電極７０に接
続する。出力側の共振素子２２の前方の短絡端側を９０
゜上方に折り曲げて、積層体５００の上面でアース電極
７０に接続する。積層体５００の、共振素子２１、２２
の長手方向に相対向する側面の内、一方の側面６０１の
ほぼ全面に、入力用電極４１と接続される入力端子５１
を形成し、他方の側面６０２のほぼ全面に、出力用電極
４２と接続される出力端子５２を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】上述
した積層型誘電体フィルタの実装基板に対する占有面積
を小さくするために、本発明者達は、複数の共振素子を
一方向に積層し、さらにこれら複数の共振素子のそれぞ
れの主面がこの積層方向と略垂直な方向になるようにし
た積層型誘電体フィルタを案出している。

【０００３】図１６は、本発明者達が案出したコムライ
ン型の積層型誘電体フィルタの斜視図である。誘電体７
００内に共振素子２１および２２、入力用電極４１、出
力用電極４２が埋設され、共振素子２１および共振素子
２２が分布結合することを利用してバンドパスフィルタ
を構成している。共振素子２１、２２の前端が誘電体７
００内に開放され、共振素子２１、２２の後端が誘電体
７００の後方の側面６０２の全面上に形成されたアース
電極７０に接続されている。入力用電極４１は共振素子
２１の開放端側において共振素子２１と容量結合し、入
力用電極４１の前端が誘電体７００の前方の側面６０１
内に設けられた入力端子５１と接続されている。出力用
電極４２は共振素子２２の開放端側において共振素子２
２と容量結合し、出力用電極４２の前端が、誘電体７０
０の前方の側面６０１内に設けられた出力端子５２と接
続されている。誘電体７００の前方の側面６０１および
後方の側面６０２を除く誘電体７００の４つ側面にはア
ース電極７０が形成され、ストリップライン型誘電体フ
ィルタ構成としている。

【０００４】このような構成のコムライン型の積層型誘
電体フィルタにおいては、誘電体７００の前方の側面６
０１に入力端子５１および出力端子５２が共に設けられ
ているから、これらの入力端子５１および出力端子５２
の面積が小さくなってしまう。特に、最近においては、
フィルタの小型化が要求されているためにフィルタの外
形寸法が小さくなる傾向にあるから、このように入出力
端子の面積が小さくなると、実装時の半田付けが困難と
なるという問題があった。

【０００５】図１７は、本発明者達が案出したインタデ
ジタル型の積層型誘電体フィルタの斜視図である。誘電
体７００内に共振素子２１および２２、入力用電極４
１、出力用電極４２が埋設され、共振素子２１および共
振素子２２が分布結合することを利用してバンドパスフ
ィルタを構成している。共振素子２１の前端が誘電体７
００内に開放され、共振素子２１の後端が誘電体７００
の後方の側面６０２内に形成されたアース電極７０に接
続されている。共振素子２２の後端が誘電体７００内に
開放され、共振素子２２の前端が誘電体７００の前方の
側面６０１内に形成されたアース電極７０に接続されて
いる。入力用電極４１は共振素子２１の短絡端側におい
て共振素子２１と容量結合し、入力用電極４１の後端が
誘電体７００の後方の側面６０２内に設けられた入力端
子５１と接続されている。出力用電極４２は共振素子２
２の短絡端側において共振素子２２と容量結合し、出力
用電極４２の前端が、誘電体７００の前方の側面６０１
内に設けられた出力端子５２と接続されている。誘電体
７００の前方の側面６０１および後方の側面６０２を除
く誘電体７００の４つ側面にはアース電極７０が形成さ
れ、ストリップライン型誘電体フィルタ構成としてい
る。

【０００６】このような構成のインタデジタル型の積層
型誘電体フィルタにおいては、誘電体７００の前方の側
面６０１内に出力端子５２およびアース電極７０が共に
設けられ、誘電体７００の後方の側面６０２内に入力端
子５１およびアース電極７０が共に設けられているか
ら、これらの入力端子５１および出力端子５２の面積が
小さくなってしまい、実装時の半田付けが困難となると
いう問題があった。

【０００７】図１８は本発明者達が案出した他のインタ
デジタル型の積層型誘電体フィルタの斜視図である。こ
の積層型誘電体フィルタにおいては、誘電体７００内に
共振素子２１および２２、入力用電極４１、出力用電極
４２が埋設され、共振素子２１および共振素子２２が分
布結合することを利用してバンドパスフィルタを構成し
ている。共振素子２１の後端が誘電体７００内に開放さ
れ、共振素子２１の前端が誘電体７００の前方の側面６
０１の全面上に形成されたアース電極７０に接続されて
いる。共振素子２２の前端が誘電体７００内に開放さ
れ、共振素子２２の後端が誘電体７００の後方の側面６
０２の全面上に形成されたアース電極７０に接続されて
いる。入力用電極４１は共振素子２１の中央部において
共振素子２１と容量結合し、入力用電極４１の中央部
が、誘電体７００の側面であって共振素子２１、２２の
主面と平行な側面６０３内に設けられた入力端子５１と
ビアホール５３によって接続されている。出力用電極４
２は共振素子２２の中央部において共振素子２１と容量
結合し、出力用電極４２の中央部が、誘電体７００の側
面であって共振素子２１、２２の主面と平行な側面６０
４内に設けられた出力端子５２とビアホール５４によっ
て接続されている。

【０００８】この積層型誘電体フィルタにおいては、入
力端子５１および出力端子５２が、誘電体７００の側面
であって、共振素子２１、２２の主面と平行な方向の相
対向する２つの側面６０３、６０４に設けられているか
ら、入出力端子の面積を大きくすることはできるが、こ
の入出力端子の構造では、実装基板上に実装するときに
遊び空間が生じやすいという問題があった。さらに、こ
の構造では、入力端子５１および出力端子５２の距離が
近すぎ、フィルタ特性に悪影響を及ぼすという問題もあ
った。

【０００９】従って、本発明の目的は、入力端子、出力
端子の面積を大きくできて実装時の半田付けを容易に
し、実装基板上に実装するときに遊び空間が少なく、よ
り効率的な実装が可能であり、さらに、フィルタ特性に
及ぼされる悪影響をできるだけ少なくした積層型誘電体
フィルタを提供することにある。

【００１０】

【課題を解決するための手段】本発明によれば、略直方
体状の誘電体中に複数の片側短絡型共振素子が一方向に
積層された積層型誘電体フィルタにおいて、前記略直方
体状の誘電体の側面であって前記片側短絡型共振素子の
長手方向に相対向する２つの側面に、前記複数の片側短
絡型共振素子の内、入力側の片側短絡型共振素子および
出力側の片側短絡型共振素子とそれぞれ結合または接続
される入力端子および出力端子がそれぞれ設けられ、前
記略直方体状の誘電体の他の側面に前記複数の片側短絡
型共振素子が短絡されていることを特徴とする積層型誘
電体フィルタが得られる。

【００１１】本発明の積層型誘電体フィルタにおいて
は、前記複数の片側短絡型共振素子のそれぞれの主面が
前記積層方向とは略垂直な方向に配設されていることが
好ましい。

【００１２】本発明の積層型誘電体フィルタを、前記積
層方向に積層されると共に前記入力端子と接続されて前
記誘電体中に設けられた入力用電極と、前記積層方向に
積層されると共に前記出力端子と接続されて前記誘電体
中に設けられた出力用電極とを有し、前記入力側の片側
短絡型共振素子が前記入力用電極と結合または接続され
ており、前記出力側の片側短絡型共振素子が前記出力用
電極と結合または接続されている構成とすることができ
る。

【００１３】また、本発明の積層型誘電体フィルタを、
前記入力側の片側短絡型共振素子の主面と同一平面内に
設けられ前記入力側の片側短絡型共振素子と前記入力端
子とに共に接続された入力用タップ電極と、前記出力側
の片側短絡型共振素子の主面と同一平面内に設けられ前
記出力側の片側短絡型共振素子と前記出力端子とに共に
接続された出力用タップ電極と、を有する構成とするこ
とができる。

【００１４】さらに、また、本発明の積層型誘電体フィ
ルタを、前記片側短絡型共振素子の短絡端側の部分を前
記片側短絡型共振素子の主面と同一面内において前記他
の側面に向かって折り曲げ、前記折り曲げ部において前
記片側短絡型共振素子が前記他の側面に短絡されている
構成とすることができる。

【００１５】また、本発明の積層型誘電体フィルタを、
前記片側短絡型共振素子が、前記誘電体中に設けられた
ビアホールを介して前記他の側面に短絡されている構成
とすることができる。

【００１６】

【作用】本発明においては、略直方体状の誘電体の側面
であって片側短絡型共振素子の長手方向に相対向する２
つの側面に入力端子および出力端子がそれぞれ設けられ
ているから、入力端子および出力端子が異なる側面に設
けられることになり、さらにこの略直方体状の誘電体の
他の側面に複数の片側短絡型共振素子が短絡されている
から、入力端子や出力端子が設けられる側面には共振素
子を短絡するためのアース電極を設ける必要がなくな
る。従って、それぞれの側面には入力端子のみおよび出
力端子のみを設けることができ、これらの面積を大きく
することができる。この結果、誘電体フィルタを小型化
しても、入力端子、出力端子の面積が小さくなりすぎて
実装時に半田付けが困難になるということが防止でき
る。

【００１７】また、本発明においては、略直方体状の誘
電体の側面であって片側短絡型共振素子の長手方向に相
対向する２つの側面に入力端子および出力端子がそれぞ
れ設けられているから、実装基板上に実装するときに遊
び空間が少ない効率的な実装ができると共に、入力端子
および出力端子間の距離が大きくなるから、入出力端子
が近すぎてフィルタ特性に悪影響を及ぼすということも
抑制される。

【００１８】また、本発明においては、複数の片側短絡
型共振素子のそれぞれの主面が複数の片側短絡型共振素
子の積層方向とは略垂直な方向に配設することにより、
積層型誘電体フィルタをより小型化することができる。

【００１９】

【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。

【００２０】図１は本発明の第１の実施例の模式展開図
であり、図２は本実施例の斜視図である。

【００２１】入力側の共振素子２１の短絡端側の一部に
誘電体層１２を挟んで重なる入力用電極４１を誘電体層
１１の右側面上に形成する。なお、誘電体層１１の左側
面上にもアース電極７０が後に形成される。

【００２２】１／４波長型ストリップライン共振器を構
成する入力側の共振素子２１を誘電体層１２の右側面上
に形成する。共振素子２１の前方が開放端側であり、後
方の短絡端側は９０゜上方に折り曲げられて、積層体５
００の上面においてアース電極７０に接続される。

【００２３】１／４波長型ストリップライン共振器を構
成する出力側の共振素子２２を誘電体層１３の右側面上
に形成する。共振素子２２の前方の短絡端側が９０゜上
方に折り曲げられて、積層体５００の上面においてアー
ス電極７０に接続される。なお、共振素子２２の後方が
開放端側である。

【００２４】本実施例においては、共振素子２１の開放
端側が共振素子２２の短絡端側と対向し、共振素子２１
の短絡端側が共振素子２２の開放端側と対向するように
構成されており、インタデジタル型の誘電体フィルタを
構成している。

【００２５】出力側の共振素子２２の短絡端側の一部に
誘電体層１４を挟んで重なる出力用電極４２を誘電体層
１４の右側面上に形成する。

【００２６】誘電体層１４上に、その右側面上にアース
電極７０が形成される誘電体層１５を積層して、誘電体
層１１〜１５を一体に構成して積層体５００を形成す
る。

【００２７】積層体５００の上下面および共振素子２
１、２２の主面と平行な側面６０３、６０４に、図２に
示すように、アース電極７０を形成する。さらに、積層
体５００の、共振素子２１、２２の長手方向に相対向す
る側面の内、一方の側面６０１のほぼ全面に、アース電
極７０と絶縁され、かつ入力用電極４１と接続される入
力端子５１を形成し、さらに同様に、積層体５００の、
共振素子２１、２２の長手方向に相対向する側面の内、
他方の側面６０２のほぼ全面に、アース電極７０と絶縁
され、かつ出力用電極４２と接続される出力端子５２を
形成する。

【００２８】以上のようにして構成された本実施例の積
層型誘電体フィルタの等価回路は、図３に示すようにな
り、バンドパス特性を示す。

【００２９】なお、静電容量１１１は、共振素子２１と
入力用電極４１との間の重なり部分に形成される静電結
合を表わしたものであり、静電容量１１２は、共振素子
２２と出力用電極４２との間の重なり部分に形成される
静電結合を表わしたものであり、インダクタンス１３１
は、共振素子２１および共振素子２２間に形成される誘
導性の分布結合を表わしたものである。

【００３０】また、静電容量２１１およびインダクタン
ス２１２はそれぞれ共振素子２１を等価変換したときの
静電容量およびインダクタンスであり、静電容量２２１
およびインダクタンス２２２はそれぞれ共振素子２２を
等価変換したときの静電容量およびインダクタンスであ
る。

【００３１】本実施例においては、図１、図２に示すよ
うに、共振素子２１、２２の短絡端側は９０゜上方に折
り曲げられて、積層体５００の上面においてアース電極
７０に接続されている。そして、積層体５００の、共振
素子２１、２２の長手方向に相対向する側面の内、一方
の側面６０１には入力端子５１のみが形成され、積層体
５００の、共振素子２１、２２の長手方向に相対向する
側面の内、他方の側面６０２には出力端子５２のみが設
けられている。従って入力端子５１、出力端子５２の面
積を大きくできる。

【００３２】また、入力端子５１、出力端子５２は、積
層体５００の、共振素子２１、２２の長手方向に相対向
する２つ側面６０１、６０２のそれぞれに設けられてい
るから、実装基板上に実装するときに遊び空間が少ない
効率的な実装ができると共に、入力端子５１と出力端子
５２との距離が大きくなり、入力端子５１および出力端
子５２が近すぎてフィルタ特性に悪影響を及ぼすことが
抑制される。

【００３３】さらに、共振素子２１、２２の主面を共振
素子２１、２２の積層方向とは略垂直な方向に配設し、
さらに、共振素子２１、２２の主面が実装基板に対して
略垂直となるように形成しているから、実装時の占有面
積を小さくできる。

【００３４】なお、本実施例において、入力用電極４
１、出力用電極４２を共振素子２１、２２の短絡端側に
対向して設けたが、入力用電極４１、出力用電極４２を
共振素子２１、２２の開放端側に対向して設けてもよ
い。

【００３５】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。

【００３６】本積層型誘電体フィルタは共振素子２１お
よび２２、入力用電極４１並びに出力用電極４２を完全
に誘電体中に内蔵することから、共振素子２１および２
２、入力用電極４１並びに出力用電極４２には損失の少
ない比抵抗の低いものを用いることが望ましく、低抵抗
のＡｇ系、若しくはＣｕ系の導体を用いることが好まし
い。

【００３７】使用する誘電体としては、信頼性が高く比
誘電率ε_r が大きいために小型化が可能となるセラミッ
クス誘電体が好ましい。

【００３８】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００３９】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００４０】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンシートを作成した。

【００４１】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するために必要なグリ
ーンシートを重ねて図１の構造となるように重ね、積層
した後、９００℃で焼成して、積層体５００を製造し
た。

【００４２】上記のように構成した積層体５００の上下
面、および共振素子２１、２２の主面と平行な側面６０
３、６０４に、図２に示すように銀電極からなるアース
電極７０を印刷し、さらに、積層体５００の、共振素子
２１、２２の長手方向に相対向する側面の内、一方の側
面６０１のほぼ全面に、アース電極７０と絶縁され、か
つ入力用電極４１と接続される銀電極を入力端子５１と
して印刷し、さらに同様に、積層体５００の、共振素子
２１、２２の長手方向に相対向する側面の内、他方の側
面６０２のほぼ全面に、アース電極７０と絶縁され、か
つ出力用電極４２と接続される銀電極を出力端子５２と
して印刷し、印刷した銀電極を８５０℃で焼きつけて、
本実施例の積層型誘電体フィルタを製造する。

【００４３】図４は本発明の第２の実施例の模式展開図
である。

【００４４】共振素子２１が形成された誘電体層１２と
共振素子２２が形成された誘電体層１３との間に、内層
アース電極８１がその右側面上に形成された誘電体層１
６をさらに設けている点が第１の実施例と異なるが、他
の構成や等価回路は同一であり、製造方法も同様であ
る。

【００４５】内層アース電極８１を、共振素子２１と共
振素子２２との間に設けることにより、共振素子２１と
共振素子２２との間の誘導結合度を調整することができ
る。従って、内層アース電極８１の面積を変えることに
より、バンドパスフィルタの帯域幅を調整することがで
きる。

【００４６】図５は本発明の第３の実施例の模式展開図
である。

【００４７】第１の実施例においては、共振素子２２の
前方の短絡端側が９０゜上方に折り曲げられて、積層体
５００の上面においてアース電極７０に接続されていた
のに対して、本実施例においては、共振素子２２の前方
の短絡端側が９０゜下方に折り曲げられて、積層体５０
０の下面においてアース電極７０に接続されている点が
第１の実施例と異なるが、他の構成や等価回路は同一で
あり、製造方法も同様である。

【００４８】図６は本発明の第４の実施例の模式展開図
である。

【００４９】第１の実施例においては、共振素子２１を
誘電体層１１の右側面上に形成した入力用電極４１と容
量結合することによって入力端子５１と結合させ、共振
素子２２を誘電体層１４の右側面上に形成した出力用電
極４２と容量結合することによって出力端子５２と結合
させていたのに対して、本実施例においては、共振素子
２１は、共振素子２１が形成されている誘電体層１２の
右側面上に設けられ共振素子２１の短絡端側の一部に接
続された入力用タップ電極４３によって入力端子５１と
接続され、共振素子２２は、共振素子２２が形成されて
いる誘電体層１３の右側面上に設けられ共振素子２２の
短絡端側の一部に接続された出力用タップ電極４４によ
って出力端子５２と接続されている点が第１の実施例と
異なるが他の構成は同一であり、製造方法も同様であ
る。

【００５０】以上のようにして構成された本実施例の積
層型誘電体フィルタの等価回路は、図７に示すようにな
り、バンドパス特性を示す。

【００５１】なお、本実施例において、入力用タップ電
極４３、出力用タップ電極４４を共振素子２１、２２の
短絡端側に接続して設けたが、入力用タップ電極４３、
出力用タップ電極４４を共振素子２１、２２の開放端側
に接続して設けてもよい。

【００５２】図８は本発明の第５の実施例の模式展開図
である。

【００５３】第４の実施例においては、共振素子２１の
後方の短絡端側が９０゜上方に折り曲げられて、積層体
５００の上面においてアース電極７０に接続され、共振
素子２２の前方の短絡端側が９０゜上方に折り曲げられ
て、積層体５００の上面においてアース電極７０に接続
されていたのに対して、本実施例においては、共振素子
２１の後方の短絡端側がビアホール９１によって誘電体
層１２の左側面上に設けられるアース電極７０に接続さ
れ、共振素子２２の前方の短絡端側がビアホール９２に
よって誘電体層１５の右側面上に設けられるアース電極
７０に接続されている点が第４の実施例と異なるが、他
の構成や等価回路は同一であり、製造方法も同様であ
る。

【００５４】図９は本発明の第６の実施例の模式展開図
である。

【００５５】第１乃至第５の実施例においては、インタ
デジタル型の誘電体フィルタを例にして本発明を説明し
たが、本実施例はコムライン型誘電体フィルタに関す
る。

【００５６】第１の実施例においては、共振素子２１の
後方を短絡端側とし、その短絡端側が９０゜上方に折り
曲げられて、積層体５００の上面においてアース電極７
０に接続されていたのに対して、本実施例においては、
共振素子２１の前方を短絡端側とし、その短絡端側が９
０゜上方に折り曲げられて、積層体５００の上面におい
てアース電極７０に接続されており、コムライン型の構
成となっている点、および、共振素子２１が形成された
誘電体層１２と共振素子２２が形成された誘電体層１３
との間に、内層アース電極８２がその右側面上に形成さ
れた誘電体層１６をさらに設けている点が第１の実施例
と異なるが、他の構成や等価回路は同様であり、製造方
法も同様である。

【００５７】内層アース電極８２を、共振素子２１と共
振素子２２との間に設けることにより、共振素子２１と
共振素子２２との間の誘導結合度を調整することができ
る。従って、内層アース電極８２の面積を変えることに
より、バンドパスフィルタの帯域幅を調整することがで
きる。

【００５８】なお、本実施例においては、入力用電極４
１を共振素子２１の開放端側と対向させ、出力用電極４
２を共振素子２２の短絡端側と対向させているが、入力
用電極４１を共振素子２１の短絡端側と対向させ、出力
用電極４２を共振素子２２の開放端側と対向させてもよ
い。但し、短絡端側に入出力用電極を設ける場合、開放
端側に入出力用電極を設ける場合よりも大きな容量を必
要とするため、開放端側の入出力用電極を小さくし、短
絡端側の入出力用電極を大きくすることが好ましい。

【００５９】図１０は本発明の第７の実施例の模式展開
図であり、図１１は本実施例の斜視図である。

【００６０】入力側の共振素子２１の短絡端側の一部に
誘電体層１２を挟んで重なる入力用電極４１を誘電体層
１１上に形成する。なお、誘電体層１１の下面にもアー
ス電極７０が後に形成される。

【００６１】１／４波長型ストリップライン共振器を構
成する入力側の共振素子２１を誘電体層１２上に形成す
る。共振素子２１の前方が開放端側であり、後方の短絡
端側は９０゜左方に折り曲げられて、積層体５００の左
側面６０３においてアース電極７０に接続される。

【００６２】誘電体層１６上に、左右端がアース電極７
０に接続される内層アース電極８３を形成する。

【００６３】１／４波長型ストリップライン共振器を構
成する出力側の共振素子２２を誘電体層１３上に形成す
る。共振素子２２の前方の短絡端側が９０゜左方に折り
曲げられて、積層体５００の左側面においてアース電極
７０に接続される。なお、共振素子２２の後方が開放端
側である。

【００６４】本実施例においては、共振素子２１の開放
端側が共振素子２２の短絡端側と対向し、共振素子２１
の短絡端側が共振素子２２の開放端側と対向するように
構成されており、インタデジタル型の誘電体フィルタを
構成している。

【００６５】出力側の共振素子２２の短絡端側の一部に
誘電体層１４を挟んで重なる出力用電極４２を誘電体層
１４上に形成する。

【００６６】誘電体層１４上に、その上にアース電極７
０が形成される誘電体層１５を積層して、誘電体層１
１、１２、１６、１３〜１５を一体に構成して積層体５
００を形成する。

【００６７】積層体５００の上下面および共振素子２
１、２２の主面と平行な側面６０３、６０４に、図１１
に示すように、アース電極７０を形成する。さらに、積
層体５００の、共振素子２１、２２の長手方向に相対向
する側面の内、一方の側面６０１のほぼ全面に、アース
電極７０と絶縁され、かつ入力用電極４１と接続される
入力端子５１を形成し、さらに同様に、積層体５００
の、共振素子２１、２２の長手方向に相対向する側面の
内、他方の側面６０２のほぼ全面に、アース電極７０と
絶縁され、かつ出力用電極４２と接続される出力端子５
２を形成する。

【００６８】以上のようにして構成された本実施例の積
層型誘電体フィルタの等価回路は、第１の実施例と同様
に、図３に示すようになり、バンドパス特性を示す。

【００６９】本実施例においても、図１０、図１１に示
すように、共振素子２１、２２の短絡端側は９０゜左方
に折り曲げられて、積層体５００の左側面６０３におい
てアース電極７０に接続されている。そして、積層体５
００の、共振素子２１、２２の長手方向に相対向する側
面の内、一方の側面６０１には入力端子５１のみが形成
され、積層体５００の、共振素子２１、２２の長手方向
に相対向する側面の内、他方の側面６０２には出力端子
５２のみが設けられている。従って入力端子５１、出力
端子５２の面積を大きくできる。

【００７０】また、入力端子５１、出力端子５２は、積
層体５００の、共振素子２１、２２の長手方向に相対向
する２つ側面６０１、６０２のそれぞれに設けられてい
るから、実装基板上に実装するときに遊び空間が少ない
効率的な実装ができると共に、入力端子５１と出力端子
５２との距離が大きくなり、入力端子５１および出力端
子５２が近すぎてフィルタ特性に悪影響を及ぼすことが
抑制される。

【００７１】なお、本実施例においては、共振素子２
１、２２の主面が実装基板に対して水平となるように構
成されているが、共振素子２１、２２の主面が共振素子
２１、２２の積層方向とは略垂直な方向になるように、
共振素子２１、２２を配設しているから、本実施例にお
いても、実装時の占有面積を小さくできる。

【００７２】なお、本実施例において、入力用電極４
１、出力用電極４２を共振素子２１、２２の短絡端側に
対向して設けたが、入力用電極４１、出力用電極４２を
共振素子２１、２２の開放端側に対向して設けてもよ
い。

【００７３】次に、第７の実施例の積層型誘電体フィル
タの製造方法について説明する。本実施例においても、
第１の実施例において使用したグリーンシートを用い、
銀ペーストを導体ペーストとして、図１０に示した導体
パターンをそれぞれ印刷し、次いで、これらの導体パタ
ーンが印刷されたグリーンシートの厚さを調整するため
に必要なグリーンシートを重ねて図１０の構造となるよ
うに積層した後、９００℃で焼成して、積層体５００を
形成した。

【００７４】上記のように構成した積層体５００の上下
面、および共振素子２１、２２の主面と平行な側面６０
３、６０４に、図１１に示すように銀電極からなるアー
ス電極７０を印刷し、さらに、積層体５００の、共振素
子２１、２２の長手方向に相対向する側面の内、一方の
側面６０１のほぼ全面に、アース電極７０と絶縁され、
かつ入力用電極４１と接続される銀電極を入力端子５１
として印刷し、さらに同様に、積層体５００の、共振素
子２１、２２の長手方向に相対向する側面の内、他方の
側面６０２のほぼ全面に、アース電極７０と絶縁され、
かつ出力用電極４２と接続される銀電極を出力端子５２
として印刷し、印刷した銀電極を８５０℃で焼きつけ
て、本実施例の積層型誘電体フィルタを製造する。

【００７５】図１２は本発明の第８の実施例の模式展開
図である。

【００７６】第７の実施例においては、共振素子２１の
後方の短絡端側が９０゜左方に折り曲げられて、積層体
５００の左側面６０３においてアース電極７０に接続さ
れていたのに対して、本実施例においては、共振素子２
１の後方の短絡端側が９０゜右方に折り曲げられて、積
層体５００の右側面６０４においてアース電極７０に接
続されている点が第１の実施例と異なるが、他の構成や
等価回路は同一であり、製造方法も同様である。

【００７７】以上の第１〜４、６〜８の実施例において
は、図１３に示すように短絡端側が９０゜折れ曲がった
共振素子２０を誘電体層１０上に形成したが、共振素子
２０を、図１４、１５に示すように、９０゜複数回折れ
曲がった形状としてもよく、このような形状とすること
により、誘電体フィルタをより小型化できる。

【００７８】

【発明の効果】本発明においては、略直方体状の誘電体
の側面であって片側短絡型共振素子の長手方向に相対向
する２つの側面に入力端子および出力端子がそれぞれ設
けられているから、入力端子および出力端子が異なる側
面に設けられることになり、さらにこの略直方体状の誘
電体の他の側面に複数の片側短絡型共振素子が短絡され
ているから、入力端子や出力端子が設けられる側面には
共振素子を短絡するためのアース電極を設ける必要がな
くなる。従って、それぞれの側面には入力端子のみおよ
び出力端子のみを設けることができ、これらの面積を大
きくすることができる。この結果、誘電体フィルタを小
型化しても、入力端子、出力端子の面積が小さくなりす
ぎて実装時に半田付けが困難になるということが防止で
きる。

【００７９】また、本発明においては、略直方体状の誘
電体の側面であって片側短絡型共振素子の長手方向に相
対向する２つの側面に入力端子および出力端子がそれぞ
れ設けられているから、実装基板上に実装するときに遊
び空間が少ない効率的な実装ができると共に、入力端子
および出力端子間の距離が大きくなるから、入出力端子
が近すぎてフィルタ特性に悪影響を及ぼすということも
抑制される。

【００８０】また、本発明においては、複数の片側短絡
型共振素子のそれぞれの主面が複数の片側短絡型共振素
子の積層方向とは略垂直な方向に配設することにより、
積層型誘電体フィルタをより小型化することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フイルタ
の斜視図である。

【図３】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図４】本発明の第２の実施例の積層型誘電体フィルタ
の模式展開図である。

【図５】本発明の第３の実施例の積層型誘電体フィルタ
の模式展開図である。

【図６】本発明の第４の実施例の積層型誘電体フィルタ
の模式展開図である。

【図７】本発明の第４の実施例の積層型誘電体フィルタ
の等価回路図である。

【図８】本発明の第５の実施例の積層型誘電体フィルタ
の模式展開図である。

【図９】本発明の第６の実施例の積層型誘電体フィルタ
の模式展開図である。

【図１０】本発明の第７の実施例の積層型誘電体フィル
タの模式展開図である。

【図１１】本発明の第７の実施例の積層型誘電体フィル
タの斜視図である。

【図１２】本発明の第８の実施例の積層型誘電体フィル
タの模式展開図である。

【図１３】本発明の実施例の積層型誘電体フィルタに用
いられる共振素子を説明するための図である。

【図１４】本発明の実施例の積層型誘電体フィルタに用
いられる共振素子を説明するための図である。

【図１５】本発明の実施例の積層型誘電体フィルタに用
いられる共振素子を説明するための図である。

【図１６】本発明者達が案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図１７】本発明者達が案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図１８】本発明者達が案出した従来の積層型誘電体フ
ィルタの斜視図である。

【符号の説明】

１０、１１〜１６…誘電体層 ２０、２１、２２…共振素子 ４１…入力用電極 ４２…出力用電極 ４３…入力用タップ電極 ４４…出力用タップ電極 ５１…入力端子 ５２…出力端子 ６０１、６０２…側面 ７０…アース電極 ８１〜８３…内層アース電極 ９１、９２…ビアホール

Claims (6)

【特許請求の範囲】
1. 【請求項１】略直方体状の誘電体中に複数の片側短絡型
   共振素子が一方向に積層された積層型誘電体フィルタに
   おいて、 前記略直方体状の誘電体の側面であって前記片側短絡型
   共振素子の長手方向に相対向する２つの側面に、前記複
   数の片側短絡型共振素子の内、入力側の片側短絡型共振
   素子および出力側の片側短絡型共振素子とそれぞれ結合
   または接続される入力端子および出力端子がそれぞれ設
   けられ、 前記略直方体状の誘電体の他の側面に前記複数の片側短
   絡型共振素子が短絡されていることを特徴とする積層型
   誘電体フィルタ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、前記複数の片側短絡型共振素子のそれぞれの主面
   が前記積層方向とは略垂直な方向に配設されていること
   を特徴とする積層型誘電体フィルタ。
3. 【請求項３】請求項１または２記載の積層型誘電体フィ
   ルタにおいて、前記積層型誘電体フィルタが、前記積層
   方向に積層されると共に前記入力端子と接続されて前記
   誘電体中に設けられた入力用電極と、前記積層方向に積
   層されると共に前記出力端子と接続されて前記誘電体中
   に設けられた出力用電極とをさらに有し、前記入力側の
   片側短絡型共振素子が前記入力用電極と結合または接続
   されており、前記出力側の片側短絡型共振素子が前記出
   力用電極と結合または接続されていることを特徴とする
   積層型誘電体フィルタ。
4. 【請求項４】請求項１または２記載の積層型誘電体フィ
   ルタにおいて、前記積層型誘電体フィルタが、前記入力
   側の片側短絡型共振素子の主面と同一平面内に設けられ
   前記入力側の片側短絡型共振素子と前記入力端子とに共
   に接続された入力用タップ電極と、前記出力側の片側短
   絡型共振素子の主面と同一平面内に設けられ前記出力側
   の片側短絡型共振素子と前記出力端子とに共に接続され
   た出力用タップ電極と、をさらに有することを特徴とす
   る積層型誘電体フィルタ。
5. 【請求項５】請求項１乃至４のいずれかに記載の積層型
   誘電体フィルタにおいて、前記片側短絡型共振素子の短
   絡端側の部分を前記片側短絡型共振素子の主面と同一面
   内において前記他の側面に向かって折り曲げ、前記折り
   曲げ部において前記片側短絡型共振素子が前記他の側面
   に短絡されていることを特徴とする積層型誘電体フィル
   タ。
6. 【請求項６】請求項１乃至４のいずれかに記載の積層型
   誘電体フィルタにおいて、前記片側短絡型共振素子が、
   前記誘電体中に設けられたビアホールを介して前記他の
   側面に短絡されていることを特徴とする積層型誘電体フ
   ィルタ。