JPH0628820Y2 - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPH0628820Y2 JPH0628820Y2 JP3590191U JP3590191U JPH0628820Y2 JP H0628820 Y2 JPH0628820 Y2 JP H0628820Y2 JP 3590191 U JP3590191 U JP 3590191U JP 3590191 U JP3590191 U JP 3590191U JP H0628820 Y2 JPH0628820 Y2 JP H0628820Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control electrode
- diode
- resistor
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、交流電圧を制御電極へ
供給することによってトランジスタを駆動するトランジ
スタ駆動回路に関する。
供給することによってトランジスタを駆動するトランジ
スタ駆動回路に関する。
【０００２】
【従来の技術】従来から、例えば誘導加熱に用いられる
高周波発振器が知られている。この高周波発振器におい
ては、高周波、大電流の出力を得るため、ＳＩＴが用い
られることが多い。ＳＩＴとは、静電誘導型トランジス
タをいい、このＳＩＴは、比較的高周波で使用でき、か
つ大電流を流せる点で有意な素子である。例えば、５０
ＭＨｚ，３０Ａ程度の素子が知られている。
高周波発振器が知られている。この高周波発振器におい
ては、高周波、大電流の出力を得るため、ＳＩＴが用い
られることが多い。ＳＩＴとは、静電誘導型トランジス
タをいい、このＳＩＴは、比較的高周波で使用でき、か
つ大電流を流せる点で有意な素子である。例えば、５０
ＭＨｚ，３０Ａ程度の素子が知られている。
【０００３】図３には、一従来例に係るＳＩＴ駆動回路
の構成が示されている。この図に示される回路は、ＳＩ
Ｔのゲート側にダイオードＣＤを設け、比較的低抵抗の
抵抗Ｒで当該ダイオードＣＤを接地した構成である。Ｓ
ＩＴのゲートには、例えば１ＭＨｚ程度のＲＦ電圧が供
給される。ＳＩＴは、ゲートに印加される電圧が正極性
の場合には順方向のダイオード、負極性の場合にはコン
デンサとして等価的に表される素子であり、正極性の電
圧がゲートに印加されているときに駆動レベルを適正化
するため、このような正極性の場合に抵抗Ｒに一定の電
流を流せる構成を採用する必要があった。すなわち、Ｓ
ＩＴの駆動レベルを正／負極性で適正化させるため、ダ
イオードＣＤ及び抵抗Ｒが用いられていた。
の構成が示されている。この図に示される回路は、ＳＩ
Ｔのゲート側にダイオードＣＤを設け、比較的低抵抗の
抵抗Ｒで当該ダイオードＣＤを接地した構成である。Ｓ
ＩＴのゲートには、例えば１ＭＨｚ程度のＲＦ電圧が供
給される。ＳＩＴは、ゲートに印加される電圧が正極性
の場合には順方向のダイオード、負極性の場合にはコン
デンサとして等価的に表される素子であり、正極性の電
圧がゲートに印加されているときに駆動レベルを適正化
するため、このような正極性の場合に抵抗Ｒに一定の電
流を流せる構成を採用する必要があった。すなわち、Ｓ
ＩＴの駆動レベルを正／負極性で適正化させるため、ダ
イオードＣＤ及び抵抗Ｒが用いられていた。
【０００４】
【考案が解決しようとする課題】しかしながら、このよ
うな構成では、正極性時に抵抗Ｒに電流が流れることに
より、著しい電力損失が生じるという問題があった。本
考案は、このような問題点を解決することを課題として
なされたものであり、電力損失を発生させることなくＳ
ＩＴの駆動レベルを適正化し、波形の改善及びＳＩＴの
動作改善を行なうことを目的とする。
うな構成では、正極性時に抵抗Ｒに電流が流れることに
より、著しい電力損失が生じるという問題があった。本
考案は、このような問題点を解決することを課題として
なされたものであり、電力損失を発生させることなくＳ
ＩＴの駆動レベルを適正化し、波形の改善及びＳＩＴの
動作改善を行なうことを目的とする。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本考案は、制御電極への印加電圧の極性によ
って等価回路の異なるトランジスタに当該印加電圧とし
て交流電圧を供給し、当該トランジスタの出力電流を制
御するトランジスタ駆動回路において、制御電極に接続
され、制御電極への印加電圧が所定の極性を有する期間
のみ導通して印加電圧を制御電極に供給するダイオード
と、少なくともダイオード導通時に制御電極への印加電
圧の供給路となる第１の抵抗と、ダイオードに並列接続
され、少なくとも第１の抵抗の抵抗値より十分大きな抵
抗値を有し、ダイオードが導通していない期間に印加電
圧を制御電極に供給する第２の抵抗と、を備え、印加電
圧の極性に応じて制御電極への電圧印加に係る抵抗値を
変化させることを特徴とする。
るために、本考案は、制御電極への印加電圧の極性によ
って等価回路の異なるトランジスタに当該印加電圧とし
て交流電圧を供給し、当該トランジスタの出力電流を制
御するトランジスタ駆動回路において、制御電極に接続
され、制御電極への印加電圧が所定の極性を有する期間
のみ導通して印加電圧を制御電極に供給するダイオード
と、少なくともダイオード導通時に制御電極への印加電
圧の供給路となる第１の抵抗と、ダイオードに並列接続
され、少なくとも第１の抵抗の抵抗値より十分大きな抵
抗値を有し、ダイオードが導通していない期間に印加電
圧を制御電極に供給する第２の抵抗と、を備え、印加電
圧の極性に応じて制御電極への電圧印加に係る抵抗値を
変化させることを特徴とする。
【０００６】
【作用】本考案においては、制御電極（例えばゲート）
への印加電圧が所定の極性（例えば正極性）の場合に
は、第１の抵抗及びダイオードが制御電極への印加電圧
の供給路となる。すなわち、抵抗値としては、比較的小
さな第１の抵抗の抵抗値を介在させたのみの状態でトラ
ンジスタ（例えばＳＩＴ）への電圧供給が行われる。制
御電極への印加電圧が逆の特性（負極性）を有している
期間には、少なくとも第２の抵抗を介して制御電極への
電圧印加が行われる。すなわち、この場合には、比較的
大きな第２の抵抗の抵抗値を介して、電圧印加が行われ
ることになる。
への印加電圧が所定の極性（例えば正極性）の場合に
は、第１の抵抗及びダイオードが制御電極への印加電圧
の供給路となる。すなわち、抵抗値としては、比較的小
さな第１の抵抗の抵抗値を介在させたのみの状態でトラ
ンジスタ（例えばＳＩＴ）への電圧供給が行われる。制
御電極への印加電圧が逆の特性（負極性）を有している
期間には、少なくとも第２の抵抗を介して制御電極への
電圧印加が行われる。すなわち、この場合には、比較的
大きな第２の抵抗の抵抗値を介して、電圧印加が行われ
ることになる。
【０００７】従って、本考案においては、制御電極への
印加電圧が所定の極性（例えば正極性）を有している期
間は低抵抗で、これと異なる極性（例えば負極性）を有
している期間は比較的高抵抗で、トランジスタ（例えば
ＳＩＴ）の制御電極への電圧印加が行われる。この結
果、当該トランジスタの駆動レベルの適正化が可能とな
り、制御電極における波形が改善され、トランジスタの
出力電流を希望の値に調整することが可能となる。
印加電圧が所定の極性（例えば正極性）を有している期
間は低抵抗で、これと異なる極性（例えば負極性）を有
している期間は比較的高抵抗で、トランジスタ（例えば
ＳＩＴ）の制御電極への電圧印加が行われる。この結
果、当該トランジスタの駆動レベルの適正化が可能とな
り、制御電極における波形が改善され、トランジスタの
出力電流を希望の値に調整することが可能となる。
【０００８】
【実施例】以下、本考案の好適な実施例について図面に
基づいて説明する。
基づいて説明する。
【０００９】図１には、本考案の第１実施例に係るＳＩ
Ｔ駆動回路の構成が示されている。この図に示される回
路は、ＳＩＴのゲート側に図３に示されるようなダイオ
ードＣＤ及び抵抗Ｒを設けるのではなく、互いに逆向き
に接続されたダイオードＣＤ１及びＣＤ２と、ダイオー
ドＣＤ１またはＣＤ２にそれぞれ並列接続された抵抗Ｒ
１及びＲ２と、を備える構成である。ダイオードＣＤ２
は、ＲＦ入力が正極性の場合にのみ導通するよう設けら
れており、ダイオードＣＤ１はこれとは逆特性の電圧が
印加されたときに導通するように設けられている。従っ
て、ＲＦ入力が正極性の場合には、抵抗Ｒ１及びダイオ
ードＣＤ２を介してＳＩＴのゲートに電圧が印加され、
負極性の場合には抵抗Ｒ２及びダイオードＣＤ１を介し
て電圧が供給される。従って、この実施例では、ＲＦ入
力が正極性の場合と負極性の場合とでゲートに接続され
る抵抗の値が異なることとなる。すなわち、正極性の場
合には抵抗Ｒ１が、負極性の場合には抵抗Ｒ２がそれぞ
れ接続されるものである。ここに、ＲＦ入力としては、
正極性側には低電圧、負極性側には比較的高電圧となる
矩形波が印加されるものとすると、抵抗Ｒ１の値を抵抗
Ｒ２の値よりも小さくすればよい。このようにすると、
ＳＩＴの動作は、ＲＦ入力が正極性の場合に出力電流
小、負極性の場合において、出力電流大となる。すなわ
ち、ＳＩＴの駆動レベルがＲ１及びＲ２の値により調整
されるため、適正な駆動レベルが得られることとなる。
これにより、ＳＩＴのゲートの波形が改善されることと
なり、従来において発生していたような電力損失も生じ
ない。この結果、ＲＦ入力に係る電源も、小電力型のも
ので足りることとなる。
Ｔ駆動回路の構成が示されている。この図に示される回
路は、ＳＩＴのゲート側に図３に示されるようなダイオ
ードＣＤ及び抵抗Ｒを設けるのではなく、互いに逆向き
に接続されたダイオードＣＤ１及びＣＤ２と、ダイオー
ドＣＤ１またはＣＤ２にそれぞれ並列接続された抵抗Ｒ
１及びＲ２と、を備える構成である。ダイオードＣＤ２
は、ＲＦ入力が正極性の場合にのみ導通するよう設けら
れており、ダイオードＣＤ１はこれとは逆特性の電圧が
印加されたときに導通するように設けられている。従っ
て、ＲＦ入力が正極性の場合には、抵抗Ｒ１及びダイオ
ードＣＤ２を介してＳＩＴのゲートに電圧が印加され、
負極性の場合には抵抗Ｒ２及びダイオードＣＤ１を介し
て電圧が供給される。従って、この実施例では、ＲＦ入
力が正極性の場合と負極性の場合とでゲートに接続され
る抵抗の値が異なることとなる。すなわち、正極性の場
合には抵抗Ｒ１が、負極性の場合には抵抗Ｒ２がそれぞ
れ接続されるものである。ここに、ＲＦ入力としては、
正極性側には低電圧、負極性側には比較的高電圧となる
矩形波が印加されるものとすると、抵抗Ｒ１の値を抵抗
Ｒ２の値よりも小さくすればよい。このようにすると、
ＳＩＴの動作は、ＲＦ入力が正極性の場合に出力電流
小、負極性の場合において、出力電流大となる。すなわ
ち、ＳＩＴの駆動レベルがＲ１及びＲ２の値により調整
されるため、適正な駆動レベルが得られることとなる。
これにより、ＳＩＴのゲートの波形が改善されることと
なり、従来において発生していたような電力損失も生じ
ない。この結果、ＲＦ入力に係る電源も、小電力型のも
ので足りることとなる。
【００１０】図２には、本考案の第２実施例に係るＳＩ
Ｔ駆動回路の構成が示されている。この図に示される回
路は、図１に示される第１実施例からダイオードＣＤ１
を除去した構成である。これは、抵抗Ｒ１の値を抵抗Ｒ
２の値に比べ十分小さく設定するならば、すなわち抵抗
Ｒ１の値を抵抗Ｒ２の値に対し無視し得る値に設定する
ならば、ダイオードＣＤ１を介在させる必要がないこと
に基づく。従って、図２に示される第２実施例は、第１
実施例の回路をより簡略化した構成であるといえる。こ
のように、本実施例によっても、第１実施例と同様の効
果を得ることができる。加えて、回路の簡略化により、
構成部品の点数が低減されるという効果をも得ることが
できる。
Ｔ駆動回路の構成が示されている。この図に示される回
路は、図１に示される第１実施例からダイオードＣＤ１
を除去した構成である。これは、抵抗Ｒ１の値を抵抗Ｒ
２の値に比べ十分小さく設定するならば、すなわち抵抗
Ｒ１の値を抵抗Ｒ２の値に対し無視し得る値に設定する
ならば、ダイオードＣＤ１を介在させる必要がないこと
に基づく。従って、図２に示される第２実施例は、第１
実施例の回路をより簡略化した構成であるといえる。こ
のように、本実施例によっても、第１実施例と同様の効
果を得ることができる。加えて、回路の簡略化により、
構成部品の点数が低減されるという効果をも得ることが
できる。
【００１１】なお、以上の説明では、ＳＩＴを駆動する
回路について説明したが、本考案はＳＩＴに限らない。
例えば、ＦＥＴ等の他の種類のトランジスタであっても
よい。また、特に誘導加熱用の高周波発振器のアプリケ
ーションについて説明したが、これは他の装置に使用す
るものであってもよい。
回路について説明したが、本考案はＳＩＴに限らない。
例えば、ＦＥＴ等の他の種類のトランジスタであっても
よい。また、特に誘導加熱用の高周波発振器のアプリケ
ーションについて説明したが、これは他の装置に使用す
るものであってもよい。
【００１２】
【考案の効果】以上説明したように、本考案によれば、
制御電極への印加電圧の極性に応じて制御電極との接続
に係る抵抗値を変化させるようにしたため、トランジス
タの駆動レベルの適正化、波形改善、動作改善などが電
力損失の発生を伴わずに実現できる。
制御電極への印加電圧の極性に応じて制御電極との接続
に係る抵抗値を変化させるようにしたため、トランジス
タの駆動レベルの適正化、波形改善、動作改善などが電
力損失の発生を伴わずに実現できる。
【図１】本考案の第１実施例に係る回路の回路図であ
る。
る。
【図２】本考案の第２実施例に係る回路の回路図であ
る。
る。
【図３】一従来例に係る回路の回路図である。
Ｒ１，Ｒ２ 抵抗 ＣＤ１，ＣＤ２ ダイオード ＳＩＴ 静電誘導形トランジスタ
Claims (1)
- 【請求項１】 制御電極への印加電圧の極性によって等
価回路の異なるトランジスタに当該印加電圧として交流
電圧を供給し、当該トランジスタの出力電流を制御する
トランジスタ駆動回路において、前記制御電極に接続さ
れ、当該制御電極への印加電圧が所定の極性を有する期
間のみ導通して当該印加電圧を制御電極に供給するダイ
オードと、少なくともダイオード導通時に制御電極への
印加電圧の供給路となる第１の抵抗と、ダイオードに並
列接続され、少なくとも第１の抵抗の抵抗値より十分大
きな抵抗値を有し、ダイオードが導通していない期間に
前記印加電圧を制御電極に供給する第２の抵抗と、を備
え、前記印加電圧の極性に応じて制御電極への電圧印加
に係る抵抗値を変化させることを特徴とするトランジス
タ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590191U JPH0628820Y2 (ja) | 1991-05-21 | 1991-05-21 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590191U JPH0628820Y2 (ja) | 1991-05-21 | 1991-05-21 | トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131016U JPH04131016U (ja) | 1992-12-01 |
| JPH0628820Y2 true JPH0628820Y2 (ja) | 1994-08-03 |
Family
ID=31917957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590191U Expired - Lifetime JPH0628820Y2 (ja) | 1991-05-21 | 1991-05-21 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628820Y2 (ja) |
-
1991
- 1991-05-21 JP JP3590191U patent/JPH0628820Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131016U (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471245A (en) | FET Gating circuit with fast turn-on capacitor | |
| JP4705683B2 (ja) | マイクロプロセッサからの出力信号を用いた電子構成素子の駆動のための回路装置及びその方法 | |
| JPH027621A (ja) | 集積回路 | |
| JPH0628820Y2 (ja) | トランジスタ駆動回路 | |
| US4749876A (en) | Universal power transistor base drive control unit | |
| JP2004048726A (ja) | スイッチ・キャパシタに接続された駆動回路及びその動作方法 | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH0622540A (ja) | スイッチング電源回路 | |
| JPH07222437A (ja) | スイッチング電源装置 | |
| JPH05253206A (ja) | Ｍｒｉ装置 | |
| JPS6328258A (ja) | 直流電源装置の過電圧抑制方式 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JPH06325306A (ja) | 磁気ヘッド駆動回路 | |
| JP3438976B2 (ja) | モータ駆動用集積回路 | |
| JPH08107316A (ja) | マイクロ波集積回路 | |
| JPH06252672A (ja) | 高周波混成集積回路装置 | |
| JPH02156713A (ja) | バイアス回路 | |
| JP2004289946A (ja) | モーター駆動回路 | |
| KR960008002Y1 (ko) | 고주파 증폭기의 바이어스 회로 | |
| JPH10200389A (ja) | 負荷駆動回路 | |
| KR960004976Y1 (ko) | 모니터의 수평 드라이브 조절회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |