JPH06282692A - Ｉｃカード用制御装置 - Google Patents
Ｉｃカード用制御装置Info
- Publication number
- JPH06282692A JPH06282692A JP3250131A JP25013191A JPH06282692A JP H06282692 A JPH06282692 A JP H06282692A JP 3250131 A JP3250131 A JP 3250131A JP 25013191 A JP25013191 A JP 25013191A JP H06282692 A JPH06282692 A JP H06282692A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- output
- control circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
［目的］ ＩＣカードの書込み読出しを、ソフトウエア
等を必要とすることなく、行う。 ［構成］ ＩＣカードの書込み及び／又は書込みを行う
制御装置であって、ＩＣカードコネクタとメインコンピ
ュータに接続するコネクタとを、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路並びに
メモリ回路が接続されている第１の回路と、コマンドコ
ントロール回路及びバンクアドレスコントロール回路が
接続されている第２の回路とで接続されており、前記第
１の回路のバッファ回路の入力及び第２の回路のメモリ
回路の出力が、メモリーデータの双方向性バッファー回
路を介して、接続させていること。
等を必要とすることなく、行う。 ［構成］ ＩＣカードの書込み及び／又は書込みを行う
制御装置であって、ＩＣカードコネクタとメインコンピ
ュータに接続するコネクタとを、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路並びに
メモリ回路が接続されている第１の回路と、コマンドコ
ントロール回路及びバンクアドレスコントロール回路が
接続されている第２の回路とで接続されており、前記第
１の回路のバッファ回路の入力及び第２の回路のメモリ
回路の出力が、メモリーデータの双方向性バッファー回
路を介して、接続させていること。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカード用制御装置
に関し、特にＩＣカード書込み及び／又は読出し用制御
装置に関する。また本発明は、コンピュータ側から見て
ＩＣカードがフレキシブルディスクと同様に扱うことが
できるＩＣカード書込み読出し用制御装置に関する。
に関し、特にＩＣカード書込み及び／又は読出し用制御
装置に関する。また本発明は、コンピュータ側から見て
ＩＣカードがフレキシブルディスクと同様に扱うことが
できるＩＣカード書込み読出し用制御装置に関する。
【０００２】
【従来の技術】例えば、フロッピーディスクには、プロ
グラムやデータが記憶されており、コンピュータの使用
時には、コンピュータのＲＡＭにフロッピーディスクか
ら書き込んで使用されている。最近、このフロッピーデ
ィスクに代えてＩＣカードが使用されている。
グラムやデータが記憶されており、コンピュータの使用
時には、コンピュータのＲＡＭにフロッピーディスクか
ら書き込んで使用されている。最近、このフロッピーデ
ィスクに代えてＩＣカードが使用されている。
【０００３】
【発明が解決しようとする課題】フロッピーディスクを
使用する場合、フロッピーディスクを駆動させるための
駆動装置は不可欠であるが、この駆動装置は比較的大形
であり、コンピュータの小形化を図る上で問題である。
そこで駆動装置を要しないＩＣカードに、プログラム及
びデータを書き込んだ小形のコンピュータが使用されて
いるが、ＩＣカードにプログラム及びデータを書き込む
のに専用のプログラムが必要であり、このプログラムを
作成するのは高価である。
使用する場合、フロッピーディスクを駆動させるための
駆動装置は不可欠であるが、この駆動装置は比較的大形
であり、コンピュータの小形化を図る上で問題である。
そこで駆動装置を要しないＩＣカードに、プログラム及
びデータを書き込んだ小形のコンピュータが使用されて
いるが、ＩＣカードにプログラム及びデータを書き込む
のに専用のプログラムが必要であり、このプログラムを
作成するのは高価である。
【０００４】そこで、フロッピーディスクに用意された
プログラム及びデータをＩＣカードに書き込むことにな
るが、この場合も、同様に、書き込み専用の高価なプロ
グラムを作成しなければならず、依然大きな費用を要し
問題である。本発明は、フロッピーディスク又はＩＣカ
ードに用意されたプログラム及びデータをＩＣカードに
書き込む際に要する手間及び時間等に係る費用の問題点
を解決することを目的としている。
プログラム及びデータをＩＣカードに書き込むことにな
るが、この場合も、同様に、書き込み専用の高価なプロ
グラムを作成しなければならず、依然大きな費用を要し
問題である。本発明は、フロッピーディスク又はＩＣカ
ードに用意されたプログラム及びデータをＩＣカードに
書き込む際に要する手間及び時間等に係る費用の問題点
を解決することを目的としている。
【０００５】
【課題を解決するための手段】本発明は、専用のプログ
ラムヲ要することなく、例えば、フロッピーディスク又
はＩＣカードからＩＣカードに書込み及び／又は読出し
を行うことができ、またＩＣカードから読出しできるＩ
Ｃカード書き込み又は読出し専用或はＩＣカード書込み
及び読出し専用のＩＣカード用制御回路を提供すること
を目的とする。
ラムヲ要することなく、例えば、フロッピーディスク又
はＩＣカードからＩＣカードに書込み及び／又は読出し
を行うことができ、またＩＣカードから読出しできるＩ
Ｃカード書き込み又は読出し専用或はＩＣカード書込み
及び読出し専用のＩＣカード用制御回路を提供すること
を目的とする。
【０００６】即ち、本発明は、ＩＣカードコネクタとメ
インコンピュータに接続するコネクタとが、アドレス信
号、メモリ制御信号及びＩ／Ｏ制御信号用のバッファー
回路並びにメモリ回路が接続されている第１の回路と、
コマンドコントロール回路及びバンクアドレスコントロ
ール回路が接続されている第２の回路とで接続されてお
り、前記第１の回路のバッファ回路の入力及び第２の回
路のメモリ回路の出力が、メモリーデータの双方向性バ
ッファー回路を介して、接続されていることを特徴とす
るＩＣカード用制御装置にある。
インコンピュータに接続するコネクタとが、アドレス信
号、メモリ制御信号及びＩ／Ｏ制御信号用のバッファー
回路並びにメモリ回路が接続されている第１の回路と、
コマンドコントロール回路及びバンクアドレスコントロ
ール回路が接続されている第２の回路とで接続されてお
り、前記第１の回路のバッファ回路の入力及び第２の回
路のメモリ回路の出力が、メモリーデータの双方向性バ
ッファー回路を介して、接続されていることを特徴とす
るＩＣカード用制御装置にある。
【０００７】本発明において、ＩＣカード用制御装置に
は、書き込み又は読出し或は書込み及び読出しが行われ
るＩＣカードを接続するためのＩＣカードコネクタ及
び、フレキシブルディスクのデータが記録されるメイン
コンピュータが設けられている。ＩＣカードコネクタ
は、メモリー回路及びバンクアドレスコントロール回路
に接続しており、メインコンピュータ接続用のコネクタ
は、前記メモリ回路に接続する、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路と接続
すると共に、バンクアドレスコントロール回路に接続す
るコマンドコントロール回路に接続している。
は、書き込み又は読出し或は書込み及び読出しが行われ
るＩＣカードを接続するためのＩＣカードコネクタ及
び、フレキシブルディスクのデータが記録されるメイン
コンピュータが設けられている。ＩＣカードコネクタ
は、メモリー回路及びバンクアドレスコントロール回路
に接続しており、メインコンピュータ接続用のコネクタ
は、前記メモリ回路に接続する、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路と接続
すると共に、バンクアドレスコントロール回路に接続す
るコマンドコントロール回路に接続している。
【０００８】本発明において、メモリ回路は、ロム、メ
モリコントロール、及び入出力コントロールを備えてい
る。ロムは、ＩＣカード書き込み用制御装置内を制御す
る基本入出力システムであり、ソフトを備えるＲＯＭで
あり、ＣＰＵに対して、実行ソフトウエアを与えるもの
である。例えば、使用するＩＣカードのタイプ、即ち使
用されるカードについて、Ｓ−ＲＡＭ、ＥＰＲＯＭ、Ｅ
ＥＰＲＯＭ、ＦＬＡＳＨＲＯＭ、ＬＡＳＥＲＣＡＲＤ等
の何れかであるかを指定でき、また、使用するＩＣカー
ドのサイズ、即ちＩＣカードに実装されている１６Ｋ
Ｂ、６４ＫＢ、２５６ＫＢ、５１２ＫＢ、１ＭＢ及び２
ＭＢ等の容量などを指定できるようにセットされてい
る。
モリコントロール、及び入出力コントロールを備えてい
る。ロムは、ＩＣカード書き込み用制御装置内を制御す
る基本入出力システムであり、ソフトを備えるＲＯＭで
あり、ＣＰＵに対して、実行ソフトウエアを与えるもの
である。例えば、使用するＩＣカードのタイプ、即ち使
用されるカードについて、Ｓ−ＲＡＭ、ＥＰＲＯＭ、Ｅ
ＥＰＲＯＭ、ＦＬＡＳＨＲＯＭ、ＬＡＳＥＲＣＡＲＤ等
の何れかであるかを指定でき、また、使用するＩＣカー
ドのサイズ、即ちＩＣカードに実装されている１６Ｋ
Ｂ、６４ＫＢ、２５６ＫＢ、５１２ＫＢ、１ＭＢ及び２
ＭＢ等の容量などを指定できるようにセットされてい
る。
【０００９】メモリコントロールは、メモリマップデコ
ーダ、内部メモリ制御信号の生成回路、並びに各種のバ
ッファ回路の方向を制御しまたメモリ読取り、メモリ書
込みを行う回路を備えている。入出力コントロールは、
アドレスデコーダ、制御信号生成回路並びに各種のゲー
トを制御する入出力読取り信号、入出力書込み信号を生
成する回路を備えている。
ーダ、内部メモリ制御信号の生成回路、並びに各種のバ
ッファ回路の方向を制御しまたメモリ読取り、メモリ書
込みを行う回路を備えている。入出力コントロールは、
アドレスデコーダ、制御信号生成回路並びに各種のゲー
トを制御する入出力読取り信号、入出力書込み信号を生
成する回路を備えている。
【００１０】コマンドコントロール回路は、例えば、入
出力制御用データの双方向バッファ回路、及びＤタイプ
のフリップフロップにより構成され、コマンドやデータ
のバスよりの取込み及びバスへの内部ステータスの返送
を行う。バンクアドレスコントロール回路は、バスより
受け取ったコマンドを解読し、ＩＣカードの信号を作成
するＣＰＵであり、このＣＰＵ２１の制御の下に、ＩＣ
カード用バンクアドレスチェンジドライバー及びＩＣカ
ードコントロール信号、複数例えば２枚のカードから、
カード１、カード２の選択制御信号、ＥＰＲＯＭ用ＥＰ
ＲＯＭライトボルテージコントロール信号及びＦＬＡＳ
ＨＲＯＭ用ライトボルテージコントロール信号を作成
し、またカードディテクト信号、ライトプロテクト信号
を作成する。
出力制御用データの双方向バッファ回路、及びＤタイプ
のフリップフロップにより構成され、コマンドやデータ
のバスよりの取込み及びバスへの内部ステータスの返送
を行う。バンクアドレスコントロール回路は、バスより
受け取ったコマンドを解読し、ＩＣカードの信号を作成
するＣＰＵであり、このＣＰＵ２１の制御の下に、ＩＣ
カード用バンクアドレスチェンジドライバー及びＩＣカ
ードコントロール信号、複数例えば２枚のカードから、
カード１、カード２の選択制御信号、ＥＰＲＯＭ用ＥＰ
ＲＯＭライトボルテージコントロール信号及びＦＬＡＳ
ＨＲＯＭ用ライトボルテージコントロール信号を作成
し、またカードディテクト信号、ライトプロテクト信号
を作成する。
【００１１】本発明の制御装置のインターフェイスタイ
プには、次の７つのタイプがある。即ち、（１）ＲＳ２
３２Ｃポート、（２）パラレルポート、（３）ＩＤＥポ
ート、（４）ＦＤＤインターフェイスポート、（５）入
出力インターフェイスポート、（６）拡張メモリーシス
テム及び（７）ダイレクトマッピングがある。
プには、次の７つのタイプがある。即ち、（１）ＲＳ２
３２Ｃポート、（２）パラレルポート、（３）ＩＤＥポ
ート、（４）ＦＤＤインターフェイスポート、（５）入
出力インターフェイスポート、（６）拡張メモリーシス
テム及び（７）ダイレクトマッピングがある。
【００１２】
【作用】本発明は、ＩＣカードコネクタとメインコンピ
ュータに接続するコネクタとが、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路並びに
メモリ回路が接続されている第１の回路と、コマンドコ
ントロール回路及びバンクアドレスコントロール回路が
接続されている第２の回路とで接続されており、前記第
１の回路のバッファ回路の入力及び第２の回路のメモリ
回路の出力が、メモリーデータの双方向性バッファー回
路を介して、接続されているので、例えば、マザーボー
ド上のハードウエア、基本入出力システムを全く変更を
要することなく、また、オペレーションシステムのソフ
トウエアを替えることなく、ＩＣカードドライブとフロ
ッピードライブの互換性を持たせることができる。
ュータに接続するコネクタとが、アドレス信号、メモリ
制御信号及びＩ／Ｏ制御信号用のバッファー回路並びに
メモリ回路が接続されている第１の回路と、コマンドコ
ントロール回路及びバンクアドレスコントロール回路が
接続されている第２の回路とで接続されており、前記第
１の回路のバッファ回路の入力及び第２の回路のメモリ
回路の出力が、メモリーデータの双方向性バッファー回
路を介して、接続されているので、例えば、マザーボー
ド上のハードウエア、基本入出力システムを全く変更を
要することなく、また、オペレーションシステムのソフ
トウエアを替えることなく、ＩＣカードドライブとフロ
ッピードライブの互換性を持たせることができる。
【００１３】したがって、本発明によると、ハードウエ
ア及びソフトウエアに影響を与えることなく、バージョ
ンアップを行うことができる。本発明の制御装置は、コ
ンピュータの種類に関係なく全く同じカードを使用する
ことができる。
ア及びソフトウエアに影響を与えることなく、バージョ
ンアップを行うことができる。本発明の制御装置は、コ
ンピュータの種類に関係なく全く同じカードを使用する
ことができる。
【００１４】
【実施例】以下、添付の図面を参照して、本発明の実施
の態様を例示し説明するが、本発明は、以下の例示及び
説明により、何ら制限されるものではない。図１は、本
発明の一実施例であって、本発明がＩＣカード書込み読
取り用制御装置に適用された事例のブロック図である。
図１に示される実施例のＩＣカードの書き込み制御装置
１には、メインコンピュータの入力部（図示されていな
い）に接続用の入出力バス２が設けられている。本例に
おいては、入出力バス２として、ＩＢＭ社のパーソナル
コンピュータエキストラ用のコネクタが使用されてい
る。
の態様を例示し説明するが、本発明は、以下の例示及び
説明により、何ら制限されるものではない。図１は、本
発明の一実施例であって、本発明がＩＣカード書込み読
取り用制御装置に適用された事例のブロック図である。
図１に示される実施例のＩＣカードの書き込み制御装置
１には、メインコンピュータの入力部（図示されていな
い）に接続用の入出力バス２が設けられている。本例に
おいては、入出力バス２として、ＩＢＭ社のパーソナル
コンピュータエキストラ用のコネクタが使用されてい
る。
【００１５】この入出力バス２には、アドレス信号バス
（ＳＡ−０〜７）３、アドレス信号バス（ＳＡ−８〜１
５）４、アドレス信号バス（ＳＡ−１６〜１９）５、ア
ドレス許可信号ライン６、読取り書込み入出力信号ライ
ン７、メモリ読取り書込み信号ライン８及び送信データ
バス（ＳＤ−０〜７）９が接続している。この中、アド
レス信号バス（ＳＡ−０〜７）３及び（ＳＡ−８〜１
５）４は、夫々、バッファ回路１０のアドレス信号部１
１及び１２の入力に接続しており、アドレス信号バス
（ＳＡ−１６〜１９）５、アドレス許可信号ライン６、
読取り書込み入出力信号ライン７、メモリ読取り書込み
信号ライン８及び送信データバス（ＳＤ−０〜７）９
は、バッファ回路１０のメモリ制御信号及び入出力信号
部１３の入力に接続している。
（ＳＡ−０〜７）３、アドレス信号バス（ＳＡ−８〜１
５）４、アドレス信号バス（ＳＡ−１６〜１９）５、ア
ドレス許可信号ライン６、読取り書込み入出力信号ライ
ン７、メモリ読取り書込み信号ライン８及び送信データ
バス（ＳＤ−０〜７）９が接続している。この中、アド
レス信号バス（ＳＡ−０〜７）３及び（ＳＡ−８〜１
５）４は、夫々、バッファ回路１０のアドレス信号部１
１及び１２の入力に接続しており、アドレス信号バス
（ＳＡ−１６〜１９）５、アドレス許可信号ライン６、
読取り書込み入出力信号ライン７、メモリ読取り書込み
信号ライン８及び送信データバス（ＳＤ−０〜７）９
は、バッファ回路１０のメモリ制御信号及び入出力信号
部１３の入力に接続している。
【００１６】残る送信データバス（ＳＤ−０〜７）９
は、入出力制御用データ双方向バッファ回路１４に接続
しており、この入出力制御用データ双方向性バッファ回
路１１は、読出し書込み用の入出力端子１５及び書込み
信号入出力端子１６を有している。この入出力制御バッ
ファ回路１４の出力は、送信データバス（ＤＯ−０〜
７）１７により、Ｄタイプフリップフロップ１８に接続
しており、このＤタイプフリップフロップ１８の出力の
カードデータバス（ＫＤ−０〜７）１９は、分岐され、
分岐されたバス２０は、Ｄタイプフリップフロップ２１
の入力に接続し、そのＤタイプフリップフロップ２１の
出力は、バス２２により信号データバス１４に帰還され
ており、例えばＩＣカードからの読出し回路として使用
される。本例においては、以上のように、入出力制御用
データ双方向性バッファ回路１４並びにフリップフロッ
プ１８及び１９を接続してコマンドコントロール回路２
３を構成している。
は、入出力制御用データ双方向バッファ回路１４に接続
しており、この入出力制御用データ双方向性バッファ回
路１１は、読出し書込み用の入出力端子１５及び書込み
信号入出力端子１６を有している。この入出力制御バッ
ファ回路１４の出力は、送信データバス（ＤＯ−０〜
７）１７により、Ｄタイプフリップフロップ１８に接続
しており、このＤタイプフリップフロップ１８の出力の
カードデータバス（ＫＤ−０〜７）１９は、分岐され、
分岐されたバス２０は、Ｄタイプフリップフロップ２１
の入力に接続し、そのＤタイプフリップフロップ２１の
出力は、バス２２により信号データバス１４に帰還され
ており、例えばＩＣカードからの読出し回路として使用
される。本例においては、以上のように、入出力制御用
データ双方向性バッファ回路１４並びにフリップフロッ
プ１８及び１９を接続してコマンドコントロール回路２
３を構成している。
【００１７】カードデータバス（ＫＤ−０〜７）１９
は、ＣＰＵ２４に接続しており、このＣＰＵ２４には、
シリコン結晶のクロック信号回路２５が接続されてい
る。ＣＰＵ２４は、バス出力バス（ＢＯ−０〜７）２６
を介して、バンクアドレスチェンジ回路２７に接続して
おり、バンクアドレスチェンジ回路２７は、バンクアド
レスバス（ＢＡ−１６〜２３）２８を介してＩＣカード
コネクタ２９に接続している。
は、ＣＰＵ２４に接続しており、このＣＰＵ２４には、
シリコン結晶のクロック信号回路２５が接続されてい
る。ＣＰＵ２４は、バス出力バス（ＢＯ−０〜７）２６
を介して、バンクアドレスチェンジ回路２７に接続して
おり、バンクアドレスチェンジ回路２７は、バンクアド
レスバス（ＢＡ−１６〜２３）２８を介してＩＣカード
コネクタ２９に接続している。
【００１８】バス出力バス（ＢＯ−０〜７）２６から分
岐したバス３０は、カードコントロール回路（ＣＡＲＤ
ＣＯＮＴ′Ｌ）３１に接続しており、カードコントロー
ル回路３１は、バンクアドレスバス（ＢＡ−２４，２
５）３２、カードチップ許可ライン（ＫＣＥ）３３及び
カード１１ライン（Ｋ１１）３４を介してＩＣカードコ
ネクタ２９に接続している。本例において、ＣＰＵ２
４、バンクアドレス変換回路２７及びカードコントロー
ル回路３１によって、バンクアドレスコントロール回路
３５が形成されている。
岐したバス３０は、カードコントロール回路（ＣＡＲＤ
ＣＯＮＴ′Ｌ）３１に接続しており、カードコントロー
ル回路３１は、バンクアドレスバス（ＢＡ−２４，２
５）３２、カードチップ許可ライン（ＫＣＥ）３３及び
カード１１ライン（Ｋ１１）３４を介してＩＣカードコ
ネクタ２９に接続している。本例において、ＣＰＵ２
４、バンクアドレス変換回路２７及びカードコントロー
ル回路３１によって、バンクアドレスコントロール回路
３５が形成されている。
【００１９】本例において、ＣＰＵ２４は、ＩＣカード
の信頼性及び有効性を増加させるために、エラーチェッ
クコレクション（ＥＣＣ）機能を有する回路３６を備え
ている。この回路３６は、データのリカバリーを行うこ
とができると共に、ＩＣカード内の不良メモリーのバッ
クアップ情報をコントロールすることができる。
の信頼性及び有効性を増加させるために、エラーチェッ
クコレクション（ＥＣＣ）機能を有する回路３６を備え
ている。この回路３６は、データのリカバリーを行うこ
とができると共に、ＩＣカード内の不良メモリーのバッ
クアップ情報をコントロールすることができる。
【００２０】以上のように、本例において、ＣＰＵ２４
は、バスより受け取ったコマンドを解読し、ＩＣカード
の信号を作成するＣＰＵであり、このＣＰＵ２４の制御
の下に、ＩＣカード用バンクアドレスチェンジドライブ
信号及びＩＣカードコントロール信号、カード１、カー
ド２の選択制御信号、ＥＰＲＯＭ用ＥＰＲＯＭライトボ
ルテージコントロール信号及びＦＬＡＳＨＲＯＭ用ライ
トボルテージコントロール信号を作成し、またカードデ
ィテクト信号、ライトプロテクト信号を作成する。
は、バスより受け取ったコマンドを解読し、ＩＣカード
の信号を作成するＣＰＵであり、このＣＰＵ２４の制御
の下に、ＩＣカード用バンクアドレスチェンジドライブ
信号及びＩＣカードコントロール信号、カード１、カー
ド２の選択制御信号、ＥＰＲＯＭ用ＥＰＲＯＭライトボ
ルテージコントロール信号及びＦＬＡＳＨＲＯＭ用ライ
トボルテージコントロール信号を作成し、またカードデ
ィテクト信号、ライトプロテクト信号を作成する。
【００２１】バッファ回路１０の各信号部１１、１２及
び１３の出力バス３７、３８および３９は接続バス４０
に接続され、分岐されて入出力コントロール回路４１、
メモリーコントロール回路４２およびロム４３の入力に
接続される。ロム４３は、バス（ＭＤ−０〜７）４４を
介してＩＣカードコネクタ２９に接続している。このバ
ス４４と送信データバス９は、双方向性バッファ回路４
５並びに送信バス４６及び４７を介して接続している。
び１３の出力バス３７、３８および３９は接続バス４０
に接続され、分岐されて入出力コントロール回路４１、
メモリーコントロール回路４２およびロム４３の入力に
接続される。ロム４３は、バス（ＭＤ−０〜７）４４を
介してＩＣカードコネクタ２９に接続している。このバ
ス４４と送信データバス９は、双方向性バッファ回路４
５並びに送信バス４６及び４７を介して接続している。
【００２２】入出力コントロール回路４１の出力の中、
読取り入出力（ＲＩＯ）４８は、Ｄタイプフリップフロ
ップ２１の読取り入出力端子（ＲＩＯ）４９に接続し、
また書込み入出力（ＷＩＯ）５０は、Ｄタイプフリップ
フロップ１８の書込み入出力端子（ＷＩＯ）５１に接続
し、さらに、入出力コントロール回路４１の出力５２及
び５３は、夫々、Ｄタイプフリップフロップ１８及び２
１の端子５４及び５５に接続されている。したがって、
Ｄタイプフリップフロップ１８及び２１の動作は、入出
力コントロール回路４１によって制御される。
読取り入出力（ＲＩＯ）４８は、Ｄタイプフリップフロ
ップ２１の読取り入出力端子（ＲＩＯ）４９に接続し、
また書込み入出力（ＷＩＯ）５０は、Ｄタイプフリップ
フロップ１８の書込み入出力端子（ＷＩＯ）５１に接続
し、さらに、入出力コントロール回路４１の出力５２及
び５３は、夫々、Ｄタイプフリップフロップ１８及び２
１の端子５４及び５５に接続されている。したがって、
Ｄタイプフリップフロップ１８及び２１の動作は、入出
力コントロール回路４１によって制御される。
【００２３】入出力コントロール回路からのその他の出
力については、読取り入出力（ＳＩＯＲ）５６は、双方
向性バッファ回路１４の読取り信号入出力端子（ＳＩＯ
Ｒ）１６に接続し、読取り書込み入出力（ＲＷＩＯ）５
７は、双方向性バッファ回路１４の読取り書込み入出力
端子（ＲＷＩＯ）１５に接続し、残る入出力コントロー
ル回路４１の入出力５８は、ＣＰＵ２４に接続してい
る。
力については、読取り入出力（ＳＩＯＲ）５６は、双方
向性バッファ回路１４の読取り信号入出力端子（ＳＩＯ
Ｒ）１６に接続し、読取り書込み入出力（ＲＷＩＯ）５
７は、双方向性バッファ回路１４の読取り書込み入出力
端子（ＲＷＩＯ）１５に接続し、残る入出力コントロー
ル回路４１の入出力５８は、ＣＰＵ２４に接続してい
る。
【００２４】メモリコントロール回路４２の出力の中、
メモリ書込み出力（ＭＥＭＷ）５９は、ロム４３のメモ
リ書込み端子（ＭＥＭＷ）６０に接続し、メモリ読取り
出力（ＭＥＭＲ）６１は、双方向性バッファ回路４５の
メモリ読取り端子（ＭＥＭＲ）６２に接続しており、ま
たデータバス許可出力（ＤＢＥＮ）６３は、双方向性バ
ッファ回路４５のデータバス許可端子（ＤＢＥＮ）６４
に接続している。さらに、メモリコントロール回路４２
の出力６５はコンピュータへの出力であり、出力６６は
ＣＰＵ２４からの入力である。
メモリ書込み出力（ＭＥＭＷ）５９は、ロム４３のメモ
リ書込み端子（ＭＥＭＷ）６０に接続し、メモリ読取り
出力（ＭＥＭＲ）６１は、双方向性バッファ回路４５の
メモリ読取り端子（ＭＥＭＲ）６２に接続しており、ま
たデータバス許可出力（ＤＢＥＮ）６３は、双方向性バ
ッファ回路４５のデータバス許可端子（ＤＢＥＮ）６４
に接続している。さらに、メモリコントロール回路４２
の出力６５はコンピュータへの出力であり、出力６６は
ＣＰＵ２４からの入力である。
【００２５】メモリコントロール回路４２からの出力６
７は、バンクアドレス変換回路２７及びカードコントロ
ール回路３１に接続されている。ロム４３からのバス６
８は、出力許可（ＯＥ，ＤＣＥ）等のバスであり、６９
はバスアドレス１１である。７０は、ＩＣカードコネク
タを二基設けた場合に設けられるステータス表示用ＬＥ
Ｄであり、制御されているカードが、１であるか、２で
あるかを表示するものである。もとよりＩＣカードコネ
クタは１基であってもよい。
７は、バンクアドレス変換回路２７及びカードコントロ
ール回路３１に接続されている。ロム４３からのバス６
８は、出力許可（ＯＥ，ＤＣＥ）等のバスであり、６９
はバスアドレス１１である。７０は、ＩＣカードコネク
タを二基設けた場合に設けられるステータス表示用ＬＥ
Ｄであり、制御されているカードが、１であるか、２で
あるかを表示するものである。もとよりＩＣカードコネ
クタは１基であってもよい。
【００２６】本例は、以上のように構成されているの
で、メインコンピュータに格納されている、データ又は
プログラムの書込み時には、入出力バス１から送られる
コマンド、アドレス等の情報は、送信データバス９から
コマンドコントロール回路２３に送信され、データは、
信号ライン６〜８及び信号バス３〜５によって送られ
る。コマンド、アドレス等の情報は、入出力コントロー
ル回路４１により制御の下に、コマンドコントロール回
路２３、バンクアドレスコントロール回路３５を経由し
てＩＣカードコネクタ２９に送られ書込みが行われる。
一方、データ等の情報は、メモリコントロール回路４２
に制御されて、ロム４３、バス４４を経由してＩＣカー
ドコネクタ２９に送られ書込みが行われる。
で、メインコンピュータに格納されている、データ又は
プログラムの書込み時には、入出力バス１から送られる
コマンド、アドレス等の情報は、送信データバス９から
コマンドコントロール回路２３に送信され、データは、
信号ライン６〜８及び信号バス３〜５によって送られ
る。コマンド、アドレス等の情報は、入出力コントロー
ル回路４１により制御の下に、コマンドコントロール回
路２３、バンクアドレスコントロール回路３５を経由し
てＩＣカードコネクタ２９に送られ書込みが行われる。
一方、データ等の情報は、メモリコントロール回路４２
に制御されて、ロム４３、バス４４を経由してＩＣカー
ドコネクタ２９に送られ書込みが行われる。
【００２７】また、ＩＣカードに格納されているデータ
又はプログラムを読出す時は、データは、バス４４を経
由して、入出力コントロール回路４１の制御下に、バス
４７、双方向性バッファ回路４５及びバス４６を経由し
て、コンピュータ（図示されていない）の入出力バスに
送られる。この場合アドレス信号は、バッファ回路１０
を経て送られ、入出力コントロール回路４１、メモリコ
ントロール回路４２及びロム４３を作動させる。何れの
場合にも、ＣＰＵ２４は内部ステイタスに係る情報をメ
インコンピュータに送る。
又はプログラムを読出す時は、データは、バス４４を経
由して、入出力コントロール回路４１の制御下に、バス
４７、双方向性バッファ回路４５及びバス４６を経由し
て、コンピュータ（図示されていない）の入出力バスに
送られる。この場合アドレス信号は、バッファ回路１０
を経て送られ、入出力コントロール回路４１、メモリコ
ントロール回路４２及びロム４３を作動させる。何れの
場合にも、ＣＰＵ２４は内部ステイタスに係る情報をメ
インコンピュータに送る。
【００２８】
【発明の効果】ＩＣカードコネクタとメインコンピュー
タに接続するコネクタとが、アドレス信号、メモリ制御
信号及びＩ／Ｏ制御信号用のバッファー回路並びにメモ
リ回路が接続されている第１の回路と、コマンドコント
ロール回路及びバンクアドレスコントロール回路が接続
されている第２の回路とで接続されており、前記第１の
回路のバッファ回路の入力及び第２の回路のメモリ回路
の出力が、メモリーデータの双方向性バッファー回路を
介して、接続されているので、ＩＣカードの書込み及び
／又は読出しが、従来のＩＣカードの書込み読出しにひ
して、信頼性が高く、高アクセススピードで行うことが
できる。
タに接続するコネクタとが、アドレス信号、メモリ制御
信号及びＩ／Ｏ制御信号用のバッファー回路並びにメモ
リ回路が接続されている第１の回路と、コマンドコント
ロール回路及びバンクアドレスコントロール回路が接続
されている第２の回路とで接続されており、前記第１の
回路のバッファ回路の入力及び第２の回路のメモリ回路
の出力が、メモリーデータの双方向性バッファー回路を
介して、接続されているので、ＩＣカードの書込み及び
／又は読出しが、従来のＩＣカードの書込み読出しにひ
して、信頼性が高く、高アクセススピードで行うことが
できる。
【００２９】しかも、本発明によると、従来必要とされ
ていたＩＣカードを制御するソフトドライバ及びソフト
ウエアを必要としないので、高コストであったソフトウ
エアの開発が必要でない。したがって、本発明による
と、フロッピー上で動作するソフトウエア資産を有効活
用することができる。
ていたＩＣカードを制御するソフトドライバ及びソフト
ウエアを必要としないので、高コストであったソフトウ
エアの開発が必要でない。したがって、本発明による
と、フロッピー上で動作するソフトウエア資産を有効活
用することができる。
【図１】図１は、本発明の一実施例であって、本発明が
ＩＣカード書込み用制御装置に適用された事例のブロッ
ク図である。
ＩＣカード書込み用制御装置に適用された事例のブロッ
ク図である。
１ ＩＣカードの書込み制御装置 ２ 入出力バス ３、４、５ アドレス信号バス ６ アドレス許可信号ライン ７ 読取り書込み入出力信号ライン ８ メモリ読取り書込み信号ライン ９ 送信データバス １０、１７ バッファ回路 １１、１２ バッファ回路のアドレス信号部 １３ メモリ制御信号及び入出力信号部 １４ 入出力制御用データ双方向性バッファ回路 １５ 読取り書込み用の入出力端子 １６ 書込み信号入出力端子 １８、２１ Ｄタイプフリップフロップ １９ カードデータバス ２３ コマンドコントロール回路 ２４ 中央処理装置即ちＣＰＵ ２５ クロック信号回路 ２６ 出力バス ２７ バンクアドレス変換回路 ２８ バンクアドレス ２９ カードコネクタ ３１ カードコントロール回路 ３２ バンクアドレスバス ３３ カードチップ許可ライン ３４ カード１１ライン ３５ バンクアドレスコントロール回路 ３６ エラーチェックコレクション機能を有する回路 ４１ 入出力コントロール回路 ４２ メモリコントロール回路 ４３ ロム ４４ バス ４５ 双方向性バッファ回路 ４６、４７ 送信バス ４８ 入出力コントロール回路４１の読出し出力 ４９ 読み取り入出力端子 ５０ Ｄタイプフリップフロップ２１の読取り入力端子 ５１ Ｄタイプフリップフロップ１８の読取り入力端子 ６２ 双方向生バッファ回路４５のメモリ読取り端子
Claims (1)
- 【請求項１】 ＩＣカードコネクタとメインコンピュー
タに接続するコネクタとが、アドレス信号、メモリ制御
信号及びＩ／Ｏ制御信号用のバッファー回路並びにメモ
リ回路が接続されている第１の回路と、コマンドコント
ロール回路及びバンクアドレスコントロール回路が接続
されている第２の回路とで接続されており、前記第１の
回路のバッファ回路の入力及び第２の回路のメモリ回路
の出力が、メモリーデータの双方向性バッファー回路を
介して、接続されていることを特徴とするＩＣカード用
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250131A JPH06282692A (ja) | 1991-06-25 | 1991-06-25 | Ｉｃカード用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250131A JPH06282692A (ja) | 1991-06-25 | 1991-06-25 | Ｉｃカード用制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06282692A true JPH06282692A (ja) | 1994-10-07 |
Family
ID=17203293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250131A Pending JPH06282692A (ja) | 1991-06-25 | 1991-06-25 | Ｉｃカード用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06282692A (ja) |
-
1991
- 1991-06-25 JP JP3250131A patent/JPH06282692A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724046B2 (ja) | Ｉｃメモリカードシステム | |
| US5499346A (en) | Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus | |
| US7890690B2 (en) | System and method for dual-ported flash memory | |
| US5911084A (en) | System and method for accessing peripheral devices on a non-functional controller | |
| KR0135848B1 (ko) | 컴팩트 디스크-롬 드라이브 인터페이스 회로 | |
| JPH05151070A (ja) | パーソナルコンピユータ | |
| US5467461A (en) | Multiprocessor computer system having bus control circuitry for transferring data between microcomputers | |
| EP0348240A2 (en) | Microprocessor equipped with parity control unit on same chip | |
| JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
| JPH06282692A (ja) | Ｉｃカード用制御装置 | |
| JP3202696B2 (ja) | 信号処理装置 | |
| KR920010334B1 (ko) | 은행터미널 루프 제어시스템 | |
| JP3121498B2 (ja) | Ｉｃカード | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP3030753U (ja) | Ｐｃｍｃｉａカード | |
| JP2766399B2 (ja) | 小形電子計算機およびその内蔵ディスクのアクセス方法 | |
| KR20010063912A (ko) | 마스터 및 슬레이브 기능 변환장치 | |
| JP2000284859A (ja) | Ｐｃｉバスを利用する接続装置及びこれを利用する情報表示装置 | |
| JPH04155416A (ja) | パーソナルコンピュータシステム | |
| KR20020004220A (ko) | 듀얼포트 메모리를 이용한 통신 인터페이스회로 | |
| JPH06150026A (ja) | マイクロコンピュータ、及びエミュレータ | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPH02287782A (ja) | Ｉｃカード処理システム | |
| JPS62123551A (ja) | 記憶装置 | |
| JPH10254814A (ja) | 周辺制御装置 |