JPH0628031B2 - 情報処理装置の制御方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の制御方法に関し、特に異なる
機種の装置においても、プログラムに互換性を持たせ
て、規定の実行時間で動作を行うことができるようなソ
フトウェアタイマ命令により制御する情報処理装置の制
御方法に関する。

〔従来の技術〕

従来より、命令体系について互換性を有する情報処理装
置は、上位機から下位機までシリーズ化されて、異なる
性能の複数の機種が販売されている。これらの情報処理
装置の命令の性能、つまり１命令の処理速度は、プログ
ラム実行の命令ステップ間隔を定めるマシンサイクルタ
イムにより決定される。一般にマシンサイクルタイム
は、そのサイクル内で実行すべき処理に応じて固定値で
あるが、これらの中には、接続された記憶装置の動作速
度に応じて異なるサイクルタイムを選択できるような方
法を用いる装置もある。

一方、例えば、特公昭６２−５２８９７号公報に記載さ
れたコンピュータのように、異なるグレードの機種にグ
レード設定スイッチを設け、グレードに応じてそのスイ
ッチにより種々のサイクルタイムを選択できるような方
法を用いた装置もある。ここで、グレードとは、メモ
リ、チャネル、オペレーティング・システム等の各グレ
ードであり、グレード設定部の出力はサイクル遅延部に
入力されて、設定されたグレードに対応して処理サイク
ルを遅延させるようにしている。

〔発明が解決しようとする課題〕

従来、入出力制御等においては、ソフトウェアタイマを
使用してサイクルタイムを変更する方法があるが、この
方法では、命令性能別にタイマ値を設定しているため、
必ずしもソフトウェアの互換性を維持することができな
かった。

このように、従来の方法では、命令体系では互換性を有
するが、命令性能が異なるため、命令実行時間を期待し
たソフトウェア、例えば、ソフトウェアタイマを持つプ
ログラムでは、命令性能が異なる機種ごとにタイマ値を
変更しなければならず、ソフトウェア互換性の点で問題
を残していた。一方、コンピュータは、システムの外部
からの要求や、処理装置内部あるいは入出力装置で発生
したある状態を要因として、実行中のプログラムを中断
し、これらの要因に応じた割込み処理を実行する機能を
組み込むことにより、中央処理装置（ＣＰＵ）と入出力
装置を共用しながら実行させることによるスループット
の向上を図るマルチジョブあるいはマルチタスクを実現
している例が多い。

このような場合、ある割込み処理中に、別の割込み要因
が発生することがあり、この新たな割込みを受け付ける
か否かを決定する必要がある。そのために、各割込み要
因ごと、あるいは、割込みの種類ごとに割込みの優先順
位を示すレベルを予め設定し、かつ、この割込みレベル
ごとに割込み禁止を指定するための割込みマスクを設け
ているのが一般的である。

もし、ソフトウェアタイマを、実行中の割込み禁止状態
とすると、応答時間に制限がある割込み要因が発生して
も、ソフトウェアタイマで指定した時間中は処理されず
問題となる。そのため、指定する時間が長いソフトウェ
アタイマを使用するプログラムは、短い応答時間を要求
する割込みを受け付ける必要があり、このような割込み
には、予め優先順位の高いレベルを設定する。

しかし、従来の技術では、ソフトウェアタイマの実行中
に、タイマ値が残っている状態で割込みを受け付けた場
合、この割込み処理の後に、再度、ソフトウェアタイマ
を実行すると、残りのループ回数分のループを続行す
る。通常のプログラムでは、ソフトウェアタイマに期待
する時間は、割込みを受け付けてからリターンするまで
の処理時間を考慮していないので、この時間が、ソフト
ウェアタイマで設定した時間よりも大きい場合には、上
述の残りループ回数だけループを続ける時間は無駄であ
り、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ、中央処理装置）の有効利用ができていないこ
ととなる。

また、従来のソフトウェアタイマを実行する命令では、
メモリアクセスを回避することが考慮されていない。そ
のために、ソフトウェアタイマの実行中に割込み要因が
発生しない場合や、または、発生した割込み要因の優先
順位が低く、割込みがマスクされて受け付けられない場
合においても、もし、ソフトウェアタイマを実行する命
令に基づきメモリアクセスを行なうと、例えば、ダイレ
クトメモリアクセス（ＤＭＡ）転送との競合や、キャッ
シュメモリによる読み出し速度の変化により、マシンサ
イクルタイムへの影響を受けてしまい、指定された時間
の誤差が大きくなってしまう等の問題が発生してしま
う。

なお、ソフトウェアタイマは、ハードウェアタイマでは
設定できない場合等に使用されるものであって、例えば
次のようなときに用いられる。

（ｉ）ハードウェアタイマ設定命令が特権命令である
が、特権命令が動作できるスーパバイザ制御状態ではな
く、特権命令が動作できないプログラム実行状態でタイ
マを設定したい場合、 （ii）タイマ設定値がハードウェアタイマの最小設定値
よりも小さい場合、 （iii）タイマ設定をスーパバイザマクロプログラムに
より行う時、タイマ設定値が小さ過ぎて、スーパバイザ
処理のために精度が向上できない場合、 また、従来、ソフトウェアタイマの実行は、タイマカウ
ントとブランチを実行する命令によって実現していた。

本発明の目的は、このような従来の課題を解決し、異な
る機種でも、規定範囲内の命令実行時間でソフトウェア
タイマ命令を確実に実行することができ、かつ、プログ
ラム実行状態あるいはスーパバイザ制御状態のいずれの
状態でも実行することができ、さらに、短い応答時間を
要求するような優先順位レベルの高い割込みを受け付け
た場合におけるＣＰＵの有効利用ができ、ソフトウェア
タイマを持つプログラムの互換性を維持することが可能
な情報処理装置の制御方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明による情報処理装置の
制御方法は、プログラム実行状態もしくはスーパバイザ
制御状態のいずれかの動作状態にあり、かつ割込みによ
り動作状態を変化させる情報処理装置のソフトウェアタ
イマ制御方法において、プログラム実行状態、もしく
は、スーパバイザ制御状態のいずれでも実行可能なソフ
トウェアタイマ命令で指定されたタイマ値のカウントに
用いるカウント値をアキュムレータにロードし、ソフト
ウェアタイマ命令のマイクロ命令群に基づき、タイマの
単位および１ステージ時間に応じた回数の自己ループ処
理とアキュムレータのカウント値のカウントダウンを行
ない、情報処理装置に対応してマシンサイクルを延長す
るとともに、自己ループの期間中、マシンサイクルの変
更を伴うメモリアクセスの発行を中止し、かつ、割込み
を受け付けた場合には、自己ループ処理とアキュムレー
タのカウント値のカウントダウンを中止して、ソフトウ
ェアタイマ命令を終了させることを特徴とする。

〔作用〕

本発明においては、ソフトウェアタイマ専用の命令コー
ドを解読した後、この命令を実現するマイクロ命令群に
分岐し、これらのマイクロ命令は指定された実行時間だ
け自己ループを続行する。しかし、予め設定された割込
みが許可される優先順位レベルより高い優先順位レベル
の割込み要因が発生したときには、割込み処理に分岐す
る。この場合、マイクロ命令でループする間、マイクロ
命令はマシンサイクルの変更を伴うメモリアクセスを発
行しないようにするため、指定された時間の誤差を少な
くできる。

このように、本発明では、ソフトウェアタイマ命令コー
ドを解読した後、命令語を実現するマイクロ命令群に分
岐し、その間に、優先順位の高い割込み要因を検出した
ときには割込みが生じるが、優先順位の高い割込み要因
が発生しない限り、指定された時間だけマイクロ命令が
自己ループを続行する。また、割込みを受け付けた時に
は、自己ループとアキュムレータの値のカウントダウン
を中止して命令を終了させ、ループ回数が残っていて
も、割込み処理の回復後は、ソフトウェアタイマ命令を
続行せず、次の命令を実行する。このことにより、無駄
な時間ループを続けることを回避することができる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示す情報処理装置の要部
ブロック図である。

第１図において、１は中央処理装置、２は制御記憶（Ｃ
Ｓ）から読み出されたマイクロ命令を格納するためのマ
イクロ命令レジスタ、３はマイクロ命令レジスタ２内の
マシンサイクルの延長を設定するタイムフィールド（Ｔ
ＩＭ）に従って、マシンサイクルの延長を実行するため
のステージ生成回路である。ここまでは、マイクロプロ
グラムの制御部に属する部分である。次に、４〜９は機
械命令を有するマクロプログラムの制御部に属する部分
である。４は主メモリより命令をフェッチしてここに格
納するための命令フェッチユニット、５は命令フェッチ
ユニット４の命令をデコードするための命令デコードユ
ニット、６は命令がオペランドを必要とする場合には、
オペランドの読み出しのためにアドレスを演算するアド
レス演算ユニット、７は演算されたアドレスにより主メ
モリからオペランドを読み出すためのオペランドフェッ
チユニット、８は命令の操作部で指示された演算をオペ
ランドに対して行うための演算ユニット、９は演算の結
果を主メモリの指定されたアドレスに書き込むためのオ
ペランドライトユニットである。

第１図において、先ず中央処理装置１は、予め主メモリ
（図示省略）上に格納されている命令を、命令フェッチ
ユニット４により読み出し、読み出した命令を格納す
る。次に、命令デコードユニット５によりこの命令の操
作部を解読し、オペランド読み出しとオペランド書込み
が必要な命令である場合には、アドレス演算ユニット６
によりオペランドアドレスを演算することにより求め
る。次に、求められたアドレスを用いて、オペランドフ
ェッチユニット７により主メモリからオペランドを読み
出し、演算ユニット８において演算を実行する。そし
て、必要に応じてオペランドライトユニット９により演
算結果のオペランドを主メモリに書き込む。

第２図は、本発明のソフトウェアタイマ命令仕様を示す
図である。

第２図において、Ｉはソフトウェアタイマの単位を示
す。ここでは、Ｉ＝１のときには0.5μＳ、Ｉ＝２のと
きには１μＳ、Ｉ＝３のときには1.5μＳ、・・・・・
・Ｉ＝ｉのときには、0.5ｉμＳである。タイマのカウ
ント値は、演算用レジスタであるアキュムレータ（Ａ
Ｃ）に別の命令でロードされる。すなわち、ソフトウェ
アでアキュムレータにタイマ値をロードした後、ソフト
ウェアタイマ命令を発行すれば、命令で設定された時間
だけ、この命令を実行する。

ソフトウェアタイマ命令は、オペランドを持たないた
め、アドレス演算、オペランドフェッチ、およびオペラ
ンドライトは、いずれも実行されず、演算ユニット８に
よる演算のみを行う。このことは、メモリアクセスによ
るＤＭＡ（ダイレクトメモリアクセス）転送の競合や、
キャッシュメモリが付加されている場合の読み出し速度
の変化等により、マシンサイクルタイムは影響を受けな
いことを意味する。

マイクロ命令は、優先順位の高い割込み発生がない場
合、指定された時間だけ自己ループを続行するが、時間
のカウント動作は、マイクロ命令によりカウントしても
よく、またマイクロレベルハードタイマを設けて、この
ハードタイマによりカウントしても勿論よい。本実施例
では、特別にハードウェアを持たないマイクロ命令によ
るタイマ設定を例にして詳述する。ただし、タイマ値の
精度を上げるために、マシンサイクルをマイクロ命令で
延長する方法の例を示している。

第３図は、本発明の一実施例を示すマイクロ命令動作の
フローチャートである。

第１図および第３図により、ソフトウェアタイマ命令の
動作を説明する。

第１図の中央処理装置１は、予め主メモリ上に格納され
ている命令を、命令フェッチユニット４より読み出し
（ステップ１０１）、命令デコードユニット５により読
み出された命令を解読する（ステップ１０２）。この場
合、解読される対象は、第２図に示す命令のオペコード
部（操作部）とともに、Ｉ部（単位指定部）であって、
これら両方が解読される。解読の結果、ソフトウェアタ
イマ命令であると判断されたときには、ソフトウェアタ
イマ命令を実現するマイクロ命令群に分岐し、マイクロ
命令群がソフトウェアタイマ命令を実行する。

マイクロ命令は制御記憶（ＣＳ）に格納されており、制
御記憶から順次読み出されてマイクロ命令レジスタ２に
セットされる。ソフトウェアタイマ命令がマイクロ命令
レジスタ２にセットされると、このレジスタ２の値に従
って動作する。

マイクロ命令レジスタ２内には、マシンサイクルの延長
を設定するタイムフィールド（ＴＩＭ）があり、マイク
ロ命令が指定したマシンサイクル延長数に従って、ステ
ージ生成回路３を用いてマシンサイクルの延長を実行す
る。マシンサイクルを延長する方法については、例え
ば、特願昭６３−１７０５２号明細書および図面に記載
されている。上記明細書に記載されているので、詳述は
しないが、概略を説明すると、次のようにして延長す
る。すなわち、１つのマシンサイクルは、複数のタイミ
ングステージにより構成されており、１マシンサイクル
の間に、例えば１算術演算の実行、主メモリに対するデ
ータの読み出し、書き込み等の処理を行う。１マシンサ
イクルは多段のフリップフロップで構成されるステージ
回路で作成され、固定のステージで構成されるが、マイ
クロ命令指定、あるいは主メモリアクセスタイムによる
ダイナミック指定によるダミーステージ分が挿入されて
マシンサイクルが再構成されて、マシンサイクルが延長
される。

次に、第３図のステップ１０３以降のソフトウェアタイ
マ命令を実行するマイクロ命令の動作説明を続行する。

マイクロ命令は、命令で指定された時間の単位（0.5μ
Ｓ×ｉ（ｉ＝１，２，・・・））と実行される装置の１
ステージ時間に応じて、ループ回数をワークレジスタ１
（ＷＫ１）に設定する。（ステップ１０３）。また、実
行される装置に合わせて、クロック延長数を決定し、指
定された時間の誤差を最小限に留めるようにする。本実
施例では、１ステージ時間が８０ｎＳ、クロック延長が
２０ｎＳ×Ｎにすることのできる装置を例にとって説明
する。すなわち、この装置では、１マシンサイクル＝
（８０ｎＳ）＋（２０×ＮｎＳ）（ここで、Ｎ＝０，
１，２，・・・・）であって、ワークレジスタ（ＷＫ
１）には機械語のＩ部を切り出した値がセットされ、マ
イクロ命令ループ内では１マシンサイクルは８０ｎＳ＋
２０ｎＳ×１＝１００ｎＳで実行される。

次に、ワークレジスタ１（ＷＫ１）は、ワークレジスタ
２（ＷＫ２）に一時退避され（ステップ１０４）、ＷＫ
２をカウントダウンする（ステップ１０５）。ＷＫ２≠
０の場合には（ステップ１０６）、５ステップでループ
する。このループでは割込み判定を行い（ステップ１０
７）、割込み受付け可能な優先順位にある割込みが発生
した場合には、ループを止め、割込み処理に分岐する。
一方、ＷＫ２＝０の場合には（ステップ１０６）、アキ
ュムレータの値をカウントダウンした後（ステップ１１
１）、アキュムレータ（ＡＣ）の値が０か否かを判定す
る（ステップ１１２）。ＡＣ≠０の場合には、ループ
し、ステップ１０４に戻る。また、ＡＣ＝０の場合に
は、命令を終了する（ＥＮＤ）。ループ中は、メモリア
クセスを実行しない。

なお、第３図において、ブロック内にがあるステップ
１０８、１０９は、クロック延長が指示されていること
を示している。

この実施例におけるソフトウェアタイマ命令によるタイ
マ値の誤差は、ループ回数設定時間に要する時間と、ス
テージ回路および発振器の誤差である。なお、本実施例
では、説明を簡単にするために、マシンサイクルを延長
して１００ｎＳとしたが、切れの悪いマシンサイクルの
場合には、ダミーステップとクロック延長数で最適化を
図ることができる。そして、この場合でも、通常の命令
で実現するよりは、格段に精度のよいソフトウェアタイ
マを実現できる。さらに、精度が必要な場合には、上記
ループをマイクロ命令のみで設定可能なハードウェアタ
イマを使用すれば、精度の向上が可能である。もし、優
先順位レベルが高い割込み処理が実行された後でも、ル
ープを続けたい場合には、アキュムレータの内容（Ａ
Ｃ）が、ＡＣ≠０であれば、ソフトウェアタイマ命令へ
分岐させることにより、再度、ソフトウェアタイマ命令
を実行し、ループを続行させることができる。

〔発明の効果〕

以上説明したように、本発明によれば、異なる機種で
も、規定範囲内の命令実行時間で確実に実行することが
できるソフトウェアタイマを備えることができるので、
ソフトウェアタイマを持つプログラムの互換性を維持す
ることが可能である。さらに、プログラム実行状態ある
いはスーパバイザ制御状態のいずれの状態でも実行する
ことができ、かつ、短い応答時間を要求するような優先
順位の高い割込み受け付けた場合におけるＣＰＵの有効
利用が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、第２図は本発明で使用されるソフトウェアタイマ
命令の仕様を示す図、第３図は本発明におけるマイクロ
命令の動作フローチャートである。 １：中央処理装置、２：マイクロ命令レジスタ、３：ス
テージ生成回路、４：命令フェッチユニット、５：命令
デコードユニット、６：アドレス演算ユニット、７：オ
ペランドフェッチユニット、８：演算ユニット、７：オ
ペランドフェッチユニット、８：演算ユニット、９：オ
ペランドライトユニット。

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラム実行状態もしくはスーパバイザ
   制御状態のいずれかの動作状態にあり、かつ割込みによ
   り上記動作状態を変化させる情報処理装置のソフトウェ
   アタイマ制御方法において、上記プログラム実行状態、
   もしくは、スーパバイザ制御状態のいずれでも実行可能
   なソフトウェアタイマ命令で指定されたタイマ値のカウ
   ントに用いるカウント値をアキュムレータにロードし、
   上記ソフトウェアタイマ命令のマイクロ命令群に基づ
   き、上記タイマの単位および１ステージ時間に応じた回
   数の自己ループ処理と上記アキュムレータのカウント値
   のカウントダウンを行ない、情報処理装置に対応してマ
   シンサイクルを延長するとともに、上記自己ループの期
   間中、マシンサイクルの変更を伴うメモリアクセスの発
   行を中止し、かつ、上記割込みを受け付けた場合には、
   上記自己ループ処理とアキュムレータのカウント値のカ
   ウントダウンを中止して、上記ソフトウェアタイマ命令
   を終了させることを特徴とする情報処理装置の制御方
   法。