JPH08255476A

JPH08255476A - データ処理システムにおけるメモリ拡張スタック装置および方法

Info

Publication number: JPH08255476A
Application number: JP7350435A
Authority: JP
Inventors: Paul Marino; ポール・マリノ; Zvika Rozenshein; ズビカ・ローゼンシェイン; Philippe Sixou; フィリップ・シクソウ; David Hass; デビッド・ハアス; Elkana Ben-Sinai; エルカナ・ベン−シナイ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1994-12-27
Filing date: 1995-12-22
Publication date: 1996-10-01
Also published as: KR960024985A; EP0720087A1

Abstract

(57)【要約】【課題】ハードウエア・スタック７１の有効サイズを
拡張し、ハードウエア・スタック７１内でプログラムを
実行させ続け、処理の高速化を図るメモリ拡張スタック
８０を提供する。【解決手段】メモリ拡張スタック８０がイネーブルさ
れ、ハードウエア・スタック７１がほぼ満杯のとき、デ
ータ処理システム２０内の選択されたランダム・アクセ
ス・メモリ位置にメモリ拡張スタック８０を形成する。
ハードウエア・スタック７１がほぼ満杯のとき、ハード
ウエア・スタック７１内で実行中のプログラムに移動命
令を挿入して、ハードウエア・スタック７１の最後部か
らエントリをメモリ拡張スタック８０に移動する。ハー
ドウエア・スタック７１がほぼ空のとき、移動命令をプ
ログラムに挿入して、メモリ拡張スタック８０からのエ
ントリをハードウエア・スタック７１の最後部に移動す
る。移動命令は、自動的にプログラムに挿入される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的にデータ処理シ
ステムに関し、更に特定すれば、データ処理システム内
にメモリ拡張スタック(memory extension stack)を実施
する装置および方法に関するものである。

【０００２】

【従来の技術】デジタル信号処理とは、規則的な間隔で
サンプリングされデジタル化されたリアルタイム信号の
算術演算処理のことである。デジタル信号プロセッサ
（ＤＳＰ）は、データのフィルタ処理、混合、および比
較のようなデジタル信号処理機能を実行する。データ処
理システムの中には、デジタル信号処理の内ルーチン・
タスク(chores)を扱うために、ＤＳＰがホストプロセッ
サと共に含まれているものもある。また、ホスト・プロ
セッサは、例えば、マイクロコンピュータたまたはマイ
クロプロセッサを含むものもある。

【０００３】デジタル信号処理において共通して用いら
れている命令にＤＯ命令がある。ＤＯ命令は、所定の命
令を所定回数繰り返して実行するループ命令である。Ｄ
ＳＰにおいては、ＤＯ命令はハードウエアで実施するこ
とができる。また、ネスト状ＤＯループや、ＤＯループ
内のＤＯループもあり得る。命令を素早く実行するため
に、データ処理システムの中には、最初に命令オペラン
ドをハードウエア・スタック、即ち、後入れ先出し（Ｌ
ＩＦＯ:last in, first out)メモリにロードするものが
ある。スタックは、データ処理システムにおいて一般的
に用いられており、当技術では公知である。スタック・
ポインタを用いて、スタックの先頭を示し、またスタッ
ク・カウンタを用いて、当該スタック内に有効なエント
リがいくつあるか、およびいつスタックが空または満杯
になるかを判定する。命令オペランドおよび／またはデ
ータは、「プッシュ(push)」動作によって、スタックの
「先頭」に加えられ、この命令オペランドおよび／また
はデータは、「ポップ(pop)」動作によってスタックの
先頭から除去される。ハードウエア・スタックに加え
て、ランダム・アクセス・メモリ（ＲＡＭ）においてス
タックをエミュレートすることもできる。エミュレート
されたスタックは、スタック・ポインタとしてグローバ
ル・アドレス・レジスタ(global address register)を
用いる。

【０００４】ハードウエア・スタックは典型的に非常に
高速であるが、ハードウエア・スタックは比較的小さ
く、アプリケーションによっては小さ過ぎる場合もあ
る。一方、エミュレートされたスタックはほぼ無限のサ
イズを有することができるが、例えば、ＤＯ命令、ＪＳ
Ｒ（サブルーチンへジャンプ(jump to subroutine)命
令、またはＲＴＳ(サブルーチンから戻る(return from
subroutine)）命令を含む、デジタル信号処理アプリケ
ーションには、処理が遅すぎる。通常、ハードウエア・
スタックのほうがエミュレートされたスタックよりも大
幅に処理が速い。

【０００５】命令は、Ｃ言語のような高級プログラム言
語で書かれるのが常である。コンピュータ・プログラム
は、かかる高級プログラム言語を機械語に変換する。デ
ータ処理システムで特別にハードウエアの制限がある場
合は、これをコンパイラにプログラムされなければなら
ない。例えば、データ処理システムのハードウエア・ス
タックが十分大きくない場合、プログラムを終了させる
か、またはコンパイラはこのハードウエア・スタックを
用いないようにすることさえある。代わりに、コンパイ
ラはエミュレートされたスタックを「構築」すればよ
い。加えて、コンパイラは、ネスト状のＤＯループが存
在するか否か、またはいくつネスト状のＤＯループがあ
るかが分からないことがあり、これが原因となってコン
パイラがハードウエア・スタックを放棄したり、プログ
ラムを終了させてしまうこともある。処理速度を最大に
高めるためには、コンパイラをハードウエア・スタック
内に常駐させ、命令を実行させることが重要である。コ
ンパイラをハードウエア・スタック内に常駐させる１つ
の方法は、スタックを用いる命令の数を、ハードウエア
・スタック内の全エントリ数未満に制限することであ
る。しかしながら、例えば、Ｃコンパイラを用いる場
合、プログラマがプログラム内の命令数を制限すること
はできない。

【０００６】

【発明が解決しようとする課題】従来技術のシステムに
は、スタックをセクタに分割したものがある。プログラ
ムがサブルーチンにジャンプする毎に、スタックが「回
転(rotates)」し、新たなスタックが使用可能となる。
しかしながら、全セクタを用いてしまい新たなセクタが
必要となった場合、セクタ全体をメモリにセーブするこ
とになる。セクタをメモリにセーブすることに伴う問題
は、貴重なメモリ空間が非効率的に使用される可能性が
あることである。加えて、新たなセクタがメモリにセー
ブされている際、比較的長い時間期間にわたってプログ
ラムを停止しなければならない。

【０００７】

【課題を解決するための手段】したがって、一形態で
は、ハードウエア・スタックと、スタック・カウンタ
と、制御論理回路とを有するデータ処理システムを提供
する。ハードウエア・スタックは、Ｎ個のエントリの二
進情報を、後入れ先出し方式に基づいて記憶する。ここ
で、Ｎは整数である。スタック・カウンタはハードウエ
ア・スタックに結合され、Ｎ個のエントリの内満杯にな
っているものの数を数える。制御論理回路はハードウエ
ア・スタックとスタック・カウンタとに結合され、Ｎ個
の内所定数のエントリが満杯になったときを検出する。
Ｎ個の内所定数のエントリが満杯になったとき、第１エ
ントリをハードウエア・スタックからメモリ拡張スタッ
クへ移動する。また、制御論理回路は、Ｎ個の内所定数
のエントリが空になったときを検出する。Ｎ個の内所定
数のエントリが空になったとき、第２エントリをメモリ
拡張スタックからハードウエア・スタックに移動させ
る。

【０００８】他の実施例では、データ処理システムは、
ハードウエア・スタックとスタック・カウンタとを有
し、ハードウエア・スタックのプッシュ動作を実行する
方法を含む。この方法は、スタック・カウンタ内の値を
増分する段階と、スタック・カウンタ内の値を監視し、
スタック・カウンタ内の値が所定値未満の場合ハードウ
エア・スタック内のエントリをメモリ拡張スタックに移
動し、スタック内の値が所定値以上の場合ハードウエア
・スタックからエントリを移動する段階とを含む。

【０００９】これらのおよびその他の特徴および利点
は、添付図面に関連付けて記載した以下の詳細な説明か
ら、より明確に理解されよう。

【００１０】

【実施例】概して言えば、本発明は、データ処理システ
ムにおいてランダム・アクセス・メモリの選択された位
置に形成されるメモリ拡張スタックを提供するものであ
る。このメモリ拡張スタックは、データ処理システム内
のハードウエア・スタックがほぼ満杯またはほぼ空にな
ったときにイネーブルされる。ハードウエア・スタック
がほぼ満杯の場合、実行中のプログラムに移動命令を挿
入することによって、ハードウエア・スタックの最後部
からエントリをメモリ拡張スタックに移動させる。ハー
ドウエア・スタックがほぼ空の場合、プログラムに移動
命令を挿入することによって、メモリ拡張スタックから
エントリをハードウエアの最後部に移動させる。移動命
令は、ユーザがこの移動命令を書き込むかのように、自
動的にプログラムに挿入される。これによって、プログ
ラムはハードウエアを実行させ続けることができ、ハー
ドウエア・スタックの高速処理を利用しつつ、ハードウ
エア・スタックの有効なサイズを増大させ、しかも使用
可能なメモリ空間の効果的な使用を図ることができる。

【００１１】尚、信号、ステータス・ビット、または同
様の装置(apparatus)をその論理真または論理虚の状態
にすることを意味する場合、「アサート」および「ニゲ
ート」という用語を、それぞれ用いることにする。論理
正状態がデジタル論理レベル１の場合、論理虚状態はデ
ジタル論理レベル０となる。また、論理正状態がデジタ
ル論理レベル０の場合、論理虚状態はデジタル論理レベ
ル１となる。また、データ、アドレス、制御、またはス
テータスのような１つ以上の種々の情報を転送するため
に用いられる複数の信号を意味する場合に、「バス」と
いう用語を用いることにする。

【００１２】これより図１ないし図５を参照しながら、
本発明をより詳細に説明する。図１、図２、図５に示す
各ブロックは回路を表わす。また、図３、図５に示す各
ブロックは、フロー・チャートの１つ以上のステップを
表わす。図１は、本発明によるデータ処理システム２０
をブロック図形状で示す。図１に示す実施例では、デー
タ処理システム２０はデジタル信号プロセッサ（ＤＳ
Ｐ）であり、単一の集積回路上に配置されている。他の
実施例では、データ処理システム２０は、例えば、マイ
クロコンピュータまたはマイクロプロセッサとすること
もできる。データ処理システム２０は、タイマ２２、ホ
スト・インターフェース２４、改良型直列同期インター
フェース（ＥＳＳＩ）２６、直列非同期インターフェー
ス（ＳＣＩ）２８、プログラムＲＡＭ（ランダム・アク
セス・メモリ）および命令キャッシュ３０、Ｘメモリ３
２、Ｙメモリ３４、アドレス発生器／直接メモリ・アク
セス（ＤＭＡ）コントローラ３６、外部アドレス・バス
・スイッチ３８、内部データ・バス・スイッチ４０、Ｄ
ＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）
およびＳＲＡＭ（スタティック・ランダム・アクセス・
メモリ）バス・インターフェースおよび命令キャッシュ
制御部４２、外部データ・バス・スイッチ４４、プログ
ラム制御部（ＰＣＵ）４６、ならびにデータ算術処理部
（ＡＬＵ）５４を含む。プログラム制御部４６は、プロ
グラム割り込みコントローラ４８、プログラム・デコー
ド・コントローラ５０、およびプログラム・アドレス発
生器５２を含む。

【００１３】「YAB」と表記されたアドレス・バス５
６、「XAB」と表記されたアドレス・バス５７、「PAB」
と表記されたプログラム・アドレス・バス５８、「DA
B」と表記されたアドレス・バス５９が、アドレス発生
器／ＤＭＡコントローラ３６と外部アドレス・バス・ス
イッチ３８との間に結合されている。「DDB」と表記さ
れたデータ・バス６０が、ホスト・インターフェース２
４と外部データ・バス・スイッチ４４との間に結合され
ている。「YDB」と表記されたデータ・バス６１、「XD
B」と表記されたデータ・バス６２、「PDB」と表記され
たプログラム・データ・バス６３、および「GDB」と表
記されたプログラム・データ・バス６４が、内部プログ
ラム・データ・バス６４と外部データ・バス・スイッチ
４４との間に結合されている。

【００１４】タイマ２２は、内部または外部タイミング
を用いることができる３個のタイマを含み、データ処理
システム２０に割り込みをかけたり、あるいは外部装置
に通知することができる。加えて、タイマ２２は、指定
された回数の事象が生じた後にＤＭＡ転送を通知するた
めに用いることもできる。３個のタイマの各々は、単一
の双方向ピン即ち端子に結合されている。加えて、タイ
マ２２の各タイマは、バス５７、バス５９、プログラム
割り込みコントローラ４８、およびバス６０に結合され
ている。

【００１５】ホスト・インターフェース２４は、データ
処理システム２０と、マイクロコンピュータ、マイクロ
プロセッサ、またはＤＭＡコントローラのような他の素
子との間の通信のために、双方向インターフェースを提
供する。また、ホスト・インターフェース２４は、バス
６０を介して外部データ・バス・スイッチ４４に双方向
結合され、更にバス５７，５９を介して、グローバル・
データ・バス６４、プログラム割り込みコントローラ４
８、アドレス発生器／ＤＭＡコントローラ３６、および
外部アドレス・バス・スイッチ３８に双方向結合されて
いる。加えて、ホスト・インターフェース２４は、双方
向データ転送、アドレス・レジスタの選択、およびホス
ト・プロセッサからの制御通信のために、５０本の外部
ピン即ち端子に双方向結合されている。

【００１６】改良型直列同期インターフェース（ＥＳＳ
Ｉ）２６は、１２本の双方向外部ピンに結合され、例え
ば、１つ以上の業界標準コデック、ＤＳＰ（デジタル信
号プロセッサ）、またはマイクロプロセッサを含む外部
直列素子との直列通信を提供する。ＥＳＳＩ２６は、バ
ス５７、バス５９、およびバス６０に結合された端子も
有する。

【００１７】直列通信インターフェース（ＳＣＩ）２８
は、２本の双方向外部ピンに結合され、外部装置との直
列通信を提供する。ＳＣＩ２８は、バス５７、バス５
９、およびバス６０に結合された端子も有する。

【００１８】図１に示すデータ処理システム２０の実施
例は、プログラムおよび命令キャッシュ３０、Ｘメモリ
３３、およびＹメモリ３４という３カ所のメモリ空間を
有する。他の実施例では、メモリ空間の数は、これより
多くても少なくてもよい。プログラムＲＡＭおよび命令
キャッシュ３０は、アドレス・バス５８とデータ・バス
６３とに結合されている。Ｘメモリ３２は、アドレス・
バス５７、アドレス・バス５９、データ・バス６０、お
よびデータ・バス６２に結合されている。Ｙメモリ３４
は、アドレス・バス５６、アドレス・バス５９、データ
・バス６０、およびデータ・バス６１に結合されてい
る。

【００１９】アドレス発生器／ＤＭＡコントローラ３６
は、アドレス・バス５６，５７，５８，５９に結合され
ている。アドレス発生器／ＤＭＡコントローラ３６は、
タイマ２２、ホスト・インターフェース２４、ＥＳＳＩ
２６、ＳＣＩ２８、プログラムＲＡＭおよび命令キャッ
シュ３０、Ｘメモリ３２、Ｙメモリ３４、外部アドレス
・バス・スイッチ３８、ならびにＤＲＡＭおよびＳＲＡ
Ｍバス・インターフェースおよび命令キャッシュ制御部
４２に、メモリ・アドレスを供給する。好適実施例で
は、ＤＭＡコントローラは、６個のチャネルを有する。

【００２０】ＤＲＡＭおよびＳＲＡＭバス・インターフ
ェースならびに命令キャッシュ制御部４２は、プログラ
ム・アドレス・バス５８と、１４本の双方向外部ピンと
に結合されている。ＤＲＡＭおよびＳＲＡＭバス・イン
ターフェースならびに命令キャッシュ制御部４２の命令
キャッシュは、外部メイン・メモリ（図示せず）とプロ
グラム制御部４６との間で、バッファ・メモリとして機
能する。命令キャッシュは、頻繁に用いられるプログラ
ム命令を記憶するものである。プログラムによって要求
される命令ワードをキャッシュ内で得られるようにして
おけば、メモリ位置にアクセスするのに要する時間が不
要となるので、結果的に性能の向上を図ることができ
る。

【００２１】内部データ・バス・スイッチ４０は、デー
タ・バス６０、データ・バス６１、データ・バス６２、
プログラム・データ・バス６３、およびグローバル・デ
ータ・バス６４に結合されている。外部データ・バス・
スイッチ４４は、データ・バス６０、データバス６１、
データ・バス６２、プログラム・データ・バス６３、お
よびグローバル・データ・バス６４を介して内部データ
・バス・スイッチ４０に結合されている。加えて、外部
データ・バス・スイッチ４４は、タイマ２２、ホスト・
インターフェース２４、ＥＳＳＩ２６、およびＳＣＩ２
８に、データ・バス６０を介して結合されている。内部
データ・バス・スイッチ４０は、バス間転送のために用
いられる。内部データ・バス・スイッチ４０によって、
いずれか２本のバスを共に接続することができる。外部
アドレス・バス・スイッチ３８と外部データ・バス・ス
イッチ４４は、外部バス（図示せず）を、いずれかの内
部アドレス・バスおよびいずれかの内部データ・バスに
それぞれ結合する。

【００２２】プログラム制御部４６では、プログラム割
り込みコントローラ３８は割り込み要求間の仲裁を行
い、タイマ２２、ホスト・インターフェース２４、ＥＳ
ＳＩ２６、およびＳＣＩ２８に結合されている。また、
プログラム割り込みコントローラ４８は、グローバル・
データ・バス６４およびプログラム・デコード・コント
ローラ５０に、双方向結合されている。プログラム・デ
コード・コントローラ５０は、各２４ビット命令をデコ
ードするものであり、プログラム割り込みコントローラ
４８とプログラム・アドレス発生器５２とに双方向結合
されている。プログラム・アドレス発生器５２は、プロ
グラム・アドレスの発生、システム・スタック、および
ループ制御に必要な全ハードウエアを含む。加えて、プ
ログラム・アドレス発生器５２は、プログラム・アドレ
ス・バス５８とプログラム・データ・バス６３とに結合
されている。

【００２３】データ算術演算論理部（ＡＬＵ）５４は、
プログラム・データ・バス６３、データ・バス６１、お
よびデータ・バス６２に結合されている。データＡＬＵ
５４は、データ・オペランド上の算術演算および論理演
算の全てを行う。データＡＬＵ５４はレジスタを含み、
これらはバス６１，６２を通じて、読み出しおよび書き
込みが可能である。データＡＬＵ５４は、バス６３とバ
ス６０とにも結合されている。

【００２４】クロック発生回路（図示せず）は、図１に
示すブロック全てにクロック信号を供給する。図１には
示していないが、データ処理システム２０には検査回路
も含まれている。

【００２５】図２は、図１のプログラム制御部４６の一
部７０を、ブロック図形形状で示す。部分７０は、通
常、プログラム・アドレス発生器５２内に配置され、ハ
ードウエア・スタック７１、パイプライン・レジスタ９
０，９１，９２、制御論理回路１０６、スタック・ポイ
ンタ・レジスタ・ビット・フィールド９４、外部ポイン
タ・レジスタ・ビット・フィールド９６、動作モード・
レジスタ１０４、スタック・サイズ・レジスタ・ビット
・フィールド１０２、スタック・カウンタ・レジスタ・
ビット・フィールド１００、およびカウンタ１０８，１
１０，１１２を含む。ハードウエア・スタック７１は、
Ｎ個のエントリを含む。Ｎは整数である。Ｎ個のエント
リの各々は、二進情報を記憶するための２個の２４ビッ
ト・レジスタを含む。例えば、エントリ０はレジスタ７
２，７３を含み、ハードウエア・スタック７１の最後部
にある。エントリ１はレジスタ７４，７５を含み、エン
トリ２はレジスタ７６，７７を含み、エントリＮ−１は
レジスタ７８，７９を含み、ハードウエア・スタック７
１の先頭にある。レジスタ７３，７５，７７，７９はハ
ードウエア・スタック７１の「STACK HIGH」ビットを形
成し、レジスタ７２，７４，７６，７８はハードウエア
・スタック７１の「STACK LOW」ビットを形成する。ハ
ードウエア・スタック７１内に記憶される情報は、プロ
グラム命令またはデータを含むことができる。しかしな
がら、ハードウエア・スタック７１に記憶される情報の
性質は、本発明を説明する目的にとっては重要ではな
く、命令、データ、またはそれらの双方を含むことがで
きる。

【００２６】メモリ拡張スタック・モードがイネーブル
され、かつハードウエア・スタック７１がほぼ満杯のと
き、データ処理システム２０内の選択されたメモリ位置
にメモリ拡張スタック８０が形成される。例えば、メモ
リ拡張スタック８０は、Ｘメモリ３２またはＹメモリ３
４、あるいはデータ処理システム２０の他に使用可能な
いずれかのメモリ空間に形成することができる。例示の
目的のために、メモリ拡張スタック８０は、それぞれ０
〜６と付番された、２４ビットのエントリ８１〜８７を
含むものとする。他の実施例では、メモリ拡張スタック
８０内の各エントリのビット数は２４より多くても少な
くてもよい。潜在的に、メモリ拡張スタック８０内のエ
ントリ数は、使用可能なメモリ空間のサイズによっての
み制限される。

【００２７】制御論理回路１０６は、カウンタ１０８，
１１０，１１２に双方向結合されている。カウンタ１０
８はスタック・ポインタ・ビット・フィールド９４に双
方向結合され、スタック・ポインタ・ビット・フィール
ドを１増分または減分するために用いられる。カウンタ
１１０は外部ポインタ・ビット・フィールド９６に双方
向結合され、拡張ポインタ・ビット・フィールド８６を
１増分または減分するために用いられる。カウンタ１１
２はスタック・カウンタ・ビット・フィールド１００に
双方向結合され、スタック・カウンタ・ビット・フィー
ルド１００を１増分または減分するために用いられる。
制御論理回路１０６は、スタック・サイズ・ビット・フ
ィールド１０２、パイプライン・レジスタ９０〜９２、
および動作モード・レジスタ１０４にも双方向結合され
ている。制御論理回路１０６は、メモリ拡張スタック・
モードを含む、部分７０の動作を制御する。

【００２８】スタック・ポインタ・レジスタ・ビット・
フィールド９４、拡張ポインタ・レジスタ・ビット・フ
ィールド９６、動作モード・レジスタ１０４、スタック
・サイズ・レジスタ・ビット・フィールド１０２、およ
びスタック・カウンタ・レジスタ・ビット・フィールド
１００は全て、データ処理システム２０のプログラマ・
モデル(progurammer's model)の一部である。データ処
理システム２０では、スタック・ポインタ・レジスタ・
ビット・フィールド９４は、２４ビットを有するスタッ
ク・ポインタ・レジスタ内に配置されている。スタック
・ポインタ・レジスタ・ビット・フィールド９４は、Ｄ
Ｏ命令またはジャンプ命令のような命令によって暗示的
に参照される。スタック・ポインタ・レジスタ・ビット
・フィールド９４内の値は、ハードウエア・スタック７
１内で最後に使用された位置、言い換えれば、スタック
の先頭を指し示すために用いられる。

【００２９】拡張ポインタ・レジスタ・ビット・フィー
ルド９６は、２４ビット・レジスタ内に配置されてい
る。拡張ポインタ・レジスタ・ビット・フィールド９６
は、ＤＯ命令またはＪＳＲ命令のような命令によって暗
示的に参照され、または移動命令によって直接参照され
る。メモリ拡張スタック８０への移動動作またはメモリ
拡張スタック８０からの移動動作が必要なときはいつで
も、拡張ポインタ・レジスタ・ビット・フィールド９６
内の値は、メモリ拡張スタック８０内の位置を指し示し
ている。

【００３０】動作モード・レジスタ１０４にはスティキ
・ビット(sticky bit)１６１が含まれており、これは図
５に示されている。スティキ・ビット１６１は、メモリ
拡張スタック８０がアクセスされたときはいつでもアサ
ートされる。スティキ・ビット１６１は、プログラム開
発の間プログラマを補佐するものとして有用であり、メ
モリ拡張スタック８０が使用されているときをプログラ
マに知らせることができる。「スティキ・ビット」は、
データ処理では一般的に用いられており、「ラップ・ビ
ット(wrap bit)」と呼ばれることもある。

【００３１】スタック・サイズ・レジスタ・ビット・フ
ィールド１０２は、２４ビット・レジスタ内に配置さ
れ、スタック拡張がイネーブルされたときに、ハードウ
エア・スタックのサイズを決定する値を記憶する。スタ
ック・サイズ・レジスタ・ビット・フィールド１０２
は、スタック・ポインタ・レジスタ・ビット・フィール
ド９４が、スタック・サイズ・レジスタ・ビット・フィ
ールド１０２内の値に達したときに、動作モード・レジ
スタ１０４にオーバーフロー・フラグを発生するために
も用いられる。

【００３２】スタック・カウンタ・レジスタ・ビット・
フィールド１００は５ビットを用い、５ビット・レジス
タに含まれている。スタック・カウンタ・レジスタ・ビ
ット・フィールド１００は、ハードウエア・スタック７
１内で実際に使用されているエントリの数を監視する。
動作モード・レジスタ１０４は、スタック拡張イネーブ
ル・ビット、スティキ・ビット１６１、スタック拡張オ
ーバーフロー・フラグ、スタック拡張アンダーフロー・
フラグ、およびスタック拡張空間選択ビットを含む。動
作モード・レジスタ１０４については、後に図５の検討
の際に更に説明する。

【００３３】パイプライン・レジスタ９０，９１は、ハ
ードウエア・スタック７１とバス５８，６４との間に結
合されている。パイプライン・レジスタ９２は、メモリ
拡張スタック８０とバス６２との間に結合されている。
パイプライン・レジスタ９０〜９２は、パイプライン処
理を容易にするためにデータ処理システム２０内に含ま
れているが、他の実施例では含まれていなくてもよい。
パイプライン・レジスタ９０〜９２は、データ処理シス
テム２０のためのプログラマ・モデルには含まれないこ
とに注意されたい。上述のように、内部データ・バス・
スイッチ４０によって、バス６１，６２，６３，６４の
いずれか２本のバスを共に接続することができる。内部
データ・バス・スイッチ４０は図２にも示されており、
メモリ拡張スタックの動作説明を補佐するために、バス
６４に結合されている。

【００３４】メモリ拡張スタックの動作について、図３
および図４のフロー・チャートを参照しながら説明す
る。図３は、本発明の一実施例によるメモリ拡張スタッ
ク８０を利用して、ハードウエア・スタック７１のプッ
シュ動作を実行するために必要なステップをフロー・チ
ャート形状で示す。菱形ボックス１２３は判断ステップ
を表わし、矩形ボックス１２０，１２１，１２２，１２
３，１２４，１２５，１２６，１２７，１２８，１２９
は、プッシュ動作において実行されるステップを表わ
す。

【００３５】ＭＯＶＥのような明示命令(explicit inst
ruction)によって、またはサブルーチンへジャンプのよ
うな暗示命令(implicit insturction)によって、データ
がハードウエア・スタック７１にプッシュされるとき、
まずスタック・ポインタおよびスタック・カウンタを増
分し、次に新たなスタック・ポインタ位置にデータを書
き込む。スタック・カウンタ・レジスタ・ビット・フィ
ールド内の値が所定数に達し、ハードウエア・スタック
７１がほぼ満杯であることが示された場合、ハードウエ
ア・スタックに書き込む代わりに、プログラムは２サイ
クルの間停止し、ハードウエア・スタック７１からメモ
リ拡張スタック８０への特殊移動を２回実行する。

【００３６】図２および図３の双方を参照する。プッシ
ュ動作を開始するために、ステップ１２０において、ス
タック・ポインタ・レジスタ・ビット・フィールド９４
内の値を、カウンタ１０８によって１増分する。ステッ
プ１２１において、スタック・カウンタ・レジスタ・ビ
ット・フィールド９４内の値を、カウンタ１１２によっ
て１増分する。ステップ１２２において、値ＳＰによっ
て指し示されたハードウエア・スタック７１内の位置に
データを書き込む。判断ステップ１２３において、ハー
ドウエア・スタック７１がほぼ満杯か否かを判定する。
好適実施例では、「ほぼ満杯」は、ハードウエア・スタ
ック７１内の空の即ち未使用のエントリが２個しかない
ことを意味する。これは、スタック・カウンタ・レジス
タ・ビット・フィールド１００の値がＮ−２より大きい
ことによって示される。Ｎはハードウエア・スタック７
１のエントリの総数を表わす整数である。好適実施例で
は、Ｎは１６である。他の実施例では、「ほぼ満杯」の
とき、空のエントリは２個より多くても少なくてもよ
い。実際には、エントリが空になることはなく、単に他
の情報を上書き可能となるだけであることを注記してお
く。スタック・カウンタ・ビット・フィールド１００内
の値がＮ−２以下の場合、ステップ１２３から「ＮＯ」
経路が選択され、ハードウエア・スタック７１へのアク
セスは終了する。スタック・カウンタ・レジスタ・ビッ
ト・フィールド１００の値がＮ−２より大きい場合、ス
テップ１２３からステップ１２４へ「ＹＥＳ」経路が選
択される。

【００３７】ステップ１２４において、ＳＰ−ＳＣ＋１
によって定義されるように、ハードウエア・スタック７
１の「STACK LOW]側の「最終」エントリから、データを
移動する。ここで、ＳＰはスタック・ポインタ・レジス
タ・ビット・フィールド９４の値であり、ＳＣはスタッ
ク・カウンタ・レジスタ・ビット・フィールド１００の
値である。ハードウエア・スタック７１内のエントリか
らメモリ拡張スタック８０に４８ビットが移動され、メ
モリ拡張スタックの各エントリは２４ビットを含むの
で、移動動作が２回必要となる。「STACK LOW」側の最
終エントリにおけるデータを、メモリ拡張スタック８０
に移動する。これは、Ｘメモリ３２またはＹメモリ３４
（図１）のような、ＲＡＭ内の指定された位置である。
拡張ポインタ・レジスタ・ビット・フィールド９６の値
は、データを受けるために選択されたメモリ拡張スタッ
ク８０内の位置を指し示す。ステップ１２５において、
拡張ポインタ・ビット・フィールド９６の値を増分す
る。ステップ１２６において、ハードウエア・スタック
７１の「STACK HIGH」側の最終エントリのデータを、メ
モリ拡張スタック８０の次の位置に移動する。拡張ポイ
ンタ・レジスタ・ビット・フィールド９６は、データを
受けるために選択されたメモリ拡張スタック８０内の位
置を指し示す。ステップ１２７において、拡張ポインタ
・レジスタ・ビット・フィールド９６の値を再び１増分
する。各移動の後に、拡張ポインタ・レジスタ・ビット
・フィールド９６の値ＥＰを１増分する。ステップ１２
８において、スタック・カウンタ・レジスタ・ビット・
フィールド１００の値を１減分する。

【００３８】ステップ１２９において、メモリ拡張スタ
ック８０への以前のアクセスによってスティキ・ビット
(sticky bit)１６１が既にアクセスされていなければ、
スティキ・ビット１６１をアサートし、メモリ拡張スタ
ック８０へのアクセスが発生したことを記録する。上述
のように、メモリ拡張スタック・モードがイネーブルさ
れた場合、プログラムを２サイクルの間停止し、２ワー
ドをハードウエア・スタック７１からまたはハードウエ
ア・スタック７１へ移動する。２サイクル余分にかかる
ことによって、アプリケーションによっては、結果の到
達が遅すぎる場合がある。アプリケーションを開発中の
プログラマは、時間に厳しい動作(timecritical operat
ion)において、結果が得られる最新時間を知らなければ
ならない場合がある＊＊。例えば、ＤＯループは重要な
動作であり得る。プログラム開発の間、プログラマはス
ティキ・ビット１６１をチェックして、これがＤＯルー
プの内部でアサートされているかを確かめることができ
る。スティキ・ビット１６１がアサートされている場
合、スタック拡張を支援するために、制御論理回路１０
６によって少なくとも移動動作が２回挿入されたことに
なる。

【００３９】データ処理システム２０はパイプライン構
成となっているので、プッシュの実行が追加されること
もあり、それが制御論理回路１０６によって検出される
前に、スタック・カウンタ・レジスタ・ビット・フィー
ルド１００内の値を再び増分する。この場合、ハードウ
エア・スタック７１からメモリ拡張スタック８０にエン
トリを２個移動するので、合計４個の移動命令が必要と
なる。少なくとも２個のエントリを常に自由にしておく
ことによって、ＤＯ命令を正しく実行することができ
る。したがって、判断ステップ１２３へのリターンが実
行される。判断ステップ１２３において、スタック・カ
ウンタ・レジスタ・ビット・フィールド１００の値を再
度チェックする。ＳＣが未だＮ−２よりも大きい場合、
ステップ１２３からステップ１２４への「ＹＥＳ」経路
が選択され、ステップ１２４ないしステップ１２９を上
述のように繰り返す。スタック・カウンタ・レジスタ・
ビット・フィールド１００の値がＮ−２より小さい場
合、ステップ１２９から「ＮＯ」経路を選択し、ハード
ウエア・スタック７１の少なくとも２個のエントリが空
であることを示す。

【００４０】一例として、ＳＰが１７に等しく、ＳＣが
１５に等しく、ＥＰが４に等しい（メモリ拡張スタック
８０のエントリ８５）場合、ハードウエア・スタック７
１の最後部は、エントリ１７−１５＋１＝３となる。レ
ジスタ７４，７５の内容をメモリ拡張スタック８０に移
動するために、移動動作が２回必要となる。最初の移動
動作では、レジスタ７４の内容を、メモリ拡張スタック
８０内のエントリ８５に移動する。値ＥＰを５に増分
し、レジスタ７５の値をメモリ拡張スタック８０のエン
トリ８６に移動する。値ＥＰを６に増分し、レジスタ７
５の内容を、メモリ拡張スタック８０のエントリ８６に
移動する。

【００４１】図４は、本発明の一実施例にしたがって、
メモリ拡張スタック８０を利用して、ハードウエア・ス
タック７１のポップ動作を実行するために必要なステッ
プを、フロー・チャート形状で示す。菱形ボックス１４
３は判断ステップを示し、矩形ボックス１４０，１４
１，１４２，１４４，１４５，１４６，１４７，１４
８，１４９は、ポップ動作において実行されるステップ
を表わす。

【００４２】ＭＯＶＥ命令のような明示命令によって、
またはＲＴＳ命令のような暗示動作によって、ハードウ
エア・スタック７１からデータをポップする場合、スタ
ック・ポインタ位置からこのデータを読み取り、スタッ
ク・ポインタとスタック・カウンタとを減分する。スタ
ック・カウンタ・レジスタ・ビット・フィールド１００
の値が所定値に達し、ハードウエア・スタック７１が
「ほぼ空」であることを示す場合、ハードウエア・スタ
ック７１からの読み取りの代わりに、プログラムは、メ
モリ拡張スタック８０内の選択された位置からハードウ
エア・スタック７１への特殊移動を２回実行する。

【００４３】図２および図４の双方を参照する。ポップ
動作を開始する際、ステップ１４３において、スタック
・ポインタ・レジスタ・ビット・フィールド９４内の値
ＳＰによって指し示されるハードウエア・スタック７１
内の位置から、データを読み出す。ステップ１４１にお
いて、スタック・ポインタ・レジスタ・ビット・フィー
ルド９４の値を、カウンタ１０８によって１減分する。
ステップ１４２において、スタック・カウンタ・レジス
タ・ビット・フィールド９４の値を、カウンタ１１２に
よって１減分する。判断ステップ１４３において、ハー
ドウエア・スタック７１がほぼ空か否か判断する。好適
実施例では、「ほぼ空」とは、ハードウエア・スタック
７１のエントリが２個だけ用いられていることを意味す
る。ＳＣがＭ未満の場合、ハードウエア・スタック７１
はほぼ空である。Ｍは「ほぼ空」を規定するＮ未満の整
数である。好適実施例では、Ｎは１６に等しく、Ｍは２
に等しい。他の実施例では、「ほぼ空」を表わす使用中
のエントリ数は２より多くても少なくてもよい。スタッ
ク・カウンタ・レジスタ・ビット・フィールド１００の
値がＭ以上の場合、ステップ１４３から「ＮＯ」経路を
選択し、ポップ動作が完了する。スタック・カウンタ・
レジスタ・ビット・フィールド１００の値がＭ未満の場
合、ステップ１４３からステップ１４４の「ＹＥＳ」経
路を選択する。

【００４４】ステップ１４４において、拡張ポインタ・
レジスタ・ビット・フィールド９６の値を減分する。ス
テップ１４５において、ＳＰ−ＳＣによって指し示され
る、ハードウエア・スタック７１のSTACK HIGH側の「最
終」エントリへ、データを移動する。ここで、ＳＰはス
タック・ポインタ・レジスタ・ビット・フィールド９４
の値であり、ＳＣはスタック・カウンタ・レジスタ・ビ
ット・フィールド１００の値である。メモリ拡張スタッ
ク８０内のエントリから４８ビット幅のハードウエア・
スタック７１内のエントリに２４ビットを移動するの
で、移動動作が２回必要となる。STACK HIGH側の最終エ
ントリのデータを、ハードウエア・スタック７１に移動
する。拡張ポインタ・レジスタ・ビット・フィールド９
６の値は、転送すべきエントリを保持しているメモリ拡
張スタック８０内の位置を指し示す。ステップ１４６に
おいて、拡張ポインタ・レジスタ・ビット・フィールド
９６の値を再び１減分する。ステップ１４７において、
値ＥＰによって指し示されたメモリ拡張スタック８０の
位置から、ハードウエア・スタック７１のSTACK LOW側
の最終エントリへデータを移動する。ステップ１４８に
おいて、スタック・カウンタ・レジスタ・ビット・フィ
ールド１００の値を１増分する。ステップ１４９におい
て、以前のメモリ拡張スタック８０へのアクセスによっ
てスティキ・ビット１６１が既にアサートされていない
なら、スティック・ビット１６１をアサートして、メモ
リ拡張スタック８０へのアクセスが発生したことを記録
する。

【００４５】データ処理システム２０はパイプライン構
成であるので、他でもポップを実行する可能性もある
が、この場合は、制御論理回路１０６がそれを検出する
前に、スタック・カウンタ・レジスタ・ビット・フィー
ルド１００の値を再び減分すればよい。この場合、メモ
リ拡張スタック８０からハードウエア・スタック７１に
エントリを２個移動するので、移動動作が合計４回必要
となる。ＤＯ命令の終了動作を実行するために、少なく
とも２個のエントリを常に満杯にしておく。ＤＯ動作の
終了時に、ハードウエア・スタック７１からエントリを
２個ポップする。したがって、ステップ１４９の後に、
判断ステップ１４３へのリターンを実行し、スタック・
カウンタ・ビット・フィールド１００の値を再度チェッ
クする。ＳＣがＭ以上の場合、ステップ１４３から「Ｎ
Ｏ」経路を選択し、ポップ動作を完了する。スタック・
カウンタ・レジスタ・ビット・フィールド１００がＭ未
満の場合、ステップ１４３から「ＹＥＳ」経路を選択
し、ステップ１４４ないしステップ１４９を繰り返す。

【００４６】一例として、ＳＰが３に等しく、ＳＣが１
に等しく、ＥＰが４に等しい（エントリ８５を指し示
す）場合、ハードウエア・スタック７１の最終エントリ
は、エントリ３−１＝２となる。エントリ８５，８４の
内容をハードウエア・スタック７１のエントリ２（レジ
スタ７７，７６）に移動するために、移動動作が２回必
要となる。最初の移動動作で、レジスタ８５の内容をエ
ントリ８５のレジスタ７７に移動する。ＥＰを３に減分
し（エントリ８４を指し示す）、エントリ８４の内容を
ハードウエア・スタック７１のエントリ２のレジスタ７
６に移動する。

【００４７】図５は、図２の部分２０の動作モード・レ
ジスタ１０４をブロック図形状で示す。動作モード・レ
ジスタ１０４は、ビット１６０〜１６４を示す。「SE
N」と表記されたスタック・イネーブル・ビット１６０
は、アサートされたときにメモリ拡張スタック・モード
をイネーブルし、ニゲートされたときにメモリ拡張スタ
ック・モードをディゼーブルする。ビット１６０は、ハ
ードウエア・リセットによってニゲートされる。

【００４８】「WRP」と表記されたスティキ・ビット１
６１は、メモリ拡張スタック８０にまたはメモリ拡張ス
タック８０からエントリが移動されるときアサートされ
る。スティキ・ビット１６１は、ソフトウエアを実施し
たアルゴリズムの評価および高速化の手段として、ソフ
トウエア・アプリケーション・プログラムのデバッグ処
理の間に用いることもできる。「スティキ・ビット」を
クリアする唯一の方法は、ハードウエア・リセットまた
は動作モード・レジスタ１０４への明示的な移動動作に
よってのみである。

【００４９】「EOV」と表記されたビット１６２は、メ
モリ拡張スタック・モードがイネーブルされており（ビ
ット１６０がアサートされている）、ハードウエア・ス
タック７１のオーバーフローが発生したときにアサート
される。拡張ハードウエア・スタックのオーバーフロー
は、ＳＰがスタック・サイズ・レジスタ１０２の値に等
しいときにプッシュ動作が要求された場合に認識され
る。ビット１６２もスティキ・ビットであり、スタック
・エラーの例外の原因となる。ビット１６２は、ハード
ウエア・リセットまたは動作モード・レジスタ１０４へ
の明示的移動動作によってクリアされる。

【００５０】「EUN」と表記されたビット１６３は、ハ
ードウエア・スタック７１がメモリ拡張スタック・モー
ド（ビット１６０がアサートされている）で動作中のと
きに、スタック・アンダーフローがハードウエア・スタ
ック７１内で発生した場合にアサートされる。スタック
・アンダーフローは、ポップ動作が要求され、ＳＰが０
に等しい場合に認識される。ビット１６３もスティキ・
ビットであり、スタック・エラーの例外の原因となる。
ビット１６２は、ハードウエア・リセット、または動作
モード・レジスタ１０４への明示的移動動作によってク
リアされる。

【００５１】「XYS」と表記されたビット１６４は、メ
モリ拡張スタックをＸメモリ３２に割り当てるのか、ま
たはＹメモリ３４に割り当てるのかを判断する。ビット
１６４がニゲートされている場合、メモリ拡張スタック
をＸメモリ３２に割り当て、ビット１６４がアサートさ
れている場合、メモリ拡張スタックをＹメモリ３４に割
り当てる。ビット１６４は、ハードウエア・リセットに
よってクリアされる。

【００５２】本発明のメモリ拡張スタックは、実際は、
仮想的にサイズが無限のハードウエア・スタックを提供
するものである。アプリケーションは、ハードウエア・
スタックのサイズによる制約を受けることなく、ハード
ウエア・スタックを用いてＤＯ命令のような強力な命令
の実行が可能となる。メモリ拡張スタックを実施して
も、プログラムに与える影響は、移動命令をプログラム
に挿入することのみである。スタック拡張構造をイネー
ブルしたとき、移動命令は制御論理回路１０６によって
自動的に挿入されるので、ハードウエア・スタック７１
内でプログラムの動作は維持される。エントリをメモリ
拡張スタック８０からハードウエア・スタック７１に移
動するのは、それが必要なときのみである。これによっ
て、より高速のハードウエア・スタックを利用し、ハー
ドウエア・スタックの有効サイズを増大しつつ、ハード
ウエア・スタック内でプログラムを実行させ続けること
ができる。

【００５３】以上好適実施例に沿って本発明を説明して
きたが、本発明は多数の方法で変更可能であり、先に具
体的に開示し説明した実施例以外にも多くの実施例が想
定可能であることは、当業者には明白であろう。例え
ば、図示の実施例では、ハードウエア・スタック７１と
特定組織のために、移動命令を２回プログラムに挿入し
て、ハードウエア・スタック７１からメモリ拡張スタッ
ク８０へエントリを移動した。他の実施例では、ハード
ウエア・スタックおよびメモリ拡張スタックの特定組織
にしたがって、移動命令のプログラムへの挿入は、１回
のみ、または２回以上とすることもできる。したがっ
て、本発明の真の精神および範囲に該当する本発明の変
更は全て、特許請求の範囲の記載に含まれることを意図
するものである。

【図面の簡単な説明】

【図１】本発明によるデータ処理システムを示すブロッ
ク図。

【図２】図１のプログラム制御部の一部を示すブロック
図。

【図３】本発明によるプッシュ動作を示すフロー・チャ
ート。

【図４】本発明によるポップ動作を示すフロー・チャー
ト。

【図５】図２の動作モード・レジスタを示すブロック
図。

【符号の説明】

２０データ処理システム２２タイマ２４ホスト・インターフェース２６改良直列同期インターフェース２８直列非同期インターフェース３０プログラムＲＡＭおよび命令キャッシュ３２，３４データ・メモリ３６アドレス発生器／直接メモリ・アクセス・コント
ローラ３８外部アドレス・バス・スイッチ４０内部データ・バス・スイッチ４２ＤＲＡＭおよびＳＲＡＭバス・インターフェース
／命令キャッシュ制御部４４外部データ・バス・スイッチ４６プログラム制御部４８プログラム割り込みコントローラ５０プログラム・デコード・コントローラ５２ログラム・アドレス発生器５４データ算術演算部５６，５７アドレス・バス５８プログラム・アドレス・バス５９アドレス・バス６１，６２データ・バス６３，６４プログラム・データ・バス７１ハードウエア・スタック７２，７３，７４，７５，７６，７７，７８，７９レ
ジスタ８０メモリ拡張スタック９０，９１，９２パイプライン・レジスタ９４スタック・ポインタ９６拡張ポインタ１００スタック・カウンタ・レジスタ・ビット・フィ
ールド１０６制御論理回路１０８，１１０，１１２カウンタ１６１スティキ・ビット

───────────────────────────────────────────────────── フロントページの続き (72)発明者フィリップ・シクソウイスラエル国エルサレム、ピスガット・ゼエブ・ミズラッチ、ハイム・トレン・ストリート43 (72)発明者デビッド・ハアスイスラエル国サビオン、マガル・ストリート10（エー) (72)発明者エルカナ・ベン−シナイイスラエル国ラマト−ギャン、ハカバイム・ストリート15／13

Claims

【特許請求の範囲】

【請求項１】データ処理システム（２０）であって：Ｎ
個の二進情報エントリを、後入れ先出し方式で記憶する
ハードウエア・スタック（７０）（ただし、Ｎは整
数）；前記ハードウエア・スタック（７０）に結合さ
れ、Ｎ個のエントリの内いくつが満杯かを計数するスタ
ック・カウンタ（１００）；および前記ハードウエア・
スタック（７０）と前記スタック・カウンタ（１００）
とに結合され、Ｎ個のエントリの内所定数がいつ満杯と
なったかを検出する、制御論理回路（１０６）であっ
て、前記Ｎ個のエントリの内所定数が満杯になったと
き、第１エントリをハードウエア・スタック（７０）か
らメモリ拡張スタック（８０）に移動し、更に、前記Ｎ
個のエントリの内前記所定数がいつ空になったかを検出
し、前記Ｎ個のエントリの内所定数が空になったとき、
第２エントリを前記メモリ拡張スタック（８０）から前
記ハードウエア・スタック（７０）に移動する、前記制
御論理回路（１０６）；から成ることを特徴とするデー
タ処理システム（２０）。
【請求項２】ハードウエア・スタック（７０）とスタッ
ク・カウンタ（１００）とを有するデータ処理システム
（２０）において、前記ハードウエア・スタック（７
０）のプッシュ動作を実行する方法であって：前記スタ
ック・カウンタ（１００）の値を増分する段階；および
前記スタック・カウンタ（１００）の値を監視し、該ス
タック・カウンタ（１００）の値が所定値より小さい場
合、前記ハードウエア・スタック（７０）内のエントリ
を前記メモリ拡張スタック（８０）に移動させ、前記ス
タック・カウンタ（１００）内の値が前記所定値以上の
場合、前記ハードウエア・スタック（７０）からエント
リを移動させる段階；から成ることを特徴とする方法。
【請求項３】ハードウエア・スタック（７０）とスタッ
ク・カウンタ（１００）とを有するデータ処理システム
（２０）において、前記ハードウエア・スタック（７
０）のポップ動作を実行する方法であって：前記スタッ
ク・カウンタ（１００）の値を減分する段階；および前
記スタック・カウンタ（１００）の値を監視し、該スタ
ック・カウンタ（１００）の値が所定値より小さい場
合、前記メモリ拡張スタック（８０）内のエントリを前
記ハードウエア・スタック（７０）に移動させ、前記ス
タック・カウンタ（１００）内の値が前記所定値以上の
場合、前記ハードウエア・スタック（７０）からエント
リを移動させる段階；から成ることを特徴とする方法。