JPH0440532A - リアルタイム処理装置 - Google Patents
リアルタイム処理装置Info
- Publication number
- JPH0440532A JPH0440532A JP14781190A JP14781190A JPH0440532A JP H0440532 A JPH0440532 A JP H0440532A JP 14781190 A JP14781190 A JP 14781190A JP 14781190 A JP14781190 A JP 14781190A JP H0440532 A JPH0440532 A JP H0440532A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- executed
- interruption
- accept
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004043 responsiveness Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は割込み要求高速受理機を持つリアルタイム処理
装置に関するものである。
装置に関するものである。
従来の技術
従来、割込み発生時において実行中の命令かあるときは
その命令終了後において割込みを受理していた。
その命令終了後において割込みを受理していた。
発明が解決しようとする課題
しかしながら命令サイクル数が比較的短い命令の場合、
割込み受理時間が短かったため、割込み応答性は良かっ
たが、命令サイクル数か長い命令の場合、割込み応答性
が極端に悪くなっていた。
割込み受理時間が短かったため、割込み応答性は良かっ
たが、命令サイクル数か長い命令の場合、割込み応答性
が極端に悪くなっていた。
システム設計においては、たとえ命令サイクル数が長い
命令の頻度が低い場合でも、ワーストケスで設計するの
が一般的である。このため、Ｃ■ＳＣマシンであっても
ソフト開発時にはＲＴＳＣ的発想から、命令サイクル数
の長い命令を比較的サイクル数の短い命令に置き換えて
いた。これにより確かに命令受理までの時間は短くなる
か、サイクル数の長い命令で実行していた動作内容のス
ループットは悪くなり、システム設計がしにくくなると
いう欠点を持っていた。
命令の頻度が低い場合でも、ワーストケスで設計するの
が一般的である。このため、Ｃ■ＳＣマシンであっても
ソフト開発時にはＲＴＳＣ的発想から、命令サイクル数
の長い命令を比較的サイクル数の短い命令に置き換えて
いた。これにより確かに命令受理までの時間は短くなる
か、サイクル数の長い命令で実行していた動作内容のス
ループットは悪くなり、システム設計がしにくくなると
いう欠点を持っていた。
本発明は上記従来の課題を解決するもので、割込み発生
時において実行中の命令の終了を待つ必要がある場合は
命令終了後に割込みを受け付け、実行中の命令の終了を
待つ必要がない場合は命令を停止して即座に割込みを受
け付けることにより、高速応答性を実現するリアルタイ
ム処理装置を提供することを目的とする。
時において実行中の命令の終了を待つ必要がある場合は
命令終了後に割込みを受け付け、実行中の命令の終了を
待つ必要がない場合は命令を停止して即座に割込みを受
け付けることにより、高速応答性を実現するリアルタイ
ム処理装置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のリアルタイム処理装
置は、現在実行中の命令終了後に割込みを受け付けるか
をフラグにより選択可能とした装置、命令コードの付加
ビットにより選択可能とした装置、命令の実行サイクル
に応じて選択可能とした装置、割込み発生要因により選
択可能とした装置、メモリ領域により指定可能とした装
置、特定のレジスタファイル実行を指定可能とした装置
である。
置は、現在実行中の命令終了後に割込みを受け付けるか
をフラグにより選択可能とした装置、命令コードの付加
ビットにより選択可能とした装置、命令の実行サイクル
に応じて選択可能とした装置、割込み発生要因により選
択可能とした装置、メモリ領域により指定可能とした装
置、特定のレジスタファイル実行を指定可能とした装置
である。
作用
この構成により割込み発生時に高速割込み処理する必要
がある場合、高速応答性を実現することかできる。
がある場合、高速応答性を実現することかできる。
実施例
以下本発明の実施例について説明する。
第１図は本発明の一実施例のブロック図である。割込み
部３の割込み信号を受けて、割込み受理動作判断部２は
μＲＯＭ４からの現在実行中の命令の動作が最終ステー
トであるか、そうでないか等の命令ステート情報と、割
込み受理動作判断部２内の割込みを受け付けるかどうか
のフラグ（図示せず）により、現在実行中の命令を停止
して即座に割込みを受け付けるか、終了まで待つかを判
断する。割込みか受理された時点で命令実行ユニット１
と割込み部３に割込み受理信号か発生され、ＣＰＵは割
込み動作に入る。本実施例では、割込みを受け付けるか
どうかのフラグは命令によりセット、リセットされる。
部３の割込み信号を受けて、割込み受理動作判断部２は
μＲＯＭ４からの現在実行中の命令の動作が最終ステー
トであるか、そうでないか等の命令ステート情報と、割
込み受理動作判断部２内の割込みを受け付けるかどうか
のフラグ（図示せず）により、現在実行中の命令を停止
して即座に割込みを受け付けるか、終了まで待つかを判
断する。割込みか受理された時点で命令実行ユニット１
と割込み部３に割込み受理信号か発生され、ＣＰＵは割
込み動作に入る。本実施例では、割込みを受け付けるか
どうかのフラグは命令によりセット、リセットされる。
高速な割込み処理が必要な場合、本機能により即座に割
込みを受け付けることでリアルタイム処理を実現するこ
とができる。
込みを受け付けることでリアルタイム処理を実現するこ
とができる。
第２図は割込みを受け付けるかどうかのフラグを命令コ
ードの付加ビットによりセット、リセットする命令フォ
ーマットについて示した図である。命令フォーマットは
命令コード５、命令コード付加ビット６、オペランド７
．８から成り、本実施例では２オペランド形式としたが
３オペランド形式、特殊フォーマットでも差しつかえな
い。
ードの付加ビットによりセット、リセットする命令フォ
ーマットについて示した図である。命令フォーマットは
命令コード５、命令コード付加ビット６、オペランド７
．８から成り、本実施例では２オペランド形式としたが
３オペランド形式、特殊フォーマットでも差しつかえな
い。
割込み発生時により、命令を停止してもよい場合は付加
ビット６に１をセットし、そうでない場合は０にしてお
くことで割込み発生時の処理を制御する。高速な割込み
処理が必要な場合、本機能により即座に割込みを受け付
けることでリアルタイム処理を実現できる。
ビット６に１をセットし、そうでない場合は０にしてお
くことで割込み発生時の処理を制御する。高速な割込み
処理が必要な場合、本機能により即座に割込みを受け付
けることでリアルタイム処理を実現できる。
第３図は割込み発生時に
（ａｌ メモリに対する読み出し動作を実行中で、命
令実行時に書き込み動作かなかった場合は即座に割込み
受理 ｔｂ＋ メモリに対する書き込み動作を実行中、また
は命令実行中に一度でも書き込み動作があった場合には
命令実行後に割込みを受理 （Ｃ１メモリアクセスかない場合には、命令サイクルの
半分或いは一定量以内であれば即座に割込み受理 の３通りの処理をする場合の一実施例について示した図
である。μＲＯＭ４のリードサイクル、ライトサイクル
を制御するシーケンス制御部１２からは現在のサイクル
モード情報と過去においてライトサイクルが存在してい
たかどうかの情報か割込み受理動作判断部２に入力され
る。一方、比較器１１はμＲＯＭ４内のステートカウン
タを構成する命令実行サイクル数を示すカウンタ１０と
命令の全サイクル数９の値を比較する。シーケンス制御
部１２と比較器１１の判断比較結果により前述の３通り
の場合による割込み受理動作の対応を可能としている。
令実行時に書き込み動作かなかった場合は即座に割込み
受理 ｔｂ＋ メモリに対する書き込み動作を実行中、また
は命令実行中に一度でも書き込み動作があった場合には
命令実行後に割込みを受理 （Ｃ１メモリアクセスかない場合には、命令サイクルの
半分或いは一定量以内であれば即座に割込み受理 の３通りの処理をする場合の一実施例について示した図
である。μＲＯＭ４のリードサイクル、ライトサイクル
を制御するシーケンス制御部１２からは現在のサイクル
モード情報と過去においてライトサイクルが存在してい
たかどうかの情報か割込み受理動作判断部２に入力され
る。一方、比較器１１はμＲＯＭ４内のステートカウン
タを構成する命令実行サイクル数を示すカウンタ１０と
命令の全サイクル数９の値を比較する。シーケンス制御
部１２と比較器１１の判断比較結果により前述の３通り
の場合による割込み受理動作の対応を可能としている。
割込み発生時において、命令を停止して、割込みを即座
に受理する条件は、（命令全サイクル数）−（実行サイ
クル数）〈（命令全サイクル数）／２ かつ ライトモートが過去においてなかった かつ 現在ライトモードでない である。さらに実行サイクル数９とある一定の命令実行
サイクル（図示せず）を比較器１１で比較することによ
り命令固有のサイクル数に依存しない、ある一定のサイ
クル数で割込みを受理することかできる。これらの処理
により割込み受理動作を高速化できリアルタイム処理を
実現することができる。
に受理する条件は、（命令全サイクル数）−（実行サイ
クル数）〈（命令全サイクル数）／２ かつ ライトモートが過去においてなかった かつ 現在ライトモードでない である。さらに実行サイクル数９とある一定の命令実行
サイクル（図示せず）を比較器１１で比較することによ
り命令固有のサイクル数に依存しない、ある一定のサイ
クル数で割込みを受理することかできる。これらの処理
により割込み受理動作を高速化できリアルタイム処理を
実現することができる。
第４図は割込み要因により、割込み発生時に実行中の命
令を停止して即座に割込みを受け付けるか、命令終了後
に割込みを受け付ける実施例について示す図である。レ
ジスタ１３は割込み要因か発生したときに命令を停止さ
せるかとうかを指定するもので、割込み要因に各々対応
している。アンドゲート回路群１４はレジスタ１３の値
と割込み要因毎の割込み発生信号を入力とし、割込み受
理動作判断部２に出力されている。レジスタ１３の設定
と割込み発生要因か一致した場合、すなわち命令を停止
して割込みを受理する場合、シーケンス制御部１２から
のライトモードか過去においてなかったか、現在のモー
ドは何であるかの情報を総合的に判断し、ライトモード
か過去、現在とも存在しない場合、即座に命令を停止し
て、割込みを受理する。割込み発生要因によって、優先
的に処理をする必要があるものは、本発明の構成により
リアルタイム処理が可能となる。
令を停止して即座に割込みを受け付けるか、命令終了後
に割込みを受け付ける実施例について示す図である。レ
ジスタ１３は割込み要因か発生したときに命令を停止さ
せるかとうかを指定するもので、割込み要因に各々対応
している。アンドゲート回路群１４はレジスタ１３の値
と割込み要因毎の割込み発生信号を入力とし、割込み受
理動作判断部２に出力されている。レジスタ１３の設定
と割込み発生要因か一致した場合、すなわち命令を停止
して割込みを受理する場合、シーケンス制御部１２から
のライトモードか過去においてなかったか、現在のモー
ドは何であるかの情報を総合的に判断し、ライトモード
か過去、現在とも存在しない場合、即座に命令を停止し
て、割込みを受理する。割込み発生要因によって、優先
的に処理をする必要があるものは、本発明の構成により
リアルタイム処理が可能となる。
第５図は特定のメモリ領域をアクセス中に割込みか発生
した場合、実行中の命令を停止して、即座に割込みを受
理し、それ以外の領域では命令終了後割込みを受理する
実施例について示す図である。レジスタ１５によりメモ
リ空間１６内の領域１７においてアクセスがあるときに
、割込みが発生した場合、命令終了後に割込みを受理し
、領域１７以外をアクセス中に割込みか発生した場合、
命令を即座に停止して割込みを受理する。領域１７には
、ポーリングプログラムや、高速処理を要求されるテー
ク（複雑な演算結果等）を配置することにより、命令実
行のスループ・ソトを上げることができ、またスピード
を要求されない処理を領域１７以外に配置することによ
り、割込み処理を高速化することができ、より高いリア
ルタイム性を実現することができる。
した場合、実行中の命令を停止して、即座に割込みを受
理し、それ以外の領域では命令終了後割込みを受理する
実施例について示す図である。レジスタ１５によりメモ
リ空間１６内の領域１７においてアクセスがあるときに
、割込みが発生した場合、命令終了後に割込みを受理し
、領域１７以外をアクセス中に割込みか発生した場合、
命令を即座に停止して割込みを受理する。領域１７には
、ポーリングプログラムや、高速処理を要求されるテー
ク（複雑な演算結果等）を配置することにより、命令実
行のスループ・ソトを上げることができ、またスピード
を要求されない処理を領域１７以外に配置することによ
り、割込み処理を高速化することができ、より高いリア
ルタイム性を実現することができる。
第６図は、実行レジスタファイル毎に、割込みか発生し
た場合、即座に割込みを受理するか、命令実行後に受理
するかを指定できる実施例について示す図である。レジ
スタ２２より、レジスタファイル１８〜２１のうちどの
レジスタファイルを実行中に高速割込み処理が必要かを
指定する。
た場合、即座に割込みを受理するか、命令実行後に受理
するかを指定できる実施例について示す図である。レジ
スタ２２より、レジスタファイル１８〜２１のうちどの
レジスタファイルを実行中に高速割込み処理が必要かを
指定する。
レジスタ２２の各ビットはレジスタファイル１８〜２１
に対応しており、高速割込み処理、すなわち、割込み発
生時に命令を停止し、即座に割込みを受理するレジスタ
ファイルを指定することで、比較的優先度、スループッ
トの低いプログラムデータよりも割込みを優先でき、重
要度の高い割込み処理をリアルタイムに処理できる。
に対応しており、高速割込み処理、すなわち、割込み発
生時に命令を停止し、即座に割込みを受理するレジスタ
ファイルを指定することで、比較的優先度、スループッ
トの低いプログラムデータよりも割込みを優先でき、重
要度の高い割込み処理をリアルタイムに処理できる。
発明の効果
以上のように本発明によれば、高速な割込み処理か必要
とする割込み要因に対しては、割込み発生時に即座に割
込みを受理でき、高速応答性を実現することができる。
とする割込み要因に対しては、割込み発生時に即座に割
込みを受理でき、高速応答性を実現することができる。
また、通常のプログラム処理を割込み要因よりも優先度
を上げることが可能であり、通常プログラムのスループ
ットを上げることが可能である。
を上げることが可能であり、通常プログラムのスループ
ットを上げることが可能である。
第１図は本発明の一実施例であるリアルタイム処理装置
のブロック図、第２図は本発明の命令フォーマットを示
す図、第３図、第４図、第５図および第６図はそれぞれ
本発明の他の実施例のブロック図である。 １・・・・・・命令実行ユニット、２・・・・・・割込
み受理動作判断部、３・・・・・・割込み部、４・・・
・・・μＲＯＭ、５・・・・・・命令コード、６・・・
・・・命令コード付加ビット、７８・・・・・・オペラ
ンド、９・・・・・・命令サイクル数、１０・・・・・
実行サイクル数、１１・・・・・・比較器、１２・・・
・・ンーケンス制御部、１３・・・・・・割込み要因指
定レジスタ、１４・・・・・・ＡＮＤ回路部、１５・・
・・・・メモリ領域指定レジスタ、１６・・・・・・メ
モリ、１７・・・・・割込み高速処理指定領域、１８〜
２］・・・・・レジスタファイル、２２・・・・・・レ
ンスタファイル指定レジスタ。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 第 図 弔 図 弔 図 ／６
のブロック図、第２図は本発明の命令フォーマットを示
す図、第３図、第４図、第５図および第６図はそれぞれ
本発明の他の実施例のブロック図である。 １・・・・・・命令実行ユニット、２・・・・・・割込
み受理動作判断部、３・・・・・・割込み部、４・・・
・・・μＲＯＭ、５・・・・・・命令コード、６・・・
・・・命令コード付加ビット、７８・・・・・・オペラ
ンド、９・・・・・・命令サイクル数、１０・・・・・
実行サイクル数、１１・・・・・・比較器、１２・・・
・・ンーケンス制御部、１３・・・・・・割込み要因指
定レジスタ、１４・・・・・・ＡＮＤ回路部、１５・・
・・・・メモリ領域指定レジスタ、１６・・・・・・メ
モリ、１７・・・・・割込み高速処理指定領域、１８〜
２］・・・・・レジスタファイル、２２・・・・・・レ
ンスタファイル指定レジスタ。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 第 図 弔 図 弔 図 ／６
Claims (6)
- （１）割込み発生時に現在実行中の命令を停止して即座
に割込みを受け付けるか、現在実行中の命令終了後に割
込みを受け付けるかをフラグにより選択可能としたリア
ルタイム処理装置。 - （２）割込み発生時に現在実行中の命令を停止して即座
に割込みを受け付けるか、現在実行中の命令終了後に割
込みを受け付けるかを命令コードの付加ビットにより選
択可能としたリアルタイム処理装置。 - （３）割込み発生時に現在実行中の命令が存在する場合
、メモリに対する読み出し動作を実行中でこの命令実行
時に書き込み動作がなかった場合、前記命令を停止して
即座に割込みを受け付け、メモリに対する書き込み動作
を実行中または前記命令を実行時に一度でも書き込み動
作があった場合、前記命令の終了時に割込みを受け付け
、またはメモリに対して読み出し動作あるいは書き込み
動作のいずれの場合も行なっていないときは命令実行ユ
ニットに必要な全命令サイクル数と割込み発生時の命令
サイクル数とを比較し、全命令サイクル数の半分以上ま
たはある一定の残りサイクル数であれば命令終了後に割
込みを受理し、そうでない場合は命令を停止して即座に
割込みの受け付けを可能としたリアルタイム処理装置。 - （４）割込み発生時に、割込み発生要因により現在実行
中の命令を停止して即座に割込みを受け付けるか、現在
実行中の命令終了後に割込みを受け付けるかを選択可能
としたリアルタイム処理装置。 - （５）レジスタにより指定された特定のメモリ領域をア
クセス中に割込みが発生した場合、即座に割込みを受理
し、指定外のメモリ領域をアクセス中に割込みが発生し
た場合、命令実行後に割込みを受理するリアルタイム処
理装置。 - （６）複数のレジスタファイルにより構成されるシステ
ムにおいて、割込みが発生した場合、即座に割込みを受
理するか命令実行後に受理するかを、実行レジスタファ
イル毎に指定可能としたリアルタイム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147811A JP2697254B2 (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147811A JP2697254B2 (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0440532A true JPH0440532A (ja) | 1992-02-10 |
| JP2697254B2 JP2697254B2 (ja) | 1998-01-14 |
Family
ID=15438753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147811A Expired - Lifetime JP2697254B2 (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697254B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233320A (ja) * | 1992-02-19 | 1993-09-10 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| JP2008191074A (ja) * | 2007-02-07 | 2008-08-21 | Fujitsu Ltd | 出力調停プログラム及び装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474338A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Information processor |
| JPS5533230A (en) * | 1978-08-30 | 1980-03-08 | Nippon Signal Co Ltd:The | Microinstruction generator |
| JPS6329293A (ja) * | 1986-07-14 | 1988-02-06 | ロツクウエル インタ−ナシヨナル コ−ポレ−シヨン | 原子炉用導管組立体 |
-
1990
- 1990-06-06 JP JP2147811A patent/JP2697254B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474338A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Information processor |
| JPS5533230A (en) * | 1978-08-30 | 1980-03-08 | Nippon Signal Co Ltd:The | Microinstruction generator |
| JPS6329293A (ja) * | 1986-07-14 | 1988-02-06 | ロツクウエル インタ−ナシヨナル コ−ポレ−シヨン | 原子炉用導管組立体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233320A (ja) * | 1992-02-19 | 1993-09-10 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| JP2008191074A (ja) * | 2007-02-07 | 2008-08-21 | Fujitsu Ltd | 出力調停プログラム及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697254B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6029222A (en) | Method and processor for selectively marking instructions as interruptible or uninterruptible and judging interrupt requests based on the marked instruction | |
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5021991A (en) | Coprocessor instruction format | |
| EP0523758B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH0440532A (ja) | リアルタイム処理装置 | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH01273136A (ja) | オペレーティングシステムのファームウェア化方式 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2950249B2 (ja) | データ処理装置及びソート演算装置 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP3493768B2 (ja) | データ処理装置 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JP3334613B2 (ja) | 調速方法と調速装置及びマイクロプログラム制御装置 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPS63276635A (ja) | 割り込み制御方法 |