JPH0627958Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0627958Y2 JPH0627958Y2 JP1988108790U JP10879088U JPH0627958Y2 JP H0627958 Y2 JPH0627958 Y2 JP H0627958Y2 JP 1988108790 U JP1988108790 U JP 1988108790U JP 10879088 U JP10879088 U JP 10879088U JP H0627958 Y2 JPH0627958 Y2 JP H0627958Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- circuit board
- resin
- wire
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、過電流時に半導体素子と外部リードとを電気
的に接続するリード細線の一部を溶断することが外付け
負荷等の保護を達成することができる構造の半導体装置
（半導体素子又は半導体素子を含む装置）に関する。
的に接続するリード細線の一部を溶断することが外付け
負荷等の保護を達成することができる構造の半導体装置
（半導体素子又は半導体素子を含む装置）に関する。
第４図及び第５図に示すように従来の電力用ハイブリツ
ドＩＣの支持板１の上面にはパワートランジスタチツプ
２及び回路基板３が固着されており、パワートランジス
タチツプ２と回路基板３と外部リード４〜８の相互間が
６本のリード細線９〜１４によつて電気的に接続されて
いる。回路基板３の上面にはリード細線９〜１４の接続
される電極１５〜２０や図示は省略されているが厚膜導
体や厚膜抵抗、フリツプチツフトランジスタ等から成る
電気回路が形成されている。パワートランジスタチツプ
２の上面にはエミツタ電極とベース電極が形成されてお
り、これら２つの電極と回路基板３上の電極１５及び１
６との間はそれぞれリード細線９及び１０によつて電気
的に接続されている。また、回路基板３上の電極１７、
１８、１９、２０と外部リード４、５、７、８との間は
リード細線１１、１２、１３、１４によつて電気的に接
続されている。これにより、外部リード４、５、７、８
は回路基板３上に形成された電気回路の取り出し用の電
極として作用する。なお、外部リード６は支持板１と連
結しており、支持板１にはトランジスタチツプ２の下面
に形成されたコレクタ電極が半田（図示せず）を介して
電気的に接続されているので、外部リード６はパワート
ランジスタチツプ２のコレクタ電極として作用する。回
路基板３の上面とパワートランジスタチツプ２の上面は
それぞれシリコンラバー及びポリイミド樹脂から成る保
護樹脂２０′、２１によつて被覆されている。第４図で
は説明上電極１５〜２０が保護樹脂２０′から露出して
いるように示されているが、実際にはこれらも保護樹脂
２０′によつて被覆される。したがつて、リード細線９
〜１４の端部も保護樹脂２０′及び２１によつて被覆さ
れている。２２は周知のトランスフアモールド法によつ
て樹脂成形されて得られた樹脂封止体であり、支持板１
の略全面と外部リード４〜８の端部を封止している。
ドＩＣの支持板１の上面にはパワートランジスタチツプ
２及び回路基板３が固着されており、パワートランジス
タチツプ２と回路基板３と外部リード４〜８の相互間が
６本のリード細線９〜１４によつて電気的に接続されて
いる。回路基板３の上面にはリード細線９〜１４の接続
される電極１５〜２０や図示は省略されているが厚膜導
体や厚膜抵抗、フリツプチツフトランジスタ等から成る
電気回路が形成されている。パワートランジスタチツプ
２の上面にはエミツタ電極とベース電極が形成されてお
り、これら２つの電極と回路基板３上の電極１５及び１
６との間はそれぞれリード細線９及び１０によつて電気
的に接続されている。また、回路基板３上の電極１７、
１８、１９、２０と外部リード４、５、７、８との間は
リード細線１１、１２、１３、１４によつて電気的に接
続されている。これにより、外部リード４、５、７、８
は回路基板３上に形成された電気回路の取り出し用の電
極として作用する。なお、外部リード６は支持板１と連
結しており、支持板１にはトランジスタチツプ２の下面
に形成されたコレクタ電極が半田（図示せず）を介して
電気的に接続されているので、外部リード６はパワート
ランジスタチツプ２のコレクタ電極として作用する。回
路基板３の上面とパワートランジスタチツプ２の上面は
それぞれシリコンラバー及びポリイミド樹脂から成る保
護樹脂２０′、２１によつて被覆されている。第４図で
は説明上電極１５〜２０が保護樹脂２０′から露出して
いるように示されているが、実際にはこれらも保護樹脂
２０′によつて被覆される。したがつて、リード細線９
〜１４の端部も保護樹脂２０′及び２１によつて被覆さ
れている。２２は周知のトランスフアモールド法によつ
て樹脂成形されて得られた樹脂封止体であり、支持板１
の略全面と外部リード４〜８の端部を封止している。
ところで、電力用ハイブリツドＩＣを含むスイツチング
レギユレータにおいて、過電流状態又は過電圧状態が発
生すると、コンデンサ、負荷等の外部接続電子部品が破
壊する恐れがある。過電流又は過電圧防止回路を設けれ
ば、負荷等の保護を達成することができるが、故障すれ
ば過電流又は過電圧の保護が不可能になる。
レギユレータにおいて、過電流状態又は過電圧状態が発
生すると、コンデンサ、負荷等の外部接続電子部品が破
壊する恐れがある。過電流又は過電圧防止回路を設けれ
ば、負荷等の保護を達成することができるが、故障すれ
ば過電流又は過電圧の保護が不可能になる。
過電流保護の別の方法の１つとして、半導体素子に直列
にヒユーズを接続する方法がある。しかし、ヒユーズを
独立に設けると、コスト及び高密度実装等の点で不利に
なる。今、スイツチングレギユレータについて述べた
が、他の電気回路においても同様な問題がある。
にヒユーズを接続する方法がある。しかし、ヒユーズを
独立に設けると、コスト及び高密度実装等の点で不利に
なる。今、スイツチングレギユレータについて述べた
が、他の電気回路においても同様な問題がある。
そこで、本考案の目的は、過電流状態を簡単な構造で阻
止することが可能な半導体装置を提供することにある。
止することが可能な半導体装置を提供することにある。
上記目的を達成するための本考案は、支持板と、該支持
板の一端側に配置された外部リードと、前記支持板に固
着された半導体素子及び回路基板とを有し、前記半導体
素子が前記外部リードに対してリード細線を介して接続
されており、前記支持板及び前記外部リードの端部が外
囲体によつて被覆されている半導体装置において、前記
リード細線は前記回路基板に対して少なくとも２点で固
着されており、前記回路基板の上面には前記リード細線
の前記２点を両端とする区間を被覆するように第１の樹
脂層が形成されており、前記第１の樹脂層の外周側には
前記リード細線の前記区間を除く部分を被覆する前記外
囲体の一部もしくは前記外囲体とは異なる第２の樹脂層
が形成されており、前記第１の樹脂層の熱伝導性が前記
第２の樹脂層の熱伝導性よりも低いことを特徴とする半
導体装置に係わるものである。
板の一端側に配置された外部リードと、前記支持板に固
着された半導体素子及び回路基板とを有し、前記半導体
素子が前記外部リードに対してリード細線を介して接続
されており、前記支持板及び前記外部リードの端部が外
囲体によつて被覆されている半導体装置において、前記
リード細線は前記回路基板に対して少なくとも２点で固
着されており、前記回路基板の上面には前記リード細線
の前記２点を両端とする区間を被覆するように第１の樹
脂層が形成されており、前記第１の樹脂層の外周側には
前記リード細線の前記区間を除く部分を被覆する前記外
囲体の一部もしくは前記外囲体とは異なる第２の樹脂層
が形成されており、前記第１の樹脂層の熱伝導性が前記
第２の樹脂層の熱伝導性よりも低いことを特徴とする半
導体装置に係わるものである。
本考案における半導体素子と外部リードとを電気的に接
続するリード細線は回路基板に対して少なくとも２点で
接続されている。したがつて、リード細線の上記２点を
両端とする区間を第１の樹脂層で確実に被覆することが
できる。また、上記区間を被覆する第１の樹脂層はリー
ド細線の上記の区間以外の部分を被覆する第２の樹脂層
よりも熱伝導性の劣つた樹脂である。したがつて、電流
が流れたことに起因するリード細線の上記区間の温度上
昇は他の部分よりも大きくなる。このため、リード細線
に過電流が流れてリード細線の発熱が増大すると、リー
ド細線は上記区間で溶断する。
続するリード細線は回路基板に対して少なくとも２点で
接続されている。したがつて、リード細線の上記２点を
両端とする区間を第１の樹脂層で確実に被覆することが
できる。また、上記区間を被覆する第１の樹脂層はリー
ド細線の上記の区間以外の部分を被覆する第２の樹脂層
よりも熱伝導性の劣つた樹脂である。したがつて、電流
が流れたことに起因するリード細線の上記区間の温度上
昇は他の部分よりも大きくなる。このため、リード細線
に過電流が流れてリード細線の発熱が増大すると、リー
ド細線は上記区間で溶断する。
以下に第１図〜第３図を参照して本考案の一実施例に係
わるスイツチングレギユレータ用の電力用ハイブリツド
ＩＣを説明する。なお、第１図及び第２図において、第
４図及び第５図と実質的に同一の部分には同一の符号を
付しその説明を省略する。
わるスイツチングレギユレータ用の電力用ハイブリツド
ＩＣを説明する。なお、第１図及び第２図において、第
４図及び第５図と実質的に同一の部分には同一の符号を
付しその説明を省略する。
本実施例の電力用ハイブリツドＩＣにおいては従来例と
同様に支持板１の上面に半導体素子であるパワートラン
ジスタチツプ２とセラミツク回路基板３１とが固着され
ており、パワートランジスタチツプ２と回路基板３１と
外部リード４〜８との間がリード細線１０、１１、１
３、１４及び３２で電気的に接続されている。
同様に支持板１の上面に半導体素子であるパワートラン
ジスタチツプ２とセラミツク回路基板３１とが固着され
ており、パワートランジスタチツプ２と回路基板３１と
外部リード４〜８との間がリード細線１０、１１、１
３、１４及び３２で電気的に接続されている。
本実施例ではパワートランジスタチツプ２のエミツタ電
極に接続されたリード細線３２が回路基板３１上に形成
された電極３３と３４に接続された後、そのまま外部リ
ード５に電気的に接続されている。即ち、パワートラン
ジスタチツプ２のエミツタ電極と外部リード５との間が
１本のリード細線３２で直接に電気的に接続されてお
り、そのリード細線３２が回路基板３１上の２点で中継
接続されている。電極１６、１７、１９、２０及び３４
は周知のスクリーン印刷と焼成を経て形成された厚膜導
体の幅広部分であり、回路基板３１上に形成された電気
回路の配線の一部として作用する。電極３３は電極１
６、１７、１９、２０及び３４と同様な方法で形成され
ているが、電気回路の配線には寄与しておらず、電極３
４と離間して形成された島状の電極である。つまり、電
極３３と３４はリード細線３２のみを介して電気的に接
続されている。リード細線１０、１１、１３、１４及び
３２はすべて同一のアルミニウム線であり、その線径は
約２００μｍφである。また、リード細線１０、１１、
１３、１４及び３２はすべて同一のワイヤボンデイング
工程によつて接続されている。
極に接続されたリード細線３２が回路基板３１上に形成
された電極３３と３４に接続された後、そのまま外部リ
ード５に電気的に接続されている。即ち、パワートラン
ジスタチツプ２のエミツタ電極と外部リード５との間が
１本のリード細線３２で直接に電気的に接続されてお
り、そのリード細線３２が回路基板３１上の２点で中継
接続されている。電極１６、１７、１９、２０及び３４
は周知のスクリーン印刷と焼成を経て形成された厚膜導
体の幅広部分であり、回路基板３１上に形成された電気
回路の配線の一部として作用する。電極３３は電極１
６、１７、１９、２０及び３４と同様な方法で形成され
ているが、電気回路の配線には寄与しておらず、電極３
４と離間して形成された島状の電極である。つまり、電
極３３と３４はリード細線３２のみを介して電気的に接
続されている。リード細線１０、１１、１３、１４及び
３２はすべて同一のアルミニウム線であり、その線径は
約２００μｍφである。また、リード細線１０、１１、
１３、１４及び３２はすべて同一のワイヤボンデイング
工程によつて接続されている。
回路基板３１の上面は従来と同様に第１の樹脂層から成
る第１の保護樹脂３５によつて全面が被覆されており、
回路基板３１上に形成された電極１６、１７、１９、２
０及び３３、３４や厚膜抵抗等から成る電気回路（図示
せず）はこの保護樹脂３５の内部に埋設される。本実施
例では第１図から明らかなようにリード細線３２がパワ
ートランジスタチツプ２と電極３３との間及び電極３４
と外部リード５との間に比べて電極３３と電極３４との
間で山が低くなるように張り渡されている。このため、
リード細線３２の電極３３、３４に接続された２点を両
端とする区間３２ａは上記の保護樹脂３５の内部に埋設
される。保護樹脂３５はシリコンラバーから成り、熱伝
導率は約４．２×１０−４cal／cm・sec・℃となつてお
り、パワートランジスタチツプ２を被覆する第２の保護
樹脂２１に比べて熱伝導性は低い。支持板１の全面と外
部リード４〜８の端部は従来例と同様にトランスフアモ
ールド法によつて形成された第２の樹脂層から成る樹脂
封止体３６によつて封止されている。外囲体としての樹
脂封止体３６はリード細線１０、１１、１３、１４及び
３２の保護樹脂２１及び３５で被覆されていない部分の
すべてを被覆している。リード細線１０、１１、１３、
１４及び３２の保護樹脂２１及び３５で被覆される部分
は極めて少ないのでリード細線１０、１１、１３、１４
はほぼ全体が樹脂封止体３６によつて被覆されていると
いえる。また、リード細線３２においても第２の保護樹
脂２１で被覆されている部分は極めて少ないので、リー
ド細線３２は第１の保護樹脂３５と樹脂封止体３６とで
被覆されているといえる。樹脂封止体３６は熱伝導性が
第１の保護樹脂３５より優れたエポキシ系の樹脂によつ
て形成されており、その熱伝導率は約６５×１０−４ca
l／cm・sec・℃である。
る第１の保護樹脂３５によつて全面が被覆されており、
回路基板３１上に形成された電極１６、１７、１９、２
０及び３３、３４や厚膜抵抗等から成る電気回路（図示
せず）はこの保護樹脂３５の内部に埋設される。本実施
例では第１図から明らかなようにリード細線３２がパワ
ートランジスタチツプ２と電極３３との間及び電極３４
と外部リード５との間に比べて電極３３と電極３４との
間で山が低くなるように張り渡されている。このため、
リード細線３２の電極３３、３４に接続された２点を両
端とする区間３２ａは上記の保護樹脂３５の内部に埋設
される。保護樹脂３５はシリコンラバーから成り、熱伝
導率は約４．２×１０−４cal／cm・sec・℃となつてお
り、パワートランジスタチツプ２を被覆する第２の保護
樹脂２１に比べて熱伝導性は低い。支持板１の全面と外
部リード４〜８の端部は従来例と同様にトランスフアモ
ールド法によつて形成された第２の樹脂層から成る樹脂
封止体３６によつて封止されている。外囲体としての樹
脂封止体３６はリード細線１０、１１、１３、１４及び
３２の保護樹脂２１及び３５で被覆されていない部分の
すべてを被覆している。リード細線１０、１１、１３、
１４及び３２の保護樹脂２１及び３５で被覆される部分
は極めて少ないのでリード細線１０、１１、１３、１４
はほぼ全体が樹脂封止体３６によつて被覆されていると
いえる。また、リード細線３２においても第２の保護樹
脂２１で被覆されている部分は極めて少ないので、リー
ド細線３２は第１の保護樹脂３５と樹脂封止体３６とで
被覆されているといえる。樹脂封止体３６は熱伝導性が
第１の保護樹脂３５より優れたエポキシ系の樹脂によつ
て形成されており、その熱伝導率は約６５×１０−４ca
l／cm・sec・℃である。
第３図は第１図及び第２図の電力用ハイブリツドＩＣが
使用されているスイツチングレギユレータを示す。点線
３７で囲んで示す部分が第１図及び第２図の電力用ハイ
ブリツドＩＣである。モノリシツクＩＣから成る制御回
路３８及びドライブ回路３９は第１図及び第２図の回路
基板３１の上に形成されているものであり、スイツチン
グトランジスタ４０を制御及び駆動する。
使用されているスイツチングレギユレータを示す。点線
３７で囲んで示す部分が第１図及び第２図の電力用ハイ
ブリツドＩＣである。モノリシツクＩＣから成る制御回
路３８及びドライブ回路３９は第１図及び第２図の回路
基板３１の上に形成されているものであり、スイツチン
グトランジスタ４０を制御及び駆動する。
第３図のスイツチングトランジスタ４０は第２図の電力
用ハイブリツドＩＣのパワートランジスタチツプ２に対
応し、第３図の端子４１、４２、４３、４４、４５は第
２図の電力用ハイブリツドＩＣの外部リード４、５、
６、７、８に対応する。また、第３図の点P1、P2はそれ
ぞれ第２図の電力用ハイブリツドＩＣの回路基板３１に
形成された電極３３及び３４に対応する。したがつて、
スイツチングトランジスタ４０のエミツタとP1とP2と端
子４２とをつなぐ配線がリード細線３２に対応し、P1と
P2との間がリード細線３２の熱伝導性の低い第１の保護
樹脂３５で被覆された部分に相当する。
用ハイブリツドＩＣのパワートランジスタチツプ２に対
応し、第３図の端子４１、４２、４３、４４、４５は第
２図の電力用ハイブリツドＩＣの外部リード４、５、
６、７、８に対応する。また、第３図の点P1、P2はそれ
ぞれ第２図の電力用ハイブリツドＩＣの回路基板３１に
形成された電極３３及び３４に対応する。したがつて、
スイツチングトランジスタ４０のエミツタとP1とP2と端
子４２とをつなぐ配線がリード細線３２に対応し、P1と
P2との間がリード細線３２の熱伝導性の低い第１の保護
樹脂３５で被覆された部分に相当する。
スイツチングトランジスタ４０のコレクタが接続された
外部リード６に対応する端子４３は出力トランス４６の
１次巻線４７を介して直流電源４８の一端に接続されて
いる。スイツチングトランジスタ４０のエミツタは電流
検出抵抗４９を介して直流電源４８の他端に接続されて
いる。スイツチングトランジスタ４０のベースはドライ
ブ回路３９を介して制御回路３８に接続されている。制
御回路３８に接続された端子４４は電源４８よりも低い
電圧の制御電源５０に接続されている。端子４５と共通
ライン５１との間にはホトトランジスタ５２が接続され
ている。端子４１は共通ライン５１に接続されている。
制御電源５０には並列にコンデンサ５３が接続されてい
る。トランス４６の２次巻線５４にはダイオード５５と
コンデンサ５６とから成る出力整流平滑回路が接続され
ている。出力端子５７とグランドとの間には電圧検出抵
抗５８、５９が接続され、この分圧点が誤差増幅器６０
に接続されている。誤差増幅器６０の出力ラインには発
光ダイオード６１が接続され、これがホトトランジスタ
５２に光結合されている。
外部リード６に対応する端子４３は出力トランス４６の
１次巻線４７を介して直流電源４８の一端に接続されて
いる。スイツチングトランジスタ４０のエミツタは電流
検出抵抗４９を介して直流電源４８の他端に接続されて
いる。スイツチングトランジスタ４０のベースはドライ
ブ回路３９を介して制御回路３８に接続されている。制
御回路３８に接続された端子４４は電源４８よりも低い
電圧の制御電源５０に接続されている。端子４５と共通
ライン５１との間にはホトトランジスタ５２が接続され
ている。端子４１は共通ライン５１に接続されている。
制御電源５０には並列にコンデンサ５３が接続されてい
る。トランス４６の２次巻線５４にはダイオード５５と
コンデンサ５６とから成る出力整流平滑回路が接続され
ている。出力端子５７とグランドとの間には電圧検出抵
抗５８、５９が接続され、この分圧点が誤差増幅器６０
に接続されている。誤差増幅器６０の出力ラインには発
光ダイオード６１が接続され、これがホトトランジスタ
５２に光結合されている。
制御回路３８は、ホトトランジスタ５２の導通状態に対
応してスイツチングトランジスタ４０のデユテイ化を制
御する。これにより、出力端子５７に定電圧出力を得る
ことができる。負荷短絡等で過電流が流れると、電流検
出抵抗４９の電圧が点P2に接続されたライン６２を介し
て制御回路３８に与えられ、制御回路３８は電流を低減
するようにスイツチングトランジスタ４０を制御する。
しかし、過電流制限回路やスイツチングトランジスタ４
０が故障した場合には過電流が流れ続ける。点P1とP2と
の間のリード細線３２の区間３２ａは熱伝導性の低い第
１の保護樹脂３５によつて被覆されているので、他の部
分よりも早い時期に溶断し、過電流を阻止する。これに
より、電力用ハイブリツドＩＣは使用不能になるが、他
の部分の保護は達成される。なお、負荷短絡等で点P2が
高い電位に保たれると、モノリシツクＩＣ構成の制御回
路３８を介してコンデンサ５３に高い電圧が印加され、
これが破壊することがある。
応してスイツチングトランジスタ４０のデユテイ化を制
御する。これにより、出力端子５７に定電圧出力を得る
ことができる。負荷短絡等で過電流が流れると、電流検
出抵抗４９の電圧が点P2に接続されたライン６２を介し
て制御回路３８に与えられ、制御回路３８は電流を低減
するようにスイツチングトランジスタ４０を制御する。
しかし、過電流制限回路やスイツチングトランジスタ４
０が故障した場合には過電流が流れ続ける。点P1とP2と
の間のリード細線３２の区間３２ａは熱伝導性の低い第
１の保護樹脂３５によつて被覆されているので、他の部
分よりも早い時期に溶断し、過電流を阻止する。これに
より、電力用ハイブリツドＩＣは使用不能になるが、他
の部分の保護は達成される。なお、負荷短絡等で点P2が
高い電位に保たれると、モノリシツクＩＣ構成の制御回
路３８を介してコンデンサ５３に高い電圧が印加され、
これが破壊することがある。
本実施例は以下の効果を有する。
(1)リード細線３２の電極３３、３４に接続された部分
を両端とする区間３２ａは他の部分を被覆する樹脂封止
体３６よりも熱伝導性の低い第１の樹脂から成る保護樹
脂３５によつて被覆されているため、リード細線３２に
流れる電流が増大するとこの区間３２ａでリード細線３
２が溶断する。本実施例では線径約２００μｍφのアル
ミニウム線から成るリード細線３２を使用し、リード細
線３２に流れる電流が約１０Ａとなつたとき、上記区間
３２ａが溶断するようにしたが、溶断する電流値はリー
ド細線３２に使用する金属線の種類や線径を変えること
によつて任意に設定できる。
を両端とする区間３２ａは他の部分を被覆する樹脂封止
体３６よりも熱伝導性の低い第１の樹脂から成る保護樹
脂３５によつて被覆されているため、リード細線３２に
流れる電流が増大するとこの区間３２ａでリード細線３
２が溶断する。本実施例では線径約２００μｍφのアル
ミニウム線から成るリード細線３２を使用し、リード細
線３２に流れる電流が約１０Ａとなつたとき、上記区間
３２ａが溶断するようにしたが、溶断する電流値はリー
ド細線３２に使用する金属線の種類や線径を変えること
によつて任意に設定できる。
(2)リード細線３２が回路基板３１に対して２点で接続
されているため、この２点を両端とする区間３２ａを保
護樹脂３５によつて確実に被覆できる。このため、この
区間３２ａをヒユーズとして確実に動作させることがで
きる。また、本実施例では上記区間３２ａにおいてリー
ド細線３２が低く張られているので、保護樹脂３５での
被覆がより確実となつている。リード細線３２を回路基
板３１に対して１点で接続した場合でもヒユーズとして
動作させることはそれなりに可能ではある。しかしなが
ら、本実施例のようにリード細線３２の保護樹脂３５で
被覆される部分が十分に長くとれず良好なヒユーズ機能
は得られない。
されているため、この２点を両端とする区間３２ａを保
護樹脂３５によつて確実に被覆できる。このため、この
区間３２ａをヒユーズとして確実に動作させることがで
きる。また、本実施例では上記区間３２ａにおいてリー
ド細線３２が低く張られているので、保護樹脂３５での
被覆がより確実となつている。リード細線３２を回路基
板３１に対して１点で接続した場合でもヒユーズとして
動作させることはそれなりに可能ではある。しかしなが
ら、本実施例のようにリード細線３２の保護樹脂３５で
被覆される部分が十分に長くとれず良好なヒユーズ機能
は得られない。
(3)１点接続の場合、リード細線３２が接続点のどちら
側で溶断するかが決定できない。例えば第３図において
P1を省略してリード細線３２をエミツタとP2と端子４２
とに接続し、P2の両側を第１の保護樹脂３５で被覆した
ときリード細線３２がP2から端子４２側で溶断する場合
がある。この場合はライン６２に対する電圧印加が継続
し、コンデンサ５３等が破壊する恐れがある。本実施例
では溶断部分を確実に決定できるため、所望の電子部
品、電子回路を確実に保護できる。
側で溶断するかが決定できない。例えば第３図において
P1を省略してリード細線３２をエミツタとP2と端子４２
とに接続し、P2の両側を第１の保護樹脂３５で被覆した
ときリード細線３２がP2から端子４２側で溶断する場合
がある。この場合はライン６２に対する電圧印加が継続
し、コンデンサ５３等が破壊する恐れがある。本実施例
では溶断部分を確実に決定できるため、所望の電子部
品、電子回路を確実に保護できる。
(4)ヒユーズとして動作するリード細線３２は他のリー
ド細線１０〜１４と同一のワイヤボンデイング工程で形
成できる。したがつて、生産効率を実質的に低下するこ
となく、かつ容易に電子部品の保護ができる。
ド細線１０〜１４と同一のワイヤボンデイング工程で形
成できる。したがつて、生産効率を実質的に低下するこ
となく、かつ容易に電子部品の保護ができる。
本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
(1)過電流保護回路を省いてリード細線３２のみで過電
流を保護してもよい。更に、外付けにヒユーズを取り付
けてもよい。
流を保護してもよい。更に、外付けにヒユーズを取り付
けてもよい。
(2)リード細線３２が回路基板３１に対して３点以上で
中断されていてもよい。この場合、少なくとも３点のう
ち２点を両端とする区間を保護樹脂３５で被覆する。
中断されていてもよい。この場合、少なくとも３点のう
ち２点を両端とする区間を保護樹脂３５で被覆する。
(3)第１及び第２の樹脂層から成る保護樹脂３５及び樹
脂封止体３６の素材は実施例に限られないが、本考案の
効果が十分に得られるように第１の樹脂から成る保護樹
脂３５の熱伝導率は第２の樹脂から成る樹脂封止体３６
の熱伝導率の1/2以下、望ましくは1/5以下とするのがよ
い。
脂封止体３６の素材は実施例に限られないが、本考案の
効果が十分に得られるように第１の樹脂から成る保護樹
脂３５の熱伝導率は第２の樹脂から成る樹脂封止体３６
の熱伝導率の1/2以下、望ましくは1/5以下とするのがよ
い。
(4)半導体素子と回路基板とが異なる支持板に固着され
ていてもよい。また、半導体素子が回路基板の上面に固
着されていてもよい。
ていてもよい。また、半導体素子が回路基板の上面に固
着されていてもよい。
(5)更に樹脂層を設けて３層以上の構成にしてもよい。
(6)電極３３と電極３４を比較的高抵抗の抵抗体で電気
的に接続してもよい。この場合、リード細線３２が溶断
した後は電流がこの抵抗体を流れるのでこの抵抗体によ
つて電流値が制限される。したがつて、リード細線３２
が溶断した後もこの径路に電流を分流して流せるので他
の配線に大電流が流れるのを防止できる。
的に接続してもよい。この場合、リード細線３２が溶断
した後は電流がこの抵抗体を流れるのでこの抵抗体によ
つて電流値が制限される。したがつて、リード細線３２
が溶断した後もこの径路に電流を分流して流せるので他
の配線に大電流が流れるのを防止できる。
上述のように本考案によれば、簡単な構造で過電流を防
止することが可能になる。
止することが可能になる。
第１図は本考案の一実施例に係わる電力用ハイブリツド
ＩＣを示す第２図のＩ−Ｉ線縦断面図、 第２図は第１図の電力用ハイブリツドＩＣの平面図、 第３図は第１図の電力用ハイブリツドＩＣを使用したス
イツチングレギユレータを示す回路図、 第４図は従来の電力用ハイブリツドＩＣを示す平面図、 第５図は第４図のＶ−Ｖ線断面図である。 １…支持板、２…パワートランジスタチツプ、４〜８…
外部リード、３１…回路基板、３２…リード細線、３５
…保護樹脂、３６…樹脂封止体。
ＩＣを示す第２図のＩ−Ｉ線縦断面図、 第２図は第１図の電力用ハイブリツドＩＣの平面図、 第３図は第１図の電力用ハイブリツドＩＣを使用したス
イツチングレギユレータを示す回路図、 第４図は従来の電力用ハイブリツドＩＣを示す平面図、 第５図は第４図のＶ−Ｖ線断面図である。 １…支持板、２…パワートランジスタチツプ、４〜８…
外部リード、３１…回路基板、３２…リード細線、３５
…保護樹脂、３６…樹脂封止体。
Claims (1)
- 【請求項１】支持板と、該支持板の一端側に配置された
外部リードと、前記支持板に固着された半導体素子及び
回路基板とを有し、前記半導体素子が前記外部リードに
対してリード細線を介して接続されており、前記支持板
及び前記外部リードの端部が外囲体によつて被覆されて
いる半導体装置において、 前記リード細線は前記回路基板に対して少なくとも２点
で固着されており、前記回路基板の上面には前記リード
細線の前記２点を両端とする区間を被覆するように第１
の樹脂層が形成されており、前記第１の樹脂層の外周側
には前記リード細線の前記区間を除く部分を被覆する前
記外囲体の一部もしくは前記外囲体とは異なる第２の樹
脂層が形成されており、前記第１の樹脂層の熱伝導性が
前記第２の樹脂層の熱伝導性よりも低いことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988108790U JPH0627958Y2 (ja) | 1988-08-18 | 1988-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988108790U JPH0627958Y2 (ja) | 1988-08-18 | 1988-08-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229540U JPH0229540U (ja) | 1990-02-26 |
| JPH0627958Y2 true JPH0627958Y2 (ja) | 1994-07-27 |
Family
ID=31344457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988108790U Expired - Lifetime JPH0627958Y2 (ja) | 1988-08-18 | 1988-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627958Y2 (ja) |
-
1988
- 1988-08-18 JP JP1988108790U patent/JPH0627958Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229540U (ja) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462318B2 (en) | Protective element | |
| JP2960375B2 (ja) | 電力モジュール | |
| US20030234245A1 (en) | Multiple load protection and control device | |
| US10109603B2 (en) | Semiconductor device | |
| JPH0627958Y2 (ja) | 半導体装置 | |
| JP2510376Y2 (ja) | イグナイタ | |
| JPH0315852B2 (ja) | ||
| US5115300A (en) | High-power semiconductor device | |
| US6232654B1 (en) | Semiconductor module | |
| JP4461639B2 (ja) | 半導体装置 | |
| JP4323073B2 (ja) | パワーモジュール | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP3114966B2 (ja) | 直流安定化電源装置 | |
| JPH0645515A (ja) | 混成集積回路装置 | |
| JP2646763B2 (ja) | 電力変換装置用トランジスタモジュール | |
| JPH09163592A (ja) | 保護機能付スイッチング部材及びこれを用いた制御回路ユニット | |
| JP2005150661A (ja) | 半導体装置及びその実装体 | |
| JP2019153651A (ja) | 半導体装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JP2564370Y2 (ja) | 電力半導体装置 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JPH0645516A (ja) | 混成集積回路装置 | |
| JP2021141139A (ja) | 部品内蔵基板および半導体モジュール | |
| JP2579490Y2 (ja) | 半導体素子用スナバモジュール | |
| JPH0625978Y2 (ja) | 半導体装置 |