JPH0625978Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0625978Y2 JPH0625978Y2 JP4313289U JP4313289U JPH0625978Y2 JP H0625978 Y2 JPH0625978 Y2 JP H0625978Y2 JP 4313289 U JP4313289 U JP 4313289U JP 4313289 U JP4313289 U JP 4313289U JP H0625978 Y2 JPH0625978 Y2 JP H0625978Y2
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- electric circuit
- semiconductor element
- fixed
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体装置に関し、詳細には、放熱板を兼ねる
支持板上にスイツチング動作する電力用半導体素子と、
この電力用半導体素子を制御するための回路基板装置と
が固着されている半導体装置に関する。
支持板上にスイツチング動作する電力用半導体素子と、
この電力用半導体素子を制御するための回路基板装置と
が固着されている半導体装置に関する。
第６図に示すようにスイッチング素子としての電力用半
導体素子４と、この半導体基素子４の駆動、制御を行う
電気回路９が形成された回路基板装置３ａとが同一の導
電性支持板１上に固着されて一体化された半導体装置が
ある。なお、電気回路９は、厚膜導体１４、厚膜抵抗１
５、モノリシックＩＣ１６から成り、厚膜導体１４には
アース導体１４ａも含まれている。この種の半導体装置
はハイブリットＩＣと呼ぶことのできる製品であり、製
品の軽薄短小化に対応でき、その需要が高まりつつあ
る。上記の半導体装置の多くは、半導体素子４の下面に
形成された電極４ｂが半田層７を介して支持板１に固着
された構造となっており、支持板１が半導体素子４の取
出し電極として機能している。また、回路基板装置３ａ
は絶縁基板８とその上面に形成された電気回路９から構
成されており、回路基板装置３ａが支持板１に接着剤４
０で固着されたとき、回路基板装置３ａに形成された電
気回路９は絶縁基板８を介して支持板１と対向した構造
となる。
導体素子４と、この半導体基素子４の駆動、制御を行う
電気回路９が形成された回路基板装置３ａとが同一の導
電性支持板１上に固着されて一体化された半導体装置が
ある。なお、電気回路９は、厚膜導体１４、厚膜抵抗１
５、モノリシックＩＣ１６から成り、厚膜導体１４には
アース導体１４ａも含まれている。この種の半導体装置
はハイブリットＩＣと呼ぶことのできる製品であり、製
品の軽薄短小化に対応でき、その需要が高まりつつあ
る。上記の半導体装置の多くは、半導体素子４の下面に
形成された電極４ｂが半田層７を介して支持板１に固着
された構造となっており、支持板１が半導体素子４の取
出し電極として機能している。また、回路基板装置３ａ
は絶縁基板８とその上面に形成された電気回路９から構
成されており、回路基板装置３ａが支持板１に接着剤４
０で固着されたとき、回路基板装置３ａに形成された電
気回路９は絶縁基板８を介して支持板１と対向した構造
となる。
近年、スイツチング用パワートランジスタとしてのパワ
ーＭＯＳＦＥＴ（電力用絶縁ゲート電界効果トランジス
タ）の実用化が進展している。パワーＭＯＳＦＥＴは、
従来から使用されているパワーバイポーラトランジスタ
に比べて次の利点があり、大電力、大電流を扱う高周波
回路に実用化されている。
ーＭＯＳＦＥＴ（電力用絶縁ゲート電界効果トランジス
タ）の実用化が進展している。パワーＭＯＳＦＥＴは、
従来から使用されているパワーバイポーラトランジスタ
に比べて次の利点があり、大電力、大電流を扱う高周波
回路に実用化されている。
(1)駆動電力が小さく、ＩＣからの直接駆動が行える。
(2)スイツチングスピードが速く、スイツチング損失を
小さくできる。
小さくできる。
(3)２次降伏がなく、熱的に安定であり、信頼性が高
い。
い。
そこで、本願考案者は、パワーＭＯＳＦＥＴチツプを上
記半導体装置のスイツチング素子として組み込み、高周
波スイツチング電源の一次側回路の主要部を構成するハ
イブリツドＩＣの製作を試みた。しかしながら、このハ
イブリツドＩＣでは誤動作が生じることが判明した。そ
こで、この誤動作の原因の解明を試みたところ、誤動作
を起こしたハイブリツドＩＣにあつてもパワーＭＯＳＦ
ＥＴトランジスタチツプと回路基板とが個別では正常に
動作することが確かめられた。また、パワーＭＯＳＦＥ
Ｔトランジスタチツプと回路基板とを分離した別体の支
持板に取付けた状態では誤動作が生じないことが判明し
た。このことは、シールドルーム内で検査しても同様に
なることから、上記誤動作の原因は外来ノイズによるも
のでないと考えられる。そこで、本願考案者は、上記誤
動作の原因を次のように考えた。上記ハイブリットＩＣ
では、絶縁基板８に形成された電気回路９とその下方の
導電性支持板１との間に、絶縁基板８を誘電体とするコ
ンデンサ（以下、寄生コンデンサと言う）４１が形成さ
れる。半導体素子４を高周波動作させると、これに伴っ
て半導体素子４の取出し電極として機能する支持体１の
電位が高速に変動する。このため、絶縁基板８上の電気
回路９には本来流れるべき電流Ｉ１に上記寄生コンデン
サ４１の充放電に基づく電流（変位電流）Ｉ２が重畳し
て流れ、これによって誤動作が生じる。
記半導体装置のスイツチング素子として組み込み、高周
波スイツチング電源の一次側回路の主要部を構成するハ
イブリツドＩＣの製作を試みた。しかしながら、このハ
イブリツドＩＣでは誤動作が生じることが判明した。そ
こで、この誤動作の原因の解明を試みたところ、誤動作
を起こしたハイブリツドＩＣにあつてもパワーＭＯＳＦ
ＥＴトランジスタチツプと回路基板とが個別では正常に
動作することが確かめられた。また、パワーＭＯＳＦＥ
Ｔトランジスタチツプと回路基板とを分離した別体の支
持板に取付けた状態では誤動作が生じないことが判明し
た。このことは、シールドルーム内で検査しても同様に
なることから、上記誤動作の原因は外来ノイズによるも
のでないと考えられる。そこで、本願考案者は、上記誤
動作の原因を次のように考えた。上記ハイブリットＩＣ
では、絶縁基板８に形成された電気回路９とその下方の
導電性支持板１との間に、絶縁基板８を誘電体とするコ
ンデンサ（以下、寄生コンデンサと言う）４１が形成さ
れる。半導体素子４を高周波動作させると、これに伴っ
て半導体素子４の取出し電極として機能する支持体１の
電位が高速に変動する。このため、絶縁基板８上の電気
回路９には本来流れるべき電流Ｉ１に上記寄生コンデン
サ４１の充放電に基づく電流（変位電流）Ｉ２が重畳し
て流れ、これによって誤動作が生じる。
そこで、本願考案者は上記問題を解決すべく、上記電気
回路の配線パターンの特性インピーダンスを小さくする
等の試みをした。しかしながら、スイツチング周波数が
５０kHz以上の場合には、満足のいく結果は得られなか
つた。
回路の配線パターンの特性インピーダンスを小さくする
等の試みをした。しかしながら、スイツチング周波数が
５０kHz以上の場合には、満足のいく結果は得られなか
つた。
本考案は、上記問題を鑑みてなされたものであり、上記
問題を確実にかつ容易に解決できる一手段を提供するこ
とをその目的とする。
問題を確実にかつ容易に解決できる一手段を提供するこ
とをその目的とする。
上記目的を達成するための本考案は、放熱板を兼ねる導
電性支持板と、前記支持板上に固着された５０kHz以上
の周波数でスイツチング動作する電力用半導体素子と、
前記支持板上に固着された回路基板装置と、前記支持板
と前記電力用半導体素子と前記回路基板装置との内の少
なくとも１つに電気的に接続された外部リードとを備え
た半導体装置において、前記電力用半導体素子が導電性
を有するろう材によつて前記支持板に固着されており、
前記回路基板装置は、絶縁基板と、前記電力用半導体素
子を制御するために前記絶縁基板の一方の主面に形成さ
れている半導体素子制御用電気回路と、前記絶縁基板の
他方の主面において前記電気回路に対向する領域に形成
され且つ前記電気回路に電気的に接続され且つその電位
が実質的に固定されている導体層とを備えており、前記
導体層と前記支持板との間に絶縁物層が設けられている
ことを特徴とする半導体装置に係わるものである。
電性支持板と、前記支持板上に固着された５０kHz以上
の周波数でスイツチング動作する電力用半導体素子と、
前記支持板上に固着された回路基板装置と、前記支持板
と前記電力用半導体素子と前記回路基板装置との内の少
なくとも１つに電気的に接続された外部リードとを備え
た半導体装置において、前記電力用半導体素子が導電性
を有するろう材によつて前記支持板に固着されており、
前記回路基板装置は、絶縁基板と、前記電力用半導体素
子を制御するために前記絶縁基板の一方の主面に形成さ
れている半導体素子制御用電気回路と、前記絶縁基板の
他方の主面において前記電気回路に対向する領域に形成
され且つ前記電気回路に電気的に接続され且つその電位
が実質的に固定されている導体層とを備えており、前記
導体層と前記支持板との間に絶縁物層が設けられている
ことを特徴とする半導体装置に係わるものである。
なお、絶縁基板の代りに金属基板に絶縁層を設けたもの
を使用し、この金属基板を電気回路に接続し、この電位
を固定することができる。
を使用し、この金属基板を電気回路に接続し、この電位
を固定することができる。
請求項１に記載の考案によれば、半導体素子の取出し用
電極として機能する支持板と、この支持板に固着された
回路基板装置に形成された電気回路との間に支持板−絶
縁物層−導体層−絶縁基板−電気回路なる系が縦方向に
形成される。また、導体層は電気回路に電気的に接続さ
れており、その電位が実質的に固定されている。したが
つて、半導体素子の動作に伴う支持板の電位変動が生じ
ても、これによる電気回路への影響は導体層によつて緩
和され、電気回路の誤動作が防止される。
電極として機能する支持板と、この支持板に固着された
回路基板装置に形成された電気回路との間に支持板−絶
縁物層−導体層−絶縁基板−電気回路なる系が縦方向に
形成される。また、導体層は電気回路に電気的に接続さ
れており、その電位が実質的に固定されている。したが
つて、半導体素子の動作に伴う支持板の電位変動が生じ
ても、これによる電気回路への影響は導体層によつて緩
和され、電気回路の誤動作が防止される。
請求項２に記載の考案によれば、上記支持板と電気回路
との間に支持板−絶縁物層−金属基板−絶縁層−電気回
路なる系が縦方向に形成される。金属基板は電気回路に
電気的に接続されており、その電位が実質的に固定され
ている。したがつて、半導体素子の動作に伴う支持板の
電位変動が生じても、これによる電気回路への影響は緩
和されて、電気回路の誤動作は防止される。
との間に支持板−絶縁物層−金属基板−絶縁層−電気回
路なる系が縦方向に形成される。金属基板は電気回路に
電気的に接続されており、その電位が実質的に固定され
ている。したがつて、半導体素子の動作に伴う支持板の
電位変動が生じても、これによる電気回路への影響は緩
和されて、電気回路の誤動作は防止される。
以下、第１図〜第４図を参照して本考案の一実施例に係
わる高周波スイツチング電源用ハイブリツドＩＣを説明
する。
わる高周波スイツチング電源用ハイブリツドＩＣを説明
する。
本実施例のハイブリツドＩＣは、第３図に示すように、
放熱板を兼ねる支持板１、複数本の外部リード２、回路
基板装置３、パワーＭＯＳＦＥＴトランジスタチツプ
４、リード細線５及び外囲体６から構成されている。な
お、第３図には支持板１に連結された外部リードのみ現
れるが、他にも支持板１に連結されない複数本の外部リ
ードがある。パワーＭＯＳＦＥＴトランジスタチツプ４
は、その上面にゲート電極４ａ及びソース電極（図示省
略）が形成されており、下面にはドレイン電極４ｂが形
成されている。パワーＭＯＳＦＥＴトランジスタチツプ
４の下面は半田層７を介して支持板１の上面に固着され
ており、支持板１はパワーＭＯＳＦＥＴトランジスタチ
ツプ４のドレイン電極４ｂの取出し用電極として機能し
ている。回路基板装置３とパワーＭＯＳＦＥＴトランジ
スタチツプ４と外部リード２との相互間はリード細線５
によつて電気的に接続されている。支持板１の略全面と
外部リード２の一部はエポキシ樹脂から成る外囲体６に
よつて封止されている。
放熱板を兼ねる支持板１、複数本の外部リード２、回路
基板装置３、パワーＭＯＳＦＥＴトランジスタチツプ
４、リード細線５及び外囲体６から構成されている。な
お、第３図には支持板１に連結された外部リードのみ現
れるが、他にも支持板１に連結されない複数本の外部リ
ードがある。パワーＭＯＳＦＥＴトランジスタチツプ４
は、その上面にゲート電極４ａ及びソース電極（図示省
略）が形成されており、下面にはドレイン電極４ｂが形
成されている。パワーＭＯＳＦＥＴトランジスタチツプ
４の下面は半田層７を介して支持板１の上面に固着され
ており、支持板１はパワーＭＯＳＦＥＴトランジスタチ
ツプ４のドレイン電極４ｂの取出し用電極として機能し
ている。回路基板装置３とパワーＭＯＳＦＥＴトランジ
スタチツプ４と外部リード２との相互間はリード細線５
によつて電気的に接続されている。支持板１の略全面と
外部リード２の一部はエポキシ樹脂から成る外囲体６に
よつて封止されている。
本実施例のハイブリツドＩＣの従来と異なる点は、上記
の回路基板装置３の構造にある。第３図に概略的に示さ
れているハイブリツドＩＣの回路基板３は、詳細には第
１図に示すように、絶縁基板８と、絶縁基板８の上面に
形成された電気回路９と、絶縁基板８の下面に形成され
た導体層１０と、導体層１０の下面全域にわたつて形成
された２層の絶縁層１１、１２から構成されている。絶
縁基板８はAl2O3（酸化アルミニウム）で形成された厚
さ約５００μｍの薄い絶縁性の板材である。絶縁基板８
にはその上面から下面へと基板の厚み方向に延在するス
ルーホール（貫通孔）８ａが形成されている。電気回路
９はAg（銀）−Pd（パラジウム）系の厚膜導体ペースト
をスクリーン印刷して形成した厚膜導体１４、Ag−Pd系
の厚膜抵抗ペーストをスクリーン印刷して形成した厚膜
抵抗１５、モノリシツクＩＣ１６等から構成されてい
る。この電気回路９の回路構成及び回路動作については
後で説明する。導体層１０は第２図に示すように絶縁基
板８の下面において、絶縁基板８の上面に形成された電
気回路９に対向する領域を全て含むように形成されてい
る。導体層１０の一部は絶縁基板８に形成されたスルー
ホール８ａの内周面を通つて、絶縁基板８の上面に延在
しており、絶縁基板８の上面に形成された電気回路９の
接地ライン（厚膜導体１４の一部であり、接地端子から
延びるグランドライン）１４ａに電気的に接続されてい
る。したがつて、導体層１０の電位は接地ライン１４ａ
の電位（０Ｖ）に等しくなつている。導体層１０は厚膜
導体１４と同様にAg−Pd系の厚膜導体ペーストをスクリ
ーン印刷して形成したものであり、絶縁層１１、１２は
ガラスペーストをスクリーン印刷して形成したものであ
る。固定基板装置３は、絶縁性の接着剤層１３を介して
支持板１の上面に固着されている。
の回路基板装置３の構造にある。第３図に概略的に示さ
れているハイブリツドＩＣの回路基板３は、詳細には第
１図に示すように、絶縁基板８と、絶縁基板８の上面に
形成された電気回路９と、絶縁基板８の下面に形成され
た導体層１０と、導体層１０の下面全域にわたつて形成
された２層の絶縁層１１、１２から構成されている。絶
縁基板８はAl2O3（酸化アルミニウム）で形成された厚
さ約５００μｍの薄い絶縁性の板材である。絶縁基板８
にはその上面から下面へと基板の厚み方向に延在するス
ルーホール（貫通孔）８ａが形成されている。電気回路
９はAg（銀）−Pd（パラジウム）系の厚膜導体ペースト
をスクリーン印刷して形成した厚膜導体１４、Ag−Pd系
の厚膜抵抗ペーストをスクリーン印刷して形成した厚膜
抵抗１５、モノリシツクＩＣ１６等から構成されてい
る。この電気回路９の回路構成及び回路動作については
後で説明する。導体層１０は第２図に示すように絶縁基
板８の下面において、絶縁基板８の上面に形成された電
気回路９に対向する領域を全て含むように形成されてい
る。導体層１０の一部は絶縁基板８に形成されたスルー
ホール８ａの内周面を通つて、絶縁基板８の上面に延在
しており、絶縁基板８の上面に形成された電気回路９の
接地ライン（厚膜導体１４の一部であり、接地端子から
延びるグランドライン）１４ａに電気的に接続されてい
る。したがつて、導体層１０の電位は接地ライン１４ａ
の電位（０Ｖ）に等しくなつている。導体層１０は厚膜
導体１４と同様にAg−Pd系の厚膜導体ペーストをスクリ
ーン印刷して形成したものであり、絶縁層１１、１２は
ガラスペーストをスクリーン印刷して形成したものであ
る。固定基板装置３は、絶縁性の接着剤層１３を介して
支持板１の上面に固着されている。
第４図は本実施例のハイブリツドＩＣの回路ブロックを
示す。第４図に示すＴR1は第３図に示すパワーＭＯＳＦ
ＥＴトランジスタチツプ４に相当する。また、第４図に
おいて点線で囲んだ部分は第１図のモノリシツクＩＣ１
６で構成される部分に相当する。第４図のその他の部分
は第１図の厚膜抵抗１５等で構成される。また、第４図
に示す端子Ａは第３図に示す外部リード２のうち支持板
１に連結された外部リードに相当し、端子Ｂ〜Ｉは第３
図に現われていない支持板１に連結されていない複数本
の外部リード２に相当する。電気回路９は、図示のよう
に基準発振器２１、パルス幅変調器２２、ラツチ回路２
３、ＭＯＳトランジスタ駆動回路２４、スタート回路２
５、レギユレータ回路２６、分配器２７、基準電圧源２
８、比較器２９等の回路ブロツクから構成されている。
本実施例のハイブリツドＩＣは１石式他励制御スイツチ
ング電源用ハイブリツドＩＣであり、パワーＭＯＳＦＥ
Ｔトランジスタチツプ４がスイツチング電源の一次側ス
イツチング素子として機能し、電気回路９がパワーＭＯ
ＳＦＥＴトランジスタチツプ４の駆動、制御を行うコン
トロール回路として機能する。即ち、パルス幅変調器２
２の入力に端子Ｄを通じて、スイツチング電源の出力電
圧のフイードバツク電圧が印加されると、パルス幅変調
器２２は、このフイードバツク電圧と基準発振器２１か
らの基準パルス電圧とを比較してパルス幅変調波を形成
し、これを制御パルスとして出力する。ＭＯＳトランジ
スタ駆動回路２４は、この制御パルスに基づいた駆動パ
ルス電圧を出力し、この駆動パルス電圧がパワーＭＯＳ
ＦＥＴトランジスタチツプ４のゲート電極４ａに印加さ
れ、パワーＭＯＳＦＥＴトランジスタチツプ４が駆動、
制御される。実際の電気回路９は更に複雑な回路動作を
するが、このことは本願にとつて重要なことでないの
で、その説明は省略する。本実施例のハイブリツドＩＣ
では、電気回路９が小信号回路であるが、パワーＭＯＳ
ＦＥＴトランジスタチツプ４を高周波スイツチング動作
させても、電気回路９が誤動作することがない。即ち、
本実施例のハイブリツドＩＣでは、絶縁基板８上の電気
回路９と支持板１の間に縦方向に支持板１−接着剤層１
３−絶縁層１１、１２−導体層１０−絶縁基板８−電気
回路９からなる系が形成されており、電気回路９が電位
の固定された導体層１０の上に絶縁基板８を介して配置
された構造となつている。
示す。第４図に示すＴR1は第３図に示すパワーＭＯＳＦ
ＥＴトランジスタチツプ４に相当する。また、第４図に
おいて点線で囲んだ部分は第１図のモノリシツクＩＣ１
６で構成される部分に相当する。第４図のその他の部分
は第１図の厚膜抵抗１５等で構成される。また、第４図
に示す端子Ａは第３図に示す外部リード２のうち支持板
１に連結された外部リードに相当し、端子Ｂ〜Ｉは第３
図に現われていない支持板１に連結されていない複数本
の外部リード２に相当する。電気回路９は、図示のよう
に基準発振器２１、パルス幅変調器２２、ラツチ回路２
３、ＭＯＳトランジスタ駆動回路２４、スタート回路２
５、レギユレータ回路２６、分配器２７、基準電圧源２
８、比較器２９等の回路ブロツクから構成されている。
本実施例のハイブリツドＩＣは１石式他励制御スイツチ
ング電源用ハイブリツドＩＣであり、パワーＭＯＳＦＥ
Ｔトランジスタチツプ４がスイツチング電源の一次側ス
イツチング素子として機能し、電気回路９がパワーＭＯ
ＳＦＥＴトランジスタチツプ４の駆動、制御を行うコン
トロール回路として機能する。即ち、パルス幅変調器２
２の入力に端子Ｄを通じて、スイツチング電源の出力電
圧のフイードバツク電圧が印加されると、パルス幅変調
器２２は、このフイードバツク電圧と基準発振器２１か
らの基準パルス電圧とを比較してパルス幅変調波を形成
し、これを制御パルスとして出力する。ＭＯＳトランジ
スタ駆動回路２４は、この制御パルスに基づいた駆動パ
ルス電圧を出力し、この駆動パルス電圧がパワーＭＯＳ
ＦＥＴトランジスタチツプ４のゲート電極４ａに印加さ
れ、パワーＭＯＳＦＥＴトランジスタチツプ４が駆動、
制御される。実際の電気回路９は更に複雑な回路動作を
するが、このことは本願にとつて重要なことでないの
で、その説明は省略する。本実施例のハイブリツドＩＣ
では、電気回路９が小信号回路であるが、パワーＭＯＳ
ＦＥＴトランジスタチツプ４を高周波スイツチング動作
させても、電気回路９が誤動作することがない。即ち、
本実施例のハイブリツドＩＣでは、絶縁基板８上の電気
回路９と支持板１の間に縦方向に支持板１−接着剤層１
３−絶縁層１１、１２−導体層１０−絶縁基板８−電気
回路９からなる系が形成されており、電気回路９が電位
の固定された導体層１０の上に絶縁基板８を介して配置
された構造となつている。
ここで、導体層１０の電位は接地ライン１４ａの電位に
等しくなつているから、パワーＭＯＳＦＥＴトランジス
タチツプ４のＯＮ／ＯＦＦによつて導体層１０−支持板
１間の電圧が大きく変動しても、電気回路９と導体層１
０との間の電圧変動は小さく、電気回路９に誤動作を招
くような不所望の電流は流れなくなる。したがつて、パ
ワーＭＯＳＦＥＴトランジスタチツプ４の高周波スイツ
チング動作に起因する電気回路９の誤動作の問題は解決
されている。なお、本実施例のハイブリツドＩＣによれ
ば、パワーＭＯＳＦＥＴトランジスタチツプ４のスイツ
チング周波数を１００kHz以上としても電気回路９の誤
動作の生じないことが確かめられている。また、本実施
例のハイブリツドＩＣでは、導体層１０と支持体１との
間に２層の絶縁層１１、１２と接着剤層１３を介在させ
ているので両者間の絶縁が確実に保たれている。また、
絶縁層１１、１２をスクリーン印刷により形成した厚膜
絶縁体層で形成しているので、絶縁層１１、１２の厚さ
は最小限に抑えられている。したがつて、電気回路９と
支持板１との間の熱抵抗の増大が問題になることはな
い。なお、半導体装置への外来ノイズによる誤動作等の
防止効果については、導体１０の有無による差異は認め
られない。したがつて、支持板１を通じて電気回路９に
影響を及ぼす外来ノイズは支持体１によつて遮断される
と考えられる。
等しくなつているから、パワーＭＯＳＦＥＴトランジス
タチツプ４のＯＮ／ＯＦＦによつて導体層１０−支持板
１間の電圧が大きく変動しても、電気回路９と導体層１
０との間の電圧変動は小さく、電気回路９に誤動作を招
くような不所望の電流は流れなくなる。したがつて、パ
ワーＭＯＳＦＥＴトランジスタチツプ４の高周波スイツ
チング動作に起因する電気回路９の誤動作の問題は解決
されている。なお、本実施例のハイブリツドＩＣによれ
ば、パワーＭＯＳＦＥＴトランジスタチツプ４のスイツ
チング周波数を１００kHz以上としても電気回路９の誤
動作の生じないことが確かめられている。また、本実施
例のハイブリツドＩＣでは、導体層１０と支持体１との
間に２層の絶縁層１１、１２と接着剤層１３を介在させ
ているので両者間の絶縁が確実に保たれている。また、
絶縁層１１、１２をスクリーン印刷により形成した厚膜
絶縁体層で形成しているので、絶縁層１１、１２の厚さ
は最小限に抑えられている。したがつて、電気回路９と
支持板１との間の熱抵抗の増大が問題になることはな
い。なお、半導体装置への外来ノイズによる誤動作等の
防止効果については、導体１０の有無による差異は認め
られない。したがつて、支持板１を通じて電気回路９に
影響を及ぼす外来ノイズは支持体１によつて遮断される
と考えられる。
本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
(1)本考案はスイツチング素子としての半導体素子がパ
ワーＭＯＳＦＥＴトランジスタチツプであり、さらにド
レイン−ソース間にドレイン側をカソードとするｐｎ接
合ダイオードが形成された構造となつているときに特に
有効であるが、バイポーラトランジスタチツプ等であつ
ても効果がある。なお、半導体素子のスイツチング周波
数が約５０kHz以上のときに本考案は有効であり、１０
０kHz以上のとき更に有効である。
ワーＭＯＳＦＥＴトランジスタチツプであり、さらにド
レイン−ソース間にドレイン側をカソードとするｐｎ接
合ダイオードが形成された構造となつているときに特に
有効であるが、バイポーラトランジスタチツプ等であつ
ても効果がある。なお、半導体素子のスイツチング周波
数が約５０kHz以上のときに本考案は有効であり、１０
０kHz以上のとき更に有効である。
(2)スルーホール８ａに導体を充填し、この導体を介し
て絶縁基板８の下面の導体層１０と電気回路９の接地ラ
イン１４ａとを電気的に接続してもよい。
て絶縁基板８の下面の導体層１０と電気回路９の接地ラ
イン１４ａとを電気的に接続してもよい。
(3)導体層１０はその電位が実質的に固定されていれ
ば、本考案の目的を達成することができるので、導体層
１０は電気回路９の基準電圧源等に接続されていてもよ
い。
ば、本考案の目的を達成することができるので、導体層
１０は電気回路９の基準電圧源等に接続されていてもよ
い。
(4)導体層１０は実施例のように、絶縁基板８の上面に
形成された電気回路９に対向した部分の全域にわたつて
形成されているのが望ましいが、部分的に形成されてい
てもそれなりの効果は得られる。但し、この場合も、電
気回路９に対向する部分の５０％以上、望ましくは７０
％以上に形成するのがよい。
形成された電気回路９に対向した部分の全域にわたつて
形成されているのが望ましいが、部分的に形成されてい
てもそれなりの効果は得られる。但し、この場合も、電
気回路９に対向する部分の５０％以上、望ましくは７０
％以上に形成するのがよい。
(5)絶縁層１１、１２は１層としてもよいが、ピンホー
ル等による導体層１０と支持板１との絶縁不良を確実に
回避するために絶縁層は複数層設けるのが望ましい。
ル等による導体層１０と支持板１との絶縁不良を確実に
回避するために絶縁層は複数層設けるのが望ましい。
(6)本考案は回路基板装置３に形成された電気回路９が
小信号回路であり、特に、比較機能を有する回路（差動
増幅器、パルス幅変調器等）を構成している場合に有効
である。
小信号回路であり、特に、比較機能を有する回路（差動
増幅器、パルス幅変調器等）を構成している場合に有効
である。
(7)第５図に示すように、金属基板３０上に絶縁層３１
を介して電気回路９を設けた回路基板装置１３ａを支持
板１に固着する場合にも本考案を適用することができ
る。この場合には、電気回路９の接地ライン１４ａに金
属基板３０を電気的に接続し、金属基板３０の電位を固
定する。金属基板３０の下面はここに設けられた絶縁層
３２と絶縁性接着剤層１３とを介して支持板１に固着さ
れている。なお、第５図において第１図と実質的に同一
の部分には同一の符号が付されている。
を介して電気回路９を設けた回路基板装置１３ａを支持
板１に固着する場合にも本考案を適用することができ
る。この場合には、電気回路９の接地ライン１４ａに金
属基板３０を電気的に接続し、金属基板３０の電位を固
定する。金属基板３０の下面はここに設けられた絶縁層
３２と絶縁性接着剤層１３とを介して支持板１に固着さ
れている。なお、第５図において第１図と実質的に同一
の部分には同一の符号が付されている。
(8)絶縁性接着剤層１３によつて十分な絶縁が可能であ
れば、絶縁層１１、１２又は３２を省くことができる。
れば、絶縁層１１、１２又は３２を省くことができる。
以上のように、本考案によれば、半導体素子のスイツチ
ング動作による支持板の電位変動に起因する電気回路の
誤動作が確実に防止された半導体装置を提供することが
できる。
ング動作による支持板の電位変動に起因する電気回路の
誤動作が確実に防止された半導体装置を提供することが
できる。
第１図は本考案に係わる半導体装置の一部を示す断面
図、 第２図は回路基板装置の導体層と電気回路との関係を絶
縁層を省いて示す底面図、 第３図は半導体装置を示す一部切欠断面図、 第４図は第１図の電気回路を概略的に示すブロック図、 第５図は変形例の回路基板装置の構成を示す断面図であ
る。第６図は従来の半導体装置の一部を示す断面図であ
る。 １…支持板、２…外部リード、３…回路基板装置、４…
電力用半導体素子、８…絶縁基板、９…電気回路、１０
…導体層、１１、１２…絶縁層、１３…接着剤層。
図、 第２図は回路基板装置の導体層と電気回路との関係を絶
縁層を省いて示す底面図、 第３図は半導体装置を示す一部切欠断面図、 第４図は第１図の電気回路を概略的に示すブロック図、 第５図は変形例の回路基板装置の構成を示す断面図であ
る。第６図は従来の半導体装置の一部を示す断面図であ
る。 １…支持板、２…外部リード、３…回路基板装置、４…
電力用半導体素子、８…絶縁基板、９…電気回路、１０
…導体層、１１、１２…絶縁層、１３…接着剤層。
Claims (2)
- 【請求項１】放熱板を兼ねる導電性支持板と、 前記支持板上に固着された５０kHz以上の周波数でスイ
ツチング動作する電力用半導体素子と、 前記支持板上に固着された回路基板装置と、 前記支持板と前記電力用半導体素子と前記回路基板装置
との内の少なくとも１つに電気的に接続された外部リー
ドと を備えた半導体装置において、 前記電力用半導体素子が導電性を有するろう材によつて
前記支持板に固着されており、 前記回路基板装置は、絶縁基板と、前記電力用半導体素
子を制御するために前記絶縁基板の一方の主面に形成さ
れている半導体素子制御用電気回路と、前記絶縁基板の
他方の主面において前記電気回路に対向する領域に形成
され且つ前記電気回路に電気的に接続され且つその電位
が実質的に固定されている導体層とを備えており、 前記導体層と前記支持板との間に絶縁物層が設けられて
いることを特徴とする半導体装置。 - 【請求項２】放熱板を兼ねる導電性支持板と、 前記支持板上に固着された５０kHz以上の周波数でスイ
ツチング動作する電力用半導体素子と、 前記支持板上に固着された回路基板装置と、 前記支持板と前記電力用半導体素子と前記回路基板装置
との内の少なくとも１つに電気的に接続された外部リー
ドと を備えた半導体装置において、 前記電力用半導体素子が導電性を有するろう材によつて
前記支持板に固着されており、 前記回路基板装置は、金属基板と、この金属基板の一方
の主面上に形成された絶縁層と、前記電力用半導体素子
を制御するために前記絶縁層上に形成されている半導体
素子制御用電気回路とを備えており、 前記金属基板は前記電気回路に電気的に接続され且つそ
の電位が実質的に固定されており、 前記金属基板と前記支持板との間に絶縁物層が設けられ
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313289U JPH0625978Y2 (ja) | 1989-04-13 | 1989-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313289U JPH0625978Y2 (ja) | 1989-04-13 | 1989-04-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137062U JPH02137062U (ja) | 1990-11-15 |
| JPH0625978Y2 true JPH0625978Y2 (ja) | 1994-07-06 |
Family
ID=31555285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313289U Expired - Lifetime JPH0625978Y2 (ja) | 1989-04-13 | 1989-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0625978Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5784304B2 (ja) * | 2009-12-25 | 2015-09-24 | ローム株式会社 | 直流電圧変換モジュール |
-
1989
- 1989-04-13 JP JP4313289U patent/JPH0625978Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137062U (ja) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772184B2 (ja) | 半導体装置 | |
| JP2960375B2 (ja) | 電力モジュール | |
| JP3053298B2 (ja) | 半導体装置 | |
| JP2010088299A (ja) | 半導体装置 | |
| JP2002141463A (ja) | 半導体モジュール | |
| US5541453A (en) | Power semiconductor module | |
| US5027192A (en) | Fast power semiconductor circuit | |
| JPH0625978Y2 (ja) | 半導体装置 | |
| JP3787037B2 (ja) | 半導体モジュール | |
| JP3629172B2 (ja) | 圧接型半導体装置 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| US5115300A (en) | High-power semiconductor device | |
| JP3279842B2 (ja) | 電力用半導体装置 | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JPH06101636B2 (ja) | 半導体装置 | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| JP2621507B2 (ja) | 絶縁ゲート形半導体素子 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP2001308264A (ja) | 半導体装置 | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP2011054625A (ja) | 回路装置 | |
| JP2003017653A (ja) | 電源回路装置 | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH05343603A (ja) | 半導体装置 |