JPH0645516A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0645516A
JPH0645516A JP4199714A JP19971492A JPH0645516A JP H0645516 A JPH0645516 A JP H0645516A JP 4199714 A JP4199714 A JP 4199714A JP 19971492 A JP19971492 A JP 19971492A JP H0645516 A JPH0645516 A JP H0645516A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit board
substrate
connecting means
case member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4199714A
Other languages
English (en)
Inventor
Katsumi Okawa
克実 大川
Hirobumi Kikuchi
博文 菊地
Hisashi Shimizu
永 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4199714A priority Critical patent/JPH0645516A/ja
Publication of JPH0645516A publication Critical patent/JPH0645516A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 混成集積回路装置の完成後において、容易に
集積回路基板の取り替えができ、しかも製造作業性を従
来よりも著しく向上させることを目的とする。 【構成】 小信号系の回路素子(13)(23)が搭載
された第1および第2の基板(10)(20)と、パワ
ー系の回路素子(23)が搭載された第3の基板(5
0)とそれらの基板(10)(20)(50)を離間す
るケース材(30)と各基板(10)(20)(50)
を接続する弾性力を有する接続手段(40)とを備えた
混成集積回路装置の接続手段(40)をケース材(3
0)に形成された空間(32A)(32B)に夫々収納
し、両基板(10)(20)(50)でケース材(3
0)、接続手段(40)を挾持させて基板(10)(2
0)(50)上に形成した接続用パッド(14)(2
4)(54)と接続手段(40)を圧接接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特にパワー回路と小信号回路とを備えた複数枚の集
積回路基板から構成される混成集積回路装置の改良に関
する。
【0002】
【従来の技術】近年、家電製品等の電気機器の小型化に
伴い、その電気機器を駆動させるための主要回路の小型
化が望まれることから、種々の混成集積回路装置が存在
している。混成集積回路装置はセラミックス基板、エポ
キシ基板あるいは金属基板上に所望形状の導電パターン
を形成し、そのパターン上に複数の回路素子が搭載接続
され、電気機器に適合した混成集積回路装置が提供され
る。そして、近年、大電流化、低ノイズ化という観点か
ら金属基板を使用した混成集積回路装置が注目されてい
る。
【0003】ところで、金属基板を用いて高集積化した
混成集積回路装置は実開昭63−12854号公報に記
載されている。
【0004】
【発明が解決しようとする課題】しかし、前記した実開
昭63−12854号公報に開示された混成集積回路装
置では、以下の課題がある。先ず、第1に両基板に半田
固着された外部リード端子の固着部分および両基板間の
接続を行うための接続用リード端子の半田固着部分の補
強をするために、両基板間の周端部にエポキシ樹脂充填
工程が必要であった。そのエポキシ樹脂の熱硬化時間が
約6〜8時間位必要であるため従来の混成集積回路装置
では生産効率が著しく低いという課題があった。
【0005】第2に、両基板は樹脂製の枠状のケース材
とエポキシ系の接着剤によって強固に固着一体化されて
いるために、例えば一方の基板上に搭載した回路素子の
不良等によって回路誤動作が生じた場合にその基板のみ
の交換を行うことが極めて困難である。その理由は、上
述したように両基板はケース材と接着剤によって強固に
固着されていること、および両基板は接続用リード端子
で半田接続されているからである。従って、上述したよ
うに一方の基板が不良となった場合には混成集積回路装
置全体を不良品として取扱っていたため経済的損失が大
きいという課題がある。
【0006】第3に、両基板の接続を両基板の周端部で
接続用リード端子を用いて半田接続されるために半田付
け作業が困難であり、作業性が低いという課題がある。
最後に、従来構造のものでは、高集積化・小型化に限界
がある。即ち、両基板の接続を半田付けでするためにそ
れ以上の基板を接続することは試作レベルでは可能であ
るが、量産レベルでは極めて困難である。
【0007】この発明は、上述した課題に鑑みてなされ
たものであり、この発明の目的は、混成集積回路装置の
完成後において、容易に集積回路基板の取り替えがで
き、しかも製造作業性を従来より著しく改善できる混成
集積回路装置を提供する事にある。
【0008】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁基板上に所望形状の導電路が形成され、その
導電路上に複数の回路素子が固着された少なくとも3枚
の集積回路基板と、その3枚の集積回路基板を夫々所定
間隔離間配置するケース材と、それらの集積回路基板の
接続をする弾性力を有する複数個の接続手段とを具備し
た混成集積回路装置の接続手段をケース材に形成された
複数の空間内に夫々収納し、ケース材を挾持するように
集積回路基板を当接配置し、その中間部に少なくとも1
枚の集積回路基板が配置され、集積回路基板とケース材
とを押止し、夫々の集積回路基板を接続手段で圧接接続
したことを特徴としている。
【0009】
【作用】以上のように構成される混成集積回路装置にお
いては、開発段階あるいは完成後に一方の集積回路基板
が不良品となった場合であっても、従来の如き、エポキ
シ樹脂充填工程および両基板を接続する半田付けによる
接合部が存在しないために容易に集積回路基板の取り替
えが行える。
【0010】一方、上記したように、この混成集積回路
装置ではエポキシ充填工程および両基板を接続する接続
用リード端子の半田固着付け工程が不要となるため生産
効率を著しく向上させることができる。
【0011】
【実施例】以下に、図1〜図4に示した実施例に基づい
て、本発明に係わる混成集積回路装置を詳細に説明す
る。図1は本発明の混成集積回路装置を示す斜視分解
図、図2は図1のA−A断面図であり、小信号系回路素
子(13)(23)が搭載される第1および第2の集積
回路基板(10)および(20)と、パワー系回路素子
(53)が搭載される第3の集積回路基板(50)と、
それらの基板(10)(20)および(50)を所定間
隔離間配置するケース材(30)と、両基板(10)
(20)上に形成された回路を接続する複数の接続手段
(40)とから構成される。
【0012】第1および第2の集積回路基板(10)
(20)上には小信号系の回路素子(13)(23)が
搭載されることから、エポキシ樹脂基板、ガラスエポキ
シ基板、セラミックス基板、あるいは金属基板が用いら
れる。本実施例では、第1および第2の集積回路基板
(10)(20)として金属基板を用いている。ところ
で、第3の集積回路基板(50)上には、パワー系の回
路素子が搭載されるために、放熱特性を考慮して、本実
施例の第1および第2の集積回路基板(10)(20)
と同様に金属基板が用いられる。
【0013】第1乃至第3の集積回路基板(10)(2
0)(50)に用いられる金属基板としては放熱特性と
加工性を考慮して略2mm厚のアルミニウム基板が使用
される。そして、そのアルミニウム基板の表面には絶縁
性および表面処理の向上のために陽極酸化処理により数
μm〜数十μm厚の酸化アルミニウム膜が形成されてい
る。これらの集積回路基板(10)(20)および(5
0)は約1m×1mサイズの金属板から所定サイズ、例
えば第1の基板(10)にあっては60mm×40m
m、第2の基板(20)にあっては73mm×50m
m、第3の基板(50)にあっては88mm×61mm
サイズで個別に分割形成される。
【0014】第1〜第3の基板(10)(20)の一主
面には、エポキシ樹脂あるいはポリイミド樹脂等の接着
性を有する熱硬化性樹脂と約35μm〜105μm厚の
銅箔とのクラッド材を温度約150℃〜170℃、1平
方センチメートル当り50〜100Kgの圧力でホット
プレスした後、銅箔を所望形状にフォトエッチングする
等して所望形状の導電路(11)(21)(51)が形
成される。尚、前記した熱硬化性樹脂はこのホットプレ
ス工程で完全硬化して約15μm〜35μm厚の絶縁樹
脂層(12)(22)(52)となる。
【0015】第1および第2の基板(10)(20)上
に形成される導電路(11)(21)には前記したよう
に小信号系の複数の回路素子(13)(23)が接続さ
れ、第3の基板(50)上に形成される導電路(51)
にはパワー系の複数の回路素子(53)が接続される。
例えば、図4に示した、パワーインバータ制御回路を例
にすると、第1の基板(10)上の導電路(11)上に
は、スイッチング素子Qa1,Qa2〜Qc1,Qc2の制御電
圧を制御するドライバ(74)および電源回路を構成す
る素子が実装され、第2の基板(20)上の導電路(2
1)上には制御回路(70)とその出力のバッファ(7
1)およびホトカプラPC1〜PCnを実装が完装されて
いる。そして、第3の基板(50)上の導電路(51)
上にはスイッチング素子Qa1,Qa2〜Qc1,Qc2これら
スイッチング素子Qa1,Qa2〜Qc1,Qc2に並列接続さ
れる慣流ダイオードDa1,Da2〜Dc1,Dc2、スイッチ
ング素子Qa1,Qa2〜Qc1,Qc2の被制御電極に並列接
続され、被制御電極間電圧を検出する過電圧検出・保護
回路(72a)〜(72c),(73a)〜(73
c)、スイッチング素子Qa1,Qa2〜Qc1,Qc2に流れ
る電流を検出する電流検出抵抗R0および複数のダイオ
ードからなる整流回路(75)とが実装される。
【0016】上記した第2の基板(20)上に搭載され
るスイッチング素子Qa1,Qa2〜Qc 1,Qc2は、同図に
は一例としてバイポーラトランジスタの記号が使用され
ているが、その他、パワーMOSあるいはIGBT等任
意の高速スイッチング素子が使用でき、第3の基板(5
0)上にヒートシンク(58)を介してチップ形状で実
装される。また、このスイッチング素子Qa1,Qa2〜Q
c1,Qc2とそのスイッチング素子に並列接続される慣流
ダイオードDa1,Da2〜Dc1,Dc2には混成集積回路装
置に特に高集積度が求められる場合には、それらを一体
形成した複合素子が使用される。
【0017】過電圧検出・保護回路(72a)〜(72
c)と(73a)〜(73c)は、同一回路構成のモノリ
シック集積回路であり、チップ形状で実装される。特
に、図4に参照番号(74)で示したドライバをもこの
モノリシック集積回路に同時形成する場合には著しく集
積度を向上させることができるばかりか、各回路間の配
線長が短くなって、ノイズの誘導が抑制される。この場
合、過電圧検出・保護回路(72a)〜(72c)と
(73a)〜(73c)は第1の基板(10)上に実施
されることになる。なお、基準電位が不定である上側ア
ームの過電圧検出・保護回路(72a)〜(72c)は
その制御信号を絶縁することにより共通制御が可能とな
る。そこで、図4は上側アームの過電圧検出・保護回路
(72b),(72c)に限り過電流検出信号により共
通制御されるよう便宜的に表現されている。
【0018】第2の絶縁金属基板(20)上に実装され
る制御回路(70)はチップ形状あるいはディスクリー
ト部品より形成されるマイクロコンピュータにより構成
され、特に高速性が要求される位置制御等の用途にはデ
ィジタル・シグナル・プロセッサ(DSP)が使用され
る。上記したように複数の小信号系およびパワー系の回
路素子(13)(23)(53)が搭載されたそれらの
基板(10)(20)(50)上にはそれらの基板(1
0)(20)(50)上に形成されたインバータ回路の
パワー部と制御部とを接続するための固着接続用パッド
(14)(24)(54)が形成されている。両基板
(10)(20)上に第1の基板(10)上に形成され
る第1の接続用パッド(14)は、その基板(10)の
一周端辺に略一列となるように形成される。そして、第
2の基板(20)上に形成される第2の接続用パッド
(24)は第1の基板(10)と重畳しない領域に略一
列となるように形成されている。第3の基板(50)上
に形成され、第1および第2の接続用パッド(14)
(24)と接続される第3の接続用パッド(54)は第
1および第2の接続用パッド(14)(24)と対応す
るように2列状に形成されている。それらの基板(1
0)(20)(50)上に形成された各接続用パッド
(14)(24)(54)上には、後述する弾性力を有
した接続手段(40)が当接されるために、接続信頼性
を向上させる必要があることから、表面をメッキ処理し
た銅片等の金属片(17)が半田付けされている。
【0019】パワー系回路素子が搭載される第3の基板
(50)上には図1に示す如く、ファストンピン等のパ
ワー用の外部リード端子(55)が基板(50)の両周
端部に設けられた固着パッド(56)上に半田付けされ
ている。従って、上記した接続用パッド(54)は固着
パッド(56)が設けられない周端部に形成されること
になる。
【0020】上述した第1、第2および第3の集積回路
基板(10)(20)(50)はケース材(30)によ
って夫々所定の間隔離間して配置される。かかるケース
材(30)は、例えばファイバグラス・レインホースP
ET(FRPET)により射出成形して得られ、本実施
例では略枠状に形成されている。ケース材(30)の具
体的サイズは、両基板(10)(20)のサイズによっ
て異なるが、両基板(10)(20)のサイズが上記し
たものである場合には、120mm×85mm×20m
mである。
【0021】このケース材(30)について更に説明す
ると、上述した通り枠状に形成され、その長手方向の相
対向する周端部には外部リード端子(55)を導出・固
定するための外部回路と接続するための複数の接続部
(31)が設けられている。そして、ケース材(30)
の接続部(31)が設けられてない領域には小信号系基
板(10)(20)とパワー系基板(50)の接続のた
めに用いられる複数の接続手段(40)を収納・保持す
るための複数の孔(32)が設けられている。この孔
(32)は、基板(10)(20)(50)上に設けら
れた接続用パッド(14)(24)(54)の長さに対
応するように形成されている。パワー基板(50)上に
形成された接続用パッド(54)は小信号系の2枚の基
板(10)(20)上に形成された夫々の接続用パッド
(14)(24)と接続されることから、2つの孔(3
2A)(32B)が必要である。即ち、一方の孔(32
A)は他方の孔(32B)と隣接して配置され、両孔
(32A)(32B)は夫々階段状になるように形成さ
れている。更に、ケース材(30)の略中央領域は第1
の基板(10)を収納するために凹部(35)が設けら
れている。従って、孔(32A)はこの凹部(35)の
領域内に形成されることから、他の孔(32B)と階段
状に配置されることになる。更にケース材(30)の表
面上には第2の基板(20)のコーナ部に設けられた孔
(26)と対応する突出部(33)が設けられている。
この突出部(33)はケース材(30)と一体形成され
るか、あるいは射出成形時に金属と一体形成することも
可能であり、大切なことは突出部(33)で第2の基板
(20)を押止できる構造であることである。この実施
例では、突出部(33)には第2の基板(20)をネジ
固定するために溝が設けられている。
【0022】次に第1〜第3の基板(10)(20)
(50)を接続するための接続手段(40)について説
明する。接続手段(40)は弾性力を有するものであれ
ば良く、本実施例では図3で示した構造のものを用い
る。接続手段(40)は絶縁体(41)とその絶縁体
(41)と一体形成された複数のリード端子(45)
(46)とから構成されている。即ち、絶縁体(41)
は、プレート状のもので、それぞれフラットな上面(4
2)と底面(43)とを有し、両接続用パッド(14)
(24)と合致する所定のパターン配列を有する複数の
孔(44)が上面から下面にかけて穿孔、貫通され、そ
の孔(44)内に接続用リードピンが収納され接続手段
(40)が構成されている。
【0023】一方の接続用ピン(45)は、絶縁体(4
1)に設けられた孔(44)の上側の口の縁に形成され
た突出部(47)に弾性係合され、絶縁体(41)の上
面から突出形成される。接続用ピン(45)と接続され
る他の接続用ピン(46)の接続部分(46’)は円筒
状に形成されている。その円筒状部によって接続用ピン
(46)が孔(44)内に保持されるもので、接続部分
(46’)は孔(44)の内壁に止着する突部(49)
を有しており、接続用ピン(46)が孔(44)内に固
定される。
【0024】接続部(46’)は上記したように孔(4
4)にぴったり嵌め込まれているために、接続部(4
6’)の上側の円すい状の先端部は接続用ピン(45)
側の接続部(45’)を弾性的に押し上げられた状態
で、絶縁体(41)によって両接続用ピン(45)(4
6)が一体化されている。従って、絶縁体(41)から
突出している接続用ピン(45)(46)にわずかな荷
重をかけるだけで両基板(10)(20)上に形成した
回路を接続することができる。本実施例では図3に示し
た接続手段を用いたが、弾性力を有するものであれば図
3に示した以外のものであっても同様の効果が得られ
る。
【0025】第1〜第3の基板(10)(20)(5
0)は以下のようにして一体化される。即ち、図1およ
び図2に示す如く、ケース材(30)の下面側に第3の
基板(20)がシリコン樹脂接着剤によってあらかじめ
固着固定される。この際、本実施例では、第3の基板
(50)には耐絶縁性を向上させるためのアルミニウム
基板からなる絶縁用基板(60)がシリコン接着剤(6
1)を介して接着されている。これは、図中からでは明
らかにされてないが、パワー系の第3の基板(50)上
では第3の基板(50)に形成された電位を安定化させ
る必要があるために、電源ラインあるいはグランドライ
ンと第3の基板(50)とを短絡させている事から生ず
る安全性を重要視したためである。従って、ケース材
(30)には第3の基板(50)および絶縁用基板(6
0)とが共にシリコン樹脂で固着されることになる。
【0026】第3の基板(50)とケース材(30)と
が固着されると、ケース材(30)内には第3の基板
(50)上に形成したパワー回路を保護すべくシリコン
・ゲル(90)が充填される。このシリコン・ゲル(9
0)は接続手段(40)が収納される孔(32A)(3
2B)内にも充填され、接続手段(40)と第3の基板
(50)上に形成された接続用パッド(54)との耐湿
性を向上させる。
【0027】ケース材(30)に設けられた2つの孔
(32A)(32B)内に上記した接続手段(40)を
収納配置する。この際、夫々の接続手段(40)の接続
用ピン(45)はケース材(30)の上面より若干突出
される様に配置される。そして、先ずケース材(30)
の上面側即ち、凹部(35)内に第1の基板(10)を
当接させる。次にその上面側に第2の基板(20)を配
置する。この際、第2の基板(20)には孔(26)が
設けられており、この孔(26)とケース材(30)上
に設けられた突出部(33)を合致させ、第2の基板
(20)をケース材(30)に押止する。この際、第1
の基板(10)と第2の基板(20)との離間距離を保
つために本実施例では両基板(10)(20)間に絶縁
体よりなるスペーサ80)が介在されている。このスペ
ーサ(80)はケース材(30)の構造を改良すること
で不要とすることは可能である。本実施例では、ケース
材(30)に設けられた突出部(33)がネジ止めでき
るように構成されるために、ケース材(30)と第2の
基板(20)とを当接させた後、ネジ止めすることで第
1および第2の基板(10)(20)をケース材(3
0)に押止することができる。
【0028】第1および第2の基板(10)(20)を
ケース材(30)に押止することで、弾性力を有した接
続手段(40)は圧縮され、その圧縮力によって、各基
板(10)(20)(50)上に形成された両接続用パ
ッド(14)(24)(54)が夫々接続され、小信号
基板(10)(20)とパワー基板(50)とが相互接
続される。即ち、各基板(10)(20)(50)上に
形成された接続用パッド(14)(24)は半田付けす
ることなく接続されると共に、小信号系の第1および第
2の基板(10)(20)とケース材(30)とは接着
剤により固着されない構造となる。
【0029】
【発明の効果】以上に詳述した如く、本発明に依れば、
3枚の基板を接続する際、従来の如き、接続用リード端
子を用いて半田付ける構造でないことおよびエポキシ充
填工程を不要とすることができることにより、混成集積
回路装置の生産性を著しく向上させることができる。
【0030】また、本発明に依れば、上記したように、
両基板が接続用リード端子で半田付けされない事および
ケース材と第1の基板とが押止される構造であることか
ら、完成後に不良等が発生した場合であっても容易に基
板の取り替えが可能である。更に、本発明では、3枚の
集積回路基板で例えば、インバータ用混成集積回路装置
を提供することができ、プリント基板を小型化にするこ
とができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置を示す斜視分解図で
ある。
【図2】図1のA−A断面図である。
【図3】本発明で用いられる接続手段を示す断面図であ
る。
【図4】インバータ制御回路図である。
【符号の説明】
(10) 第1の集積回路基板 (20) 第2の集積回路基板 (30) ケース材 (40) 接続手段 (50) 第3の集積回路基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に所望形状の導電路が形成さ
    れ、その導電路上に複数の回路素子が固着された少なく
    とも3枚の集積回路基板と、前記3枚の集積回路基板を
    夫々所定間隔離間配置するケース材と、前記集積回路基
    板の接続をする弾性力を有する複数個の接続手段とを具
    備し、 前記接続手段を前記ケース材に形成された複数の空間内
    に夫々収納し、前記ケース材を挾持するように前記集積
    回路基板を当接配置し、その中間部に少なくとも1枚の
    集積回路基板が配置され、前記集積回路基板と前記ケー
    ス材とを押止し、前記夫々の集積回路基板を前記接続手
    段で圧接接続したことを特徴とする混成集積回路装置。
  2. 【請求項2】 絶縁基板上に形成された導電路上に小信
    号系の複数の回路素子が固着され且つその基板周端部に
    複数の第1の接続用パッドが設けられた第1の集積回路
    基板と、絶縁基板上に形成された導電路上に小信号系の
    複数の回路素子が固着されたものであって、前記第1の
    集積回路基板と部分的に重畳するように配置され、重畳
    しない領域に他の集積回路基板と接続するための第2の
    接続用パッドが設けられた第2の集積回路基板と、絶縁
    金属基板上に形成された導電路上にパワー系の回路素子
    が固着されたものであって、前記第1および第2の集積
    回路基板上に設けられた両接続用パッドと重畳する領域
    に第3の接続用パッドが設けられた第3の集積回路基板
    と、前記夫々の集積回路基板を所定間隔離間配置するケ
    ース材と、前記夫々の集積回路基板の接続をする弾性力
    を有する複数個の接続手段とを具備し、 前記接続手段を前記ケース材に形成された複数の空間内
    に夫々収納し、前記ケース材を挾持するように前記第2
    および第3の集積回路基板を当接配置し、その中間部に
    前記第1の集積回路基板を配置して、前記夫々の集積回
    路基板とケース材とを押止し、前記パワー系回路と小信
    号系回路とを前記接続手段で圧接接続したことを特徴と
    する混成集積回路装置。
JP4199714A 1992-07-27 1992-07-27 混成集積回路装置 Pending JPH0645516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4199714A JPH0645516A (ja) 1992-07-27 1992-07-27 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4199714A JPH0645516A (ja) 1992-07-27 1992-07-27 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0645516A true JPH0645516A (ja) 1994-02-18

Family

ID=16412393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4199714A Pending JPH0645516A (ja) 1992-07-27 1992-07-27 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0645516A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986005395A1 (en) * 1985-03-14 1986-09-25 Chugai Seiyaku Kabushiki Kaisha Composition for treating skin disease
FR2758935A1 (fr) * 1997-01-28 1998-07-31 Matra Marconi Space France Boitier micro-electronique multi-niveaux
JP2015029403A (ja) * 2013-07-05 2015-02-12 パナソニックIpマネジメント株式会社 半導体装置
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986005395A1 (en) * 1985-03-14 1986-09-25 Chugai Seiyaku Kabushiki Kaisha Composition for treating skin disease
FR2758935A1 (fr) * 1997-01-28 1998-07-31 Matra Marconi Space France Boitier micro-electronique multi-niveaux
JP2015029403A (ja) * 2013-07-05 2015-02-12 パナソニックIpマネジメント株式会社 半導体装置
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构
CN109244045B (zh) * 2018-09-29 2024-04-05 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Similar Documents

Publication Publication Date Title
JP4459883B2 (ja) 半導体装置
US6421244B1 (en) Power module
KR0169265B1 (ko) 반도체장치
KR101444550B1 (ko) 반도체 모듈
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
JP4177571B2 (ja) 半導体装置
JP2002217363A (ja) 電力制御系電子回路装置及びその製造方法
JP3476612B2 (ja) 半導体装置
JPH0645721A (ja) 混成集積回路装置
JPH0645515A (ja) 混成集積回路装置
JPH0645516A (ja) 混成集積回路装置
JPH09321216A (ja) 電力用半導体装置
JP3629172B2 (ja) 圧接型半導体装置
JPH06283639A (ja) 混成集積回路
JP3308713B2 (ja) 電子機器
JP3133544B2 (ja) 混成集積回路
JP6846206B2 (ja) 半導体装置及び半導体装置の製造方法
JPH06291235A (ja) 混成集積回路
JP3096536B2 (ja) 混成集積回路
JP2019146323A (ja) 電源モジュール
JPH08204120A (ja) 電力用半導体モジュール
JPH079969B2 (ja) 高出力用混成集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JP2004228402A (ja) 半導体装置
JPH0786497A (ja) インテリジェントパワーモジュール