JPH0645721A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0645721A JPH0645721A JP4198409A JP19840992A JPH0645721A JP H0645721 A JPH0645721 A JP H0645721A JP 4198409 A JP4198409 A JP 4198409A JP 19840992 A JP19840992 A JP 19840992A JP H0645721 A JPH0645721 A JP H0645721A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- connecting means
- substrate
- conductive path
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Combinations Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【目的】 混成集積回路装置の完成後において、容易に
集積回路基板の取り替えができ、しかも製造作業性を従
来よりも著しく向上させることを目的とする。 【構成】 小信号系の回路素子（１３）が搭載された第
１の基板（１０）とパワー系の回路素子（２３）が搭載
された第２の基板（２０）と両基板（１０）（２０）を
離間するケース材（３０）と両基板（１０）（２０）を
接続する弾性力を有する接続手段（４０）とを備えた混
成集積回路装置の接続手段（４０）をケース材（３０）
に形成された空間（３２）に収納し、両基板（１０）
（２０）でケース材（３０）、接続手段（４０）を挾持
させて両基板（１０）（２０）上に形成した両接続用パ
ッド（１４）（２４）と接続手段（４０）を圧接接続す
る。
集積回路基板の取り替えができ、しかも製造作業性を従
来よりも著しく向上させることを目的とする。 【構成】 小信号系の回路素子（１３）が搭載された第
１の基板（１０）とパワー系の回路素子（２３）が搭載
された第２の基板（２０）と両基板（１０）（２０）を
離間するケース材（３０）と両基板（１０）（２０）を
接続する弾性力を有する接続手段（４０）とを備えた混
成集積回路装置の接続手段（４０）をケース材（３０）
に形成された空間（３２）に収納し、両基板（１０）
（２０）でケース材（３０）、接続手段（４０）を挾持
させて両基板（１０）（２０）上に形成した両接続用パ
ッド（１４）（２４）と接続手段（４０）を圧接接続す
る。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特にパワー回路と小信号回路とを備えた複数枚の集
積回路基板から構成される混成集積回路装置の改良に関
する。
し、特にパワー回路と小信号回路とを備えた複数枚の集
積回路基板から構成される混成集積回路装置の改良に関
する。
【０００２】
【従来の技術】近年、家電製品等の電気機器の小型化に
伴い、その電気機器を駆動させるための主要回路の小型
化が望まれることから、種々の混成集積回路装置が存在
している。混成集積回路装置はセラミックス基板、エポ
キシ基板あるいは金属基板上に所望形状の導電パターン
を形成し、そのパターン上に複数の回路素子が搭載接続
され、電気機器に適合した混成集積回路装置が提供され
る。そして、近年、大電流化、低ノイズ化という観点か
ら金属基板を使用した混成集積回路装置が注目されてい
る。
伴い、その電気機器を駆動させるための主要回路の小型
化が望まれることから、種々の混成集積回路装置が存在
している。混成集積回路装置はセラミックス基板、エポ
キシ基板あるいは金属基板上に所望形状の導電パターン
を形成し、そのパターン上に複数の回路素子が搭載接続
され、電気機器に適合した混成集積回路装置が提供され
る。そして、近年、大電流化、低ノイズ化という観点か
ら金属基板を使用した混成集積回路装置が注目されてい
る。
【０００３】ところで、金属基板を用いて高集積化した
混成集積回路装置は実開昭６３−１２８５４号公報に記
載されている。
混成集積回路装置は実開昭６３−１２８５４号公報に記
載されている。
【０００４】
【発明が解決しようとする課題】しかし、前記した実開
昭６３−１２８５４号公報に開示された混成集積回路装
置では、以下の課題がある。先ず、第１に両基板に半田
固着された外部リード端子の固着部分および両基板間の
接続を行うための接続用リード端子の半田固着部分の補
強をするために、両基板間の周端部にエポキシ樹脂充填
工程が必要であった。そのエポキシ樹脂の熱硬化時間が
約６〜８時間位必要であるため従来の混成集積回路装置
では生産効率が著しく低いという課題があった。
昭６３−１２８５４号公報に開示された混成集積回路装
置では、以下の課題がある。先ず、第１に両基板に半田
固着された外部リード端子の固着部分および両基板間の
接続を行うための接続用リード端子の半田固着部分の補
強をするために、両基板間の周端部にエポキシ樹脂充填
工程が必要であった。そのエポキシ樹脂の熱硬化時間が
約６〜８時間位必要であるため従来の混成集積回路装置
では生産効率が著しく低いという課題があった。
【０００５】第２に、両基板は樹脂製の枠状のケース材
とエポキシ系の接着剤によって強固に固着一体化されて
いるために、例えば一方の基板上に搭載した回路素子の
不良等によって回路誤動作が生じた場合にその基板のみ
の交換を行うことが極めて困難である。その理由は、上
述したように両基板はケース材と接着剤によって強固に
固着されていること、および両基板は接続用リード端子
で半田接続されているからである。従って、上述したよ
うに一方の基板が不良となった場合には混成集積回路装
置全体を不良品として取扱っていたため経済的損失が大
きいという課題がある。
とエポキシ系の接着剤によって強固に固着一体化されて
いるために、例えば一方の基板上に搭載した回路素子の
不良等によって回路誤動作が生じた場合にその基板のみ
の交換を行うことが極めて困難である。その理由は、上
述したように両基板はケース材と接着剤によって強固に
固着されていること、および両基板は接続用リード端子
で半田接続されているからである。従って、上述したよ
うに一方の基板が不良となった場合には混成集積回路装
置全体を不良品として取扱っていたため経済的損失が大
きいという課題がある。
【０００６】第３に、両基板の接続を両基板の周端部で
接続用リード端子を用いて半田接続されるために半田付
け作業が困難であり、作業性が低いという課題がある。
この発明は、上述した課題に鑑みてなされたものであ
り、この発明の目的は、混成集積回路装置の完成後にお
いて、容易に集積回路基板の取り替えができ、しかも製
造作業性を従来より著しく改善できる混成集積回路装置
を提供する事にある。
接続用リード端子を用いて半田接続されるために半田付
け作業が困難であり、作業性が低いという課題がある。
この発明は、上述した課題に鑑みてなされたものであ
り、この発明の目的は、混成集積回路装置の完成後にお
いて、容易に集積回路基板の取り替えができ、しかも製
造作業性を従来より著しく改善できる混成集積回路装置
を提供する事にある。
【０００７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁基板上に所望形状の導電路が形成され、その
導電路上に小信号系の複数の回路素子が固着され且つ絶
縁基板の周端部に複数の第１の接続用パッドが設けられ
た第１の集積回路基板と、絶縁金属基板上に所望形状の
導電路が形成され、その導電路上に複数のパワー系の回
路素子が固着され且つ前記第１の接続用パッドに対応す
る複数の第２の接続用パッドが設けられた第２の集積回
路基板と、第１および第２の集積回路基板を離間配置す
るケース材と、第１および第２の集積回路基板とを接続
する弾性力を有した接続手段とを具備した混成集積回路
装置の接続手段をケース材に形成された空間内に収納
し、第１および第２の集積回路基板でケース材および接
続手段を挾持させ且つ、第１および第２の接続用パッド
と接続手段を当接するように配置し押止することで第１
および第２の集積回路基板上に形成された小信号系回路
とパワー系回路とを接続手段で圧接接続したことを特徴
としている。
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁基板上に所望形状の導電路が形成され、その
導電路上に小信号系の複数の回路素子が固着され且つ絶
縁基板の周端部に複数の第１の接続用パッドが設けられ
た第１の集積回路基板と、絶縁金属基板上に所望形状の
導電路が形成され、その導電路上に複数のパワー系の回
路素子が固着され且つ前記第１の接続用パッドに対応す
る複数の第２の接続用パッドが設けられた第２の集積回
路基板と、第１および第２の集積回路基板を離間配置す
るケース材と、第１および第２の集積回路基板とを接続
する弾性力を有した接続手段とを具備した混成集積回路
装置の接続手段をケース材に形成された空間内に収納
し、第１および第２の集積回路基板でケース材および接
続手段を挾持させ且つ、第１および第２の接続用パッド
と接続手段を当接するように配置し押止することで第１
および第２の集積回路基板上に形成された小信号系回路
とパワー系回路とを接続手段で圧接接続したことを特徴
としている。
【０００８】
【作用】以上のように構成される混成集積回路装置にお
いては、開発段階あるいは完成後に一方の集積回路基板
が不良品となった場合であっても、従来の如き、エポキ
シ樹脂充填工程および両基板を接続する半田付けによる
接合部が存在しないために容易に取り替えが行える。
いては、開発段階あるいは完成後に一方の集積回路基板
が不良品となった場合であっても、従来の如き、エポキ
シ樹脂充填工程および両基板を接続する半田付けによる
接合部が存在しないために容易に取り替えが行える。
【０００９】一方、上記したように、この混成集積回路
装置ではエポキシ充填工程および両基板を接続する接続
用リード端子の半田固着付け工程が不要となるため生産
効率を著しく向上させることができる。
装置ではエポキシ充填工程および両基板を接続する接続
用リード端子の半田固着付け工程が不要となるため生産
効率を著しく向上させることができる。
【００１０】
【実施例】以下に、図１〜図４に示した実施例に基づい
て、本発明に係わる混成集積回路装置を詳細に説明す
る。図１は本発明の混成集積回路装置を示す斜視分解
図、図２は図１のＡ−Ａ断面図であり、小信号系回路素
子（１３）が搭載される第１の集積回路基板（１０）
と、パワー系回路素子（２３）が搭載される第２の集積
回路基板（２０）と、両基板（１０）（２０）を所定間
隔離間配置するケース材（３０）と、両基板（１０）
（２０）上に形成された回路を接続する接続手段（４
０）とから構成される。
て、本発明に係わる混成集積回路装置を詳細に説明す
る。図１は本発明の混成集積回路装置を示す斜視分解
図、図２は図１のＡ−Ａ断面図であり、小信号系回路素
子（１３）が搭載される第１の集積回路基板（１０）
と、パワー系回路素子（２３）が搭載される第２の集積
回路基板（２０）と、両基板（１０）（２０）を所定間
隔離間配置するケース材（３０）と、両基板（１０）
（２０）上に形成された回路を接続する接続手段（４
０）とから構成される。
【００１１】第１の集積回路基板（１０）上には小信号
系の回路素子（１３）が搭載されることから、エポキシ
樹脂基板、ガラスエポキシ基板、セラミックス基板、あ
るいは金属基板が用いられる。本実施例では、第１の集
積回路基板（１０）として金属基板を用いている。とこ
ろで、第２の集積回路基板（２０）上には、パワー系の
回路素子が搭載されるために、放熱特性を考慮して、本
実施例の第１の集積回路基板（１０）と同様に金属基板
が用いられる。
系の回路素子（１３）が搭載されることから、エポキシ
樹脂基板、ガラスエポキシ基板、セラミックス基板、あ
るいは金属基板が用いられる。本実施例では、第１の集
積回路基板（１０）として金属基板を用いている。とこ
ろで、第２の集積回路基板（２０）上には、パワー系の
回路素子が搭載されるために、放熱特性を考慮して、本
実施例の第１の集積回路基板（１０）と同様に金属基板
が用いられる。
【００１２】第１および第２の集積回路基板（１０）
（２０）に用いられる金属基板としては放熱特性と加工
性を考慮して略２ｍｍ厚のアルミニウム基板が使用され
る。そして、そのアルミニウム基板の表面には絶縁性お
よび表面処理の向上のために陽極酸化処理により数μｍ
〜数十μｍ厚の酸化アルミニウム膜が形成されている。
これら第１および第２の集積回路基板（１０）（２０）
は約１ｍ×１ｍサイズの金属板から所定サイズ、例えば
第１の基板（１０）にあっては７３ｍｍ×５０ｍｍ、第
２の基板（２０）にあっては８８ｍｍ×６１ｍｍサイズ
で個別に分割形成される。
（２０）に用いられる金属基板としては放熱特性と加工
性を考慮して略２ｍｍ厚のアルミニウム基板が使用され
る。そして、そのアルミニウム基板の表面には絶縁性お
よび表面処理の向上のために陽極酸化処理により数μｍ
〜数十μｍ厚の酸化アルミニウム膜が形成されている。
これら第１および第２の集積回路基板（１０）（２０）
は約１ｍ×１ｍサイズの金属板から所定サイズ、例えば
第１の基板（１０）にあっては７３ｍｍ×５０ｍｍ、第
２の基板（２０）にあっては８８ｍｍ×６１ｍｍサイズ
で個別に分割形成される。
【００１３】第１および第２の基板（１０）（２０）の
一主面には、エポキシ樹脂あるいはポリイミド樹脂等の
接着性を有する熱硬化性樹脂と約３５μｍ〜１０５μｍ
厚の銅箔とのクラッド材を温度約１５０℃〜１７０℃、
１平方センチメートル当り５０〜１００Ｋｇの圧力でホ
ットプレスした後、銅箔を所望形状にフォトエッチング
する等して所望形状の導電路（１１）（２１）が形成さ
れる。尚、前記した熱硬化性樹脂はこのホットプレス工
程で完全硬化して約１５μｍ〜３５μｍ厚の絶縁樹脂層
（１２）（２２）となる。
一主面には、エポキシ樹脂あるいはポリイミド樹脂等の
接着性を有する熱硬化性樹脂と約３５μｍ〜１０５μｍ
厚の銅箔とのクラッド材を温度約１５０℃〜１７０℃、
１平方センチメートル当り５０〜１００Ｋｇの圧力でホ
ットプレスした後、銅箔を所望形状にフォトエッチング
する等して所望形状の導電路（１１）（２１）が形成さ
れる。尚、前記した熱硬化性樹脂はこのホットプレス工
程で完全硬化して約１５μｍ〜３５μｍ厚の絶縁樹脂層
（１２）（２２）となる。
【００１４】第１の基板（１０）上に形成される導電路
（１１）には前記したように小信号系の複数の回路素子
（１３）が接続され、第２の基板（２０）上に形成され
る導電路（２１）にはパワー系の複数の回路素子（２
３）が接続される。例えば、図４に示したパワーインバ
ータ制御回路を例にすると、第１の基板（１０）上の導
電路（１１）上には、制御回路（７０）とその出力のバ
ッファ（７１）およびホトカプラＰＣ1〜ＰＣnを実装が
完装されている。第２の基板（２０）上の導電路（２
１）上にはスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2こ
れらスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2に並列接
続される慣流ダイオードＤa1，Ｄa2〜Ｄc1，Ｄc2、スイ
ッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2の被制御電極に並
列接続され、被制御電極間電圧を検出する過電圧検出・
保護回路（７２ａ）〜（７２ｃ），（７３ａ）〜（７３
ｃ）、スイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2の制御
電極を制御するドライバ（７４）、スイッチング素子Ｑ
a1，Ｑa2〜Ｑc1，Ｑc2に流れる電流を検出する電流検出
抵抗Ｒ0および複数のダイオードからなる整流回路（７
５）とが実装される。
（１１）には前記したように小信号系の複数の回路素子
（１３）が接続され、第２の基板（２０）上に形成され
る導電路（２１）にはパワー系の複数の回路素子（２
３）が接続される。例えば、図４に示したパワーインバ
ータ制御回路を例にすると、第１の基板（１０）上の導
電路（１１）上には、制御回路（７０）とその出力のバ
ッファ（７１）およびホトカプラＰＣ1〜ＰＣnを実装が
完装されている。第２の基板（２０）上の導電路（２
１）上にはスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2こ
れらスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2に並列接
続される慣流ダイオードＤa1，Ｄa2〜Ｄc1，Ｄc2、スイ
ッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2の被制御電極に並
列接続され、被制御電極間電圧を検出する過電圧検出・
保護回路（７２ａ）〜（７２ｃ），（７３ａ）〜（７３
ｃ）、スイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2の制御
電極を制御するドライバ（７４）、スイッチング素子Ｑ
a1，Ｑa2〜Ｑc1，Ｑc2に流れる電流を検出する電流検出
抵抗Ｒ0および複数のダイオードからなる整流回路（７
５）とが実装される。
【００１５】上記した第２の基板（２０）上に搭載され
るスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2は、同図に
は一例としてバイポーラトランジスタの記号が使用され
ているが、その他、パワーＭＯＳあるいはＩＧＢＴ等任
意の高速スイッチング素子が使用でき、第２の基板（２
０）上にヒートシンク（２８）を介してチップ形状で実
装される。また、このスイッチング素子Ｑa1，Ｑa2〜Ｑ
c1，Ｑc2とそのスイッチング素子に並列接続される慣流
ダイオードＤa1，Ｄa2〜Ｄc1，Ｄc2には混成集積回路装
置に特に高集積度が求められる場合には、それらを一体
形成した複合素子が使用される。
るスイッチング素子Ｑa1，Ｑa2〜Ｑc1，Ｑc2は、同図に
は一例としてバイポーラトランジスタの記号が使用され
ているが、その他、パワーＭＯＳあるいはＩＧＢＴ等任
意の高速スイッチング素子が使用でき、第２の基板（２
０）上にヒートシンク（２８）を介してチップ形状で実
装される。また、このスイッチング素子Ｑa1，Ｑa2〜Ｑ
c1，Ｑc2とそのスイッチング素子に並列接続される慣流
ダイオードＤa1，Ｄa2〜Ｄc1，Ｄc2には混成集積回路装
置に特に高集積度が求められる場合には、それらを一体
形成した複合素子が使用される。
【００１６】過電圧検出・保護回路（１２a）〜（１２
c）と（１４a）〜（１４c）は、後に詳細に説明する
が、同一回路構成のモノリシック集積回路であり、チッ
プ形状で実装される。特に、図４に参照番号（７４）で
示したドライバをもこのモノリシック集積回路に同時形
成する場合には著しく集積度を向上させることができる
ばかりか、各回路間の配線長が短くなって、ノイズの誘
導が抑制される。なお、基準電位が不定である上側アー
ムの過電圧検出・保護回路（７２ａ）〜（７２ｃ）はそ
の制御信号を絶縁することにより共通制御が可能とな
る。そこで、図４は上側アームの過電圧検出・保護回路
（７２ｂ），（７２ｃ）に限り過電流検出信号により共
通制御されるよう便宜的に表現されている。
c）と（１４a）〜（１４c）は、後に詳細に説明する
が、同一回路構成のモノリシック集積回路であり、チッ
プ形状で実装される。特に、図４に参照番号（７４）で
示したドライバをもこのモノリシック集積回路に同時形
成する場合には著しく集積度を向上させることができる
ばかりか、各回路間の配線長が短くなって、ノイズの誘
導が抑制される。なお、基準電位が不定である上側アー
ムの過電圧検出・保護回路（７２ａ）〜（７２ｃ）はそ
の制御信号を絶縁することにより共通制御が可能とな
る。そこで、図４は上側アームの過電圧検出・保護回路
（７２ｂ），（７２ｃ）に限り過電流検出信号により共
通制御されるよう便宜的に表現されている。
【００１７】第１の絶縁金属基板（１０）上に実装され
る制御回路（７０）はチップ形状あるいはディスクリー
ト部品より形成されるマイクロコンピュータにより構成
され、特に高速性が要求される位置制御等の用途にはデ
ィジタル・シグナル・プロセッサ（ＤＳＰ）が使用され
る。上記したように複数の小信号系およびパワー系の回
路素子（１３）（２３）が搭載された両基板（１０）
（２０）上には両基板（１０）（２０）上に形成された
インバータ回路のパワー部と制御部とを接続するための
固着接続用パッド（１４）（２４）が形成されている。
両基板（１０）（２０）上に形成された接続用パッド
（１４）（２４）は両基板（１０）（２０）の一側辺周
端部に略一列状に形成されている。さらに両接続用パッ
ド（１４）（２４）は共に相対向するようなピッチで形
成されている。そして、両接続用パッド（１４）（２
４）上には、後述する弾性力を有した接続手段（４０）
が当接されるために、それらの接続を確実に行うために
表面をメッキ処理した銅片等の金属片が半田付けされて
いる。
る制御回路（７０）はチップ形状あるいはディスクリー
ト部品より形成されるマイクロコンピュータにより構成
され、特に高速性が要求される位置制御等の用途にはデ
ィジタル・シグナル・プロセッサ（ＤＳＰ）が使用され
る。上記したように複数の小信号系およびパワー系の回
路素子（１３）（２３）が搭載された両基板（１０）
（２０）上には両基板（１０）（２０）上に形成された
インバータ回路のパワー部と制御部とを接続するための
固着接続用パッド（１４）（２４）が形成されている。
両基板（１０）（２０）上に形成された接続用パッド
（１４）（２４）は両基板（１０）（２０）の一側辺周
端部に略一列状に形成されている。さらに両接続用パッ
ド（１４）（２４）は共に相対向するようなピッチで形
成されている。そして、両接続用パッド（１４）（２
４）上には、後述する弾性力を有した接続手段（４０）
が当接されるために、それらの接続を確実に行うために
表面をメッキ処理した銅片等の金属片が半田付けされて
いる。
【００１８】パワー系回路素子が搭載される第２の基板
（２０）上には図１に示す如く、ファストンピン等のパ
ワー用の外部リード端子（２５）が基板（２０）の両周
端部に設けられた固着パッド（２６）上に半田付けされ
ている。従って、上記した接続用パッド（２４）は固着
パッド（２６）が設けられない周端部に形成されること
になる。
（２０）上には図１に示す如く、ファストンピン等のパ
ワー用の外部リード端子（２５）が基板（２０）の両周
端部に設けられた固着パッド（２６）上に半田付けされ
ている。従って、上記した接続用パッド（２４）は固着
パッド（２６）が設けられない周端部に形成されること
になる。
【００１９】上述した第１および第２の集積回路基板
（１０）（２０）はケース材（３０）によって所定の間
隔離間して配置される。かかるケース材（３０）は、例
えばファイバグラス・レインホースＰＥＴ（ＦＲＰＥ
Ｔ）により射出成形して得られ、本実施例では略枠状に
形成されている。ケース材（３０）の具体的サイズは、
両基板（１０）（２０）のサイズによって異なるが、両
基板（１０）（２０）のサイズが上記したものである場
合には、１２０ｍｍ×８５ｍｍ×２０ｍｍである。
（１０）（２０）はケース材（３０）によって所定の間
隔離間して配置される。かかるケース材（３０）は、例
えばファイバグラス・レインホースＰＥＴ（ＦＲＰＥ
Ｔ）により射出成形して得られ、本実施例では略枠状に
形成されている。ケース材（３０）の具体的サイズは、
両基板（１０）（２０）のサイズによって異なるが、両
基板（１０）（２０）のサイズが上記したものである場
合には、１２０ｍｍ×８５ｍｍ×２０ｍｍである。
【００２０】このケース材（３０）について更に説明す
ると、上述した通り枠状に形成され、その長手方向の相
対向する周端部には外部リード端子（２５）を導出・固
定するための外部回路と接続するための複数の接続部
（３１）が設けられている。そして、ケース材（３０）
の接続部（３１）が設けられてない領域には両基板（１
０）（２０）の接続のために用いられる接続手段（４
０）を収納・保持するための孔（３２）が設けられてい
る。この孔（３２）は、両基板（１０）（２０）上に設
けられた接続用パッド（１４）（２４）の長さに対応す
るように形成されている。従って、本実施例では接続用
パッド（１４）（２４）は一列状に形成されるために孔
（３２）も同様に一列状に形成される。仮に両接続パッ
ド（１４）（２４）が二列に形成された場合には孔（３
２）も二列形成されることになる。更にケース材（３
０）の表面上には第１の基板（１０）のコーナ部に設け
られた孔（１６）と対応する突出部（３３）が設けられ
ている。この突出部（３３）はケース材（３０）と一体
形成されるか、あるいは射出成形時に金属と一体形成す
ることも可能であり、大切なことは突出部（３３）で第
１の基板（１０）を押止できる構造であることである。
この実施例では、突出部（３３）には第１の基板（１
０）をネジ固定するために溝が設けられている。
ると、上述した通り枠状に形成され、その長手方向の相
対向する周端部には外部リード端子（２５）を導出・固
定するための外部回路と接続するための複数の接続部
（３１）が設けられている。そして、ケース材（３０）
の接続部（３１）が設けられてない領域には両基板（１
０）（２０）の接続のために用いられる接続手段（４
０）を収納・保持するための孔（３２）が設けられてい
る。この孔（３２）は、両基板（１０）（２０）上に設
けられた接続用パッド（１４）（２４）の長さに対応す
るように形成されている。従って、本実施例では接続用
パッド（１４）（２４）は一列状に形成されるために孔
（３２）も同様に一列状に形成される。仮に両接続パッ
ド（１４）（２４）が二列に形成された場合には孔（３
２）も二列形成されることになる。更にケース材（３
０）の表面上には第１の基板（１０）のコーナ部に設け
られた孔（１６）と対応する突出部（３３）が設けられ
ている。この突出部（３３）はケース材（３０）と一体
形成されるか、あるいは射出成形時に金属と一体形成す
ることも可能であり、大切なことは突出部（３３）で第
１の基板（１０）を押止できる構造であることである。
この実施例では、突出部（３３）には第１の基板（１
０）をネジ固定するために溝が設けられている。
【００２１】次に両基板（１０）（２０）を接続するた
めの接続手段（４０）について説明する。接続手段（４
０）は弾性力を有するものであれば良く、本実施例では
図３で示した構造のものを用いる。接続手段（４０）は
絶縁体（４１）とその絶縁体（４１）と一体形成された
複数のリード端子（４５）（４６）とから構成されてい
る。即ち、絶縁体（４１）は、プレート状のもので、そ
れぞれフラットな上面（４２）と底面（４３）とを有
し、両接続用パッド（１４）（２４）と合致する所定の
パターン配列を有する複数の孔（４４）が上面から下面
にかけて穿孔、貫通され、その孔（４４）内に接続用リ
ードピンが収納され接続手段（４０）が構成されてい
る。
めの接続手段（４０）について説明する。接続手段（４
０）は弾性力を有するものであれば良く、本実施例では
図３で示した構造のものを用いる。接続手段（４０）は
絶縁体（４１）とその絶縁体（４１）と一体形成された
複数のリード端子（４５）（４６）とから構成されてい
る。即ち、絶縁体（４１）は、プレート状のもので、そ
れぞれフラットな上面（４２）と底面（４３）とを有
し、両接続用パッド（１４）（２４）と合致する所定の
パターン配列を有する複数の孔（４４）が上面から下面
にかけて穿孔、貫通され、その孔（４４）内に接続用リ
ードピンが収納され接続手段（４０）が構成されてい
る。
【００２２】一方の接続用ピン（４５）は、絶縁体（４
１）に設けられた孔（４４）の上側の口の縁に形成され
た突出部（４７）に弾性係合され、絶縁体（４１）の上
面から突出形成される。接続用ピン（４５）と接続され
る他の接続用ピン（４６）の接続部分（４６’）は円筒
状に形成されている。その円筒状部によって接続用ピン
（４６）が孔（４４）内に保持されるもので、接続部分
（４６’）は孔（４４）の内壁に止着する突部（４９）
を有しており、接続用ピン（４６）が孔（４４）内に固
定される。
１）に設けられた孔（４４）の上側の口の縁に形成され
た突出部（４７）に弾性係合され、絶縁体（４１）の上
面から突出形成される。接続用ピン（４５）と接続され
る他の接続用ピン（４６）の接続部分（４６’）は円筒
状に形成されている。その円筒状部によって接続用ピン
（４６）が孔（４４）内に保持されるもので、接続部分
（４６’）は孔（４４）の内壁に止着する突部（４９）
を有しており、接続用ピン（４６）が孔（４４）内に固
定される。
【００２３】接続部（４６’）は上記したように孔（４
４）にぴったり嵌め込まれているために、接続部（４
６’）の上側の円すい状の先端部は接続用ピン（４５）
側の接続部（４５’）を弾性的に押し上げられた状態
で、絶縁体（４１）によって両接続用ピン（４５）（４
６）が一体化されている。従って、絶縁体（４１）から
突出している接続用ピン（４５）（４６）にわずかな荷
重をかけるだけで両基板（１０）（２０）上に形成した
回路を接続することができる。本実施例では図３に示し
た接続手段を用いたが、弾性力を有するものであれば図
３に示した以外のものであっても同様の効果が得られ
る。
４）にぴったり嵌め込まれているために、接続部（４
６’）の上側の円すい状の先端部は接続用ピン（４５）
側の接続部（４５’）を弾性的に押し上げられた状態
で、絶縁体（４１）によって両接続用ピン（４５）（４
６）が一体化されている。従って、絶縁体（４１）から
突出している接続用ピン（４５）（４６）にわずかな荷
重をかけるだけで両基板（１０）（２０）上に形成した
回路を接続することができる。本実施例では図３に示し
た接続手段を用いたが、弾性力を有するものであれば図
３に示した以外のものであっても同様の効果が得られ
る。
【００２４】第１および第２の基板（１０）（２０）は
以下のようにして一体化される。即ち、図１および図２
に示す如く、ケース材（３０）の下面側に第２の基板
（２０）がシリコン樹脂接着剤によってあらかじめ固着
固定される。この際、本実施例では、第２の基板（２
０）には耐絶縁性を向上させるためのアルミニウム基板
からなる絶縁用基板（５０）がシリコン接着剤（５１）
を介して接着されている。これは、図中からでは明らか
にされてないが、パワー系の第２の基板（２０）上では
第２の基板（２０）に形成された電位を安定化させる必
要があるために、電源ラインあるいはグランドラインと
第２の基板（２０）とを短絡させている事から生ずる安
全性を重要視したためである。従って、ケース材（３
０）には第２の基板（２０）および絶縁用基板（５０）
とが共にシリコン樹脂で固着されることになる。
以下のようにして一体化される。即ち、図１および図２
に示す如く、ケース材（３０）の下面側に第２の基板
（２０）がシリコン樹脂接着剤によってあらかじめ固着
固定される。この際、本実施例では、第２の基板（２
０）には耐絶縁性を向上させるためのアルミニウム基板
からなる絶縁用基板（５０）がシリコン接着剤（５１）
を介して接着されている。これは、図中からでは明らか
にされてないが、パワー系の第２の基板（２０）上では
第２の基板（２０）に形成された電位を安定化させる必
要があるために、電源ラインあるいはグランドラインと
第２の基板（２０）とを短絡させている事から生ずる安
全性を重要視したためである。従って、ケース材（３
０）には第２の基板（２０）および絶縁用基板（５０）
とが共にシリコン樹脂で固着されることになる。
【００２５】第２の基板（２０）とケース材（３０）と
が固着されると、ケース材（３０）内には第２の基板
（２０）上に形成したパワー回路を保護すべくシリコン
・ゲル（９０）が充填される。このシリコン・ゲル（９
０）は接続手段（４０）が収納される孔（３２）内にも
充填され、接続手段（４０）と第２の基板（２０）上に
形成された接続用パッド（２４）との耐湿性を向上させ
る。
が固着されると、ケース材（３０）内には第２の基板
（２０）上に形成したパワー回路を保護すべくシリコン
・ゲル（９０）が充填される。このシリコン・ゲル（９
０）は接続手段（４０）が収納される孔（３２）内にも
充填され、接続手段（４０）と第２の基板（２０）上に
形成された接続用パッド（２４）との耐湿性を向上させ
る。
【００２６】ケース材（３０）の孔（３２）内に上記し
た接続手段（４０）を収納配置する。この際、接続手段
（４０）の接続用ピン（４５）はケース材（３０）の上
面より若干突出される様に配置される。そして、ケース
材（３０）の上面側に第１の基板（１０）を当接させ
る。この際、第１の基板（１０）には孔（１６）が設け
られており、この孔（１６）とケース材（３０）上に設
けられた突出部（３３）を合致させ、第１の基板（１
０）をケース材（３０）に押止する。本実施例では、ケ
ース材（３０）に設けられた突出部（３３）がネジ止め
できるように構成されるために、ケース材（３０）と第
１の基板（１０）とを当接させた後、ネジ止めすること
で第１の基板（１０）をケース材（３０）に押止するこ
とができる。
た接続手段（４０）を収納配置する。この際、接続手段
（４０）の接続用ピン（４５）はケース材（３０）の上
面より若干突出される様に配置される。そして、ケース
材（３０）の上面側に第１の基板（１０）を当接させ
る。この際、第１の基板（１０）には孔（１６）が設け
られており、この孔（１６）とケース材（３０）上に設
けられた突出部（３３）を合致させ、第１の基板（１
０）をケース材（３０）に押止する。本実施例では、ケ
ース材（３０）に設けられた突出部（３３）がネジ止め
できるように構成されるために、ケース材（３０）と第
１の基板（１０）とを当接させた後、ネジ止めすること
で第１の基板（１０）をケース材（３０）に押止するこ
とができる。
【００２７】第１の基板（１０）をケース材（３０）に
押止することで、弾性力を有した接続手段（４０）は圧
縮され、その圧縮力によって、両基板（１０）（２０）
上に形成された両接続用パッド（１４）（２４）が接続
され両基板（１０）（２０）が相互接続される。即ち、
両基板（１０）（２０）上に形成された接続用パッド
（１４）（２４）は半田付けすることなく接続されると
共に、第１の基板（１０）とケース材（３０）とは接着
剤により固着されない構造となる。
押止することで、弾性力を有した接続手段（４０）は圧
縮され、その圧縮力によって、両基板（１０）（２０）
上に形成された両接続用パッド（１４）（２４）が接続
され両基板（１０）（２０）が相互接続される。即ち、
両基板（１０）（２０）上に形成された接続用パッド
（１４）（２４）は半田付けすることなく接続されると
共に、第１の基板（１０）とケース材（３０）とは接着
剤により固着されない構造となる。
【００２８】
【発明の効果】以上に詳述した如く、本発明に依れば、
両基板を接続する際、従来の如き、接続用リード端子を
用いて半田付ける構造でないことおよびエポキシ充填工
程を不要とすることができることにより、混成集積回路
装置の生産性を著しく向上させることができる。
両基板を接続する際、従来の如き、接続用リード端子を
用いて半田付ける構造でないことおよびエポキシ充填工
程を不要とすることができることにより、混成集積回路
装置の生産性を著しく向上させることができる。
【００２９】また、本発明に依れば、上記したように、
両基板が接続用リード端子で半田付けされない事および
ケース材と第１の基板とが押止される構造であることか
ら、完成後に不良等が発生した場合であっても容易に基
板の取り替えが可能である。
両基板が接続用リード端子で半田付けされない事および
ケース材と第１の基板とが押止される構造であることか
ら、完成後に不良等が発生した場合であっても容易に基
板の取り替えが可能である。
【図１】本発明の混成集積回路装置を示す斜視分解図で
ある。
ある。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明で用いられる接続手段を示す断面図であ
る。
る。
【図４】インバータ制御回路図である。
（１０） 第１の集積回路基板 （２０） 第２の集積回路基板 （３０） ケース材 （４０） 接続手段
Claims (2)
- 【請求項１】 一方の絶縁基板上に所望形状の導電路が
形成され、その導電路上に複数の回路素子が固着された
第１の集積回路基板と、他方の絶縁基板上に所望形状の
導電路が形成され、その導電路上に複数の回路素子が固
着された第２の集積回路基板と、前記第１および第２の
集積回路基板を離間配置するケース材と、前記第１およ
び第２の集積回路基板とを接続する弾性力を有した接続
手段とを具備し、 前記接続手段を前記ケース材に形成された空間内に収納
し、前記第１および第２の集積回路基板で前記ケース材
および接続手段を挾持するように当接配置し押止するこ
とで前記第１および第２の集積回路基板を前記接続手段
で圧接接続したことを特徴とする混成集積回路装置。 - 【請求項２】 絶縁基板上に所望形状の導電路が形成さ
れ、その導電路上に小信号系の複数の回路素子が固着さ
れ且つ前記絶縁基板の周端部に複数の第１の接続用パッ
ドが設けられた第１の集積回路基板と、絶縁金属基板上
に所望形状の導電路が形成され、その導電路上に複数の
パワー系の回路素子が固着され且つ前記第１の接続用パ
ッドに対応する複数の第２の接続用パッドが設けられた
第２の集積回路基板と、前記第１および第２の集積回路
基板を離間配置するケース材と、前記第１および第２の
集積回路基板とを接続する弾性力を有した接続手段とを
具備し、 前記接続手段を前記ケース材に形成された空間内に収納
し、前記第１および第２の集積回路基板で前記ケース材
および接続手段を挾持させ且つ、前記第１および第２の
接続用パッドと接続手段を当接するように配置し押止す
ることで前記第１および第２の集積回路基板上に形成さ
れた小信号系回路とパワー系回路とを前記接続手段で圧
接接続したことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198409A JPH0645721A (ja) | 1992-07-24 | 1992-07-24 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198409A JPH0645721A (ja) | 1992-07-24 | 1992-07-24 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645721A true JPH0645721A (ja) | 1994-02-18 |
Family
ID=16390648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198409A Pending JPH0645721A (ja) | 1992-07-24 | 1992-07-24 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645721A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| FR2758935A1 (fr) * | 1997-01-28 | 1998-07-31 | Matra Marconi Space France | Boitier micro-electronique multi-niveaux |
| JP2001144249A (ja) * | 1999-11-15 | 2001-05-25 | Nippon Inter Electronics Corp | 複合半導体装置 |
| US6421244B1 (en) | 1999-12-28 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| EP1601016A2 (de) | 2004-05-25 | 2005-11-30 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Anordnung in Schraub-Druckkontakierung mit einem Leistungshalbleitermodul |
| KR100796540B1 (ko) * | 2000-12-22 | 2008-01-21 | 스미또모 가가꾸 가부시끼가이샤 | 알루민산염 형광체의 제조 방법 |
| JP2009146944A (ja) * | 2007-12-11 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011187564A (ja) * | 2010-03-05 | 2011-09-22 | Keihin Corp | 半導体装置 |
| JP2015207582A (ja) * | 2014-04-17 | 2015-11-19 | 三菱電機株式会社 | 電力半導体装置およびその製造方法 |
| US9634407B2 (en) | 2014-12-05 | 2017-04-25 | Dai-Ichi Seiko Co., Ltd. | Terminal module |
-
1992
- 1992-07-24 JP JP4198409A patent/JPH0645721A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| FR2758935A1 (fr) * | 1997-01-28 | 1998-07-31 | Matra Marconi Space France | Boitier micro-electronique multi-niveaux |
| JP2001144249A (ja) * | 1999-11-15 | 2001-05-25 | Nippon Inter Electronics Corp | 複合半導体装置 |
| US6421244B1 (en) | 1999-12-28 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| KR100796540B1 (ko) * | 2000-12-22 | 2008-01-21 | 스미또모 가가꾸 가부시끼가이샤 | 알루민산염 형광체의 제조 방법 |
| EP1601016A2 (de) | 2004-05-25 | 2005-11-30 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Anordnung in Schraub-Druckkontakierung mit einem Leistungshalbleitermodul |
| EP1601016A3 (de) * | 2004-05-25 | 2009-11-11 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Anordnung in Schraub-Druckkontakierung mit einem Leistungshalbleitermodul |
| JP2009146944A (ja) * | 2007-12-11 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP4523632B2 (ja) * | 2007-12-11 | 2010-08-11 | 三菱電機株式会社 | 半導体装置 |
| JP2011187564A (ja) * | 2010-03-05 | 2011-09-22 | Keihin Corp | 半導体装置 |
| JP2015207582A (ja) * | 2014-04-17 | 2015-11-19 | 三菱電機株式会社 | 電力半導体装置およびその製造方法 |
| US9634407B2 (en) | 2014-12-05 | 2017-04-25 | Dai-Ichi Seiko Co., Ltd. | Terminal module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436672B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6421244B1 (en) | Power module | |
| KR101444550B1 (ko) | 반도체 모듈 | |
| JPH0722576A (ja) | 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法 | |
| JP2002217363A (ja) | 電力制御系電子回路装置及びその製造方法 | |
| JP2003100987A (ja) | 半導体装置 | |
| JPH0645721A (ja) | 混成集積回路装置 | |
| JPH0645515A (ja) | 混成集積回路装置 | |
| JP2000058372A (ja) | セラミックコンデンサ実装構造 | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JPH0645516A (ja) | 混成集積回路装置 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JP3308713B2 (ja) | 電子機器 | |
| JP2004349300A (ja) | 半導体装置及びその製造方法 | |
| JP6846206B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2869771B2 (ja) | 電力用半導体モジュール | |
| JP2003218306A (ja) | 半導体装置およびその製造方法 | |
| JPH06291235A (ja) | 混成集積回路 | |
| JPS62173749A (ja) | 半導体装置 | |
| JP2019146323A (ja) | 電源モジュール | |
| JPH06283638A (ja) | 混成集積回路 | |
| JP2004228402A (ja) | 半導体装置 | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH04152558A (ja) | 圧接型半導体装置 |