JPH0627644B2 - 光学式座標検出装置 - Google Patents

光学式座標検出装置

Info

Publication number
JPH0627644B2
JPH0627644B2 JP6216087A JP6216087A JPH0627644B2 JP H0627644 B2 JPH0627644 B2 JP H0627644B2 JP 6216087 A JP6216087 A JP 6216087A JP 6216087 A JP6216087 A JP 6216087A JP H0627644 B2 JPH0627644 B2 JP H0627644B2
Authority
JP
Japan
Prior art keywords
coordinate
signal
output
detection
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6216087A
Other languages
English (en)
Other versions
JPS63228005A (ja
Inventor
純一 大内
弘明 佐々木
和男 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP6216087A priority Critical patent/JPH0627644B2/ja
Priority to US07/141,118 priority patent/US4959805A/en
Publication of JPS63228005A publication Critical patent/JPS63228005A/ja
Publication of JPH0627644B2 publication Critical patent/JPH0627644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、座標入力操作がなされて入力座標が同じ位置
に留まる間は重複した入力座標が出力されないようにし
た光学式座標検出装置に関するものである。
(従来の技術) 一般的に光学式座標検出装置は、光源とこれに対応する
受光素子を所定ピッチで複数対配設し、カウンタ回路か
ら出力されるカウンタ値に応じて光源を順次駆動し、座
標入力操作により光路が遮断されて対応する受光素子が
受光できないと検出信号を出力し、この検出信号に対応
するカウンタ値が入力座標として検出される。なお、X
−Y座標で座標検出を行う装置は、X軸方向およびY軸
方向に、光源とこれに対応する受光素子が複数対配設さ
れる。
そして、従来の光学式座標検出装置にあっては、一回の
スキャンが終了する毎に検出された入力座標または座標
入力がなされなかったことを示す未検知コードがホスト
コンピュータ等へ出力される。またホストコンピュータ
等からの信号により次のスキャンが開始される。
(発明が解決しようとする問題点) 上記した従来の光学式座標検出装置にあっては、一回の
スキャンが終了する毎に入力座標等が出力されるので、
入力座標が同じ位置に留まっていても重複した入力座標
がスキャン毎にホストコンピュータ等へ出力される。こ
こで、入力座標の軌跡を検出するために本発明装置が用
いられる場合にあっては、入力座標が静止して同じ位置
に留まっている間の重複した入力座標はデータとして不
要であり、位置が順次相違する入力座標のみが必要とな
る。そして、スキャン毎に同じ入力座標であっても重複
してホストコンピュータ等に出力されることは、これが
与えられるホストコンピュータ等の負担が不必要に大き
くなる。そこで、座標入力操作の軌跡を形成するために
必要な相違した入力座標のみが出力されることが望まし
い。
本発明の目的は、上記した従来の光学式座標検出装置の
事情に鑑みてなされたもので、重複した入力座標が出力
されないようにした光学式座標検出装置を提供すること
にある。
(問題点を解決するための手段) かかる目的を達成するために、本発明の光学式座標検出
装置は、光源とこれに対応する受光素子を複数対配設
し、カウンタ回路から出力されるカウンタ値に応じて前
記光源を順次駆動してスキャンさせ、座標入力操作によ
り光路が遮断されて対応する受光素子が受光できないと
検出信号を出力して前記カウンタ値に対応する入力座標
の検出がなされる光学式座標検出装置において、前記検
出信号に応じた入力座標を記憶する座標記憶手段と、こ
の座標記憶手段に記憶されている前のスキャンの入力座
標と現在のスキャンによる新たな入力座標とを比較し、
前記2つの入力座標が一致すれば入力座標を出力させる
ことなく次のスキャンを開始させ、相違すれば新たな入
力座標を出力し前記座標記憶手段に記憶させるとともに
次のスキャンを開始させる手段と、を備えて構成されて
いる。
(作用) 前のスキャンにより検出された検出信号に応じた入力座
標と、現在のスキャンにより検出された検出信号に応じ
た入力座標とを比較し、一致すれば入力座標を出力させ
ずに次のスキャンを開始して重複した入力座標を出力さ
せない。そして、相違すれば、新たな入力座標を出力し
記憶を書き換えるとともに次のスキャンを開始させて、
座標入力操作の軌跡を形成するために必要な入力座標の
みが出力される。
(実施例) 以下、本発明の実施例を第1図ないし第3図を参照して
説明する。第1図は、本発明の光学式座標検出装置の一
実施例のブロック回路図であり、第2図は、第1図の比
較部のブロック回路図であり、第3図は、本発明の主た
る動作のフローチャートである。
まず、第1図により全体の構造を説明する。第1図にお
いて、ホストコンピュータからクロック信号aがカウン
タ回路1に与えられ、このカウンタ回路1のカウンタ値
bが切換器2とパルス発生器3と座標検出部4および比
較部5に与えられる。また、ホストコンピュータからリ
セット信号cがカウンタ回路1と比較部5と検出開始座
標メモリ6と連続カウンタ回路7および切換器24に与え
られる。そして、パルス発生器3から駆動信号dが座標
検出部4に与えられ、検出信号eが増幅回路8を介して
比較部5に与えられる。さらに、ホストコンピュータか
ら検出精度切換信号fが4つの連動する切換器9,10,
11,12に与えられる。カウンタ回路1のカウンタ値が切
換器2を介して検出開始座標メモリ6に与えられ、この
検出開始座標メモリ6で記憶されたカウンタ値gが切換
器9を介して直接または2倍の乗算器13を介して切換器
10に与えられ、この切換器10を介して加算器14に与えら
れる。また、連続カウンタ回路7のカウンタ値hは切換
器11を介して1/2倍の除算器15を介してまたは直接に
切換器12に与えられ、この切換器12を介して加算器14に
与えられる。この加算器14の演算値iは、切換器16を介
して座標記憶手段である出力コードメモリ17に与えら
れ、コードに変換されるとともに記憶される。また、エ
ラーコードメモリ19よりエラーコードが切換器20を介し
て出力コードメモリ17に与えられて記憶され、未検知コ
ードメモリ21より未検知コードが切換器22を介して出力
コードメモリ17に与えられて記憶される。そして、出力
コードメモリ17の出力が切換器23を介して出力制御部18
に与えられる。比較部5から信号jが切換器2に与えら
れ、信号kが連続カウンタ回路7に与えられ、信号lが
カウンタ回路1と切換器16および出力コード比較器25に
与えられ、信号mがカウンタ回路1と切換器20および出
力コード比較器25に与えられ、信号nが切換器22,23に
与えられ、信号oがカウンタ回路1に与えられる。前回
出力コードメモリ26には、未検知コードメモリ21の未検
知コードが切換器24を介して与えられ、さらに出力コー
ドメモリ17の出力が切換器23を介して与えられて記憶さ
れる。そして、この前回出力コードメモリ26の出力と出
力コードメモリ17の出力が出力コード比較器25に与えら
れ、その出力信号yが切換器23に与えられる。さらに、
出力制御部18にホストコンピュータから出力制御信号p
が与えられ、出力データqがホストコンピュータに与え
られる。
次に、第2図により比較部5を説明する。第2図におい
て、検出信号eが検出有無比較器31に与えられ、検出信
号が存在すれは検出開始比較器32に信号rが与えられ、
存在しなければ連続フラグメモリ33に信号sが与えられ
る。そして、検出開始比較器32は、検出開始フラグメモ
リ34がリセット状態であるかセット状態であるかを判別
し、リセット状態であれば、検出開始フラグメモリ34お
よび連続フラグメモリ33をセット状態とし、単独カウン
タ35を1だけインクリメントするとともに切換器2を一
時的に閉成する信号jが出力され、セット状態であれば
連続検出比較器36に信号tが与えられる。この信号tが
与えられた連続検出比較器36は連続フラグメモリ33がリ
セット状態であるかセット状態であるかを判別し、リセ
ット状態であれば単独カウンタ35を1だけインクリメン
トし、セット状態であれば連続カウンタ回路7に信号k
を与える。
また、スキャン終了カウンタ値メモリ37に予め一回のス
キャンを終了するカウンタ値が記憶されており、このス
キャン終了カウンタ値uがスキャン終了比較器38に与え
られる。このスキャン終了比較器38にはカウンタ値bが
与えられ、スキャン終了カウンタ値uとカウンタ値bが
一致するとエラー未検出比較器39と検出開始フラックメ
モリ34に信号vを与える。そして、信号vを与えられた
エラー未検出比較器39は、単独カウンタ35のカウンタ値
wが“0”であれば信号xを検出フラグ比較器40に与
え、“1”であれば信号lを加算器14に接続される切換
器16とカウンタ回路1と単独カウンタ35と出力コード比
較器25および検出フラグメモリ41に与え、“2以上”で
あれば信号mをエラーコードメモリ19に接続される切換
器20とカウンタ回路1と単独カウンタ35と出力コード比
較器25および検出フラグメモリ41に与える。さらに、検
出フラグ比較器40は、信号xが与えられたときの検出フ
ラグメモリ41の状態で、信号nを切換器22,23に与え、
または信号oをカウンタ回路1に与える。なお、リセッ
ト信号cが検出開始フラグメモリ34および単独カウンタ
35に与えられる。
かかる構成の動作を第3図を参照して説明する。リセッ
ト信号cが解除されると、カウンタ回路1はカウントを
開始するとともに座標検出部4で光源が順次に駆動され
て一回のスキャンが開始される(第3図ステップa)。
そして、座標入力操作がなされて座標検出部4から最初
の検出信号eが比較部5に与えられると、検出有無比較
器31が検出開始比較器32を動作させる。ここで、検出開
始フラグメモリ34はリセット状態にあり、信号jが出力
されて検出開始フラグメモリ34と連続フラグメモリ33が
セット状態とされ、単独カウンタ35がインクリメントさ
れて“1”となり、切換器2が一時的に閉成されてカウ
ンタ回路1のカウンタ値が検出開始座標メモリ6に記憶
される。一回のスキャンで続いて検出信号eが比較部5
に与えられると、検出開始比較部32は検出開始フラグメ
モリ34がセット状態にあるので、連続検出比較器36に信
号tを与えて動作させる。この連続検出比較器36は、連
続フラグメモリ33がセット状態にあるので、信号kを連
続カウンタ回路7に与える。この信号kは、検出信号e
が連続して比較部5に与えられると、連続する個数−1
だけ連続カウンタ回路7に与えられてカウントされる。
ここで、検出信号eが一回のスキャンで比較部5に与え
られなければ、単独カウンタ35は“0”のままである。
また、検出信号eが1個だけ与えられると、単独カウン
タ25は“1”となり連続検出比較器36から信号kは出力
されない。そして、一回のスキャンで検出信号eが一度
中断して2度以上比較部5に与えられると、一度目の検
出信号eが中断した際に、検出有無比較器31から信号s
が連続フラグメモリ33に与えられてリセット状態とする
ので、次の検出信号eにより連続検出比較器36から単独
カウンタ35にインクリメントする信号が与えられ、単独
カウンタ35は“2以上”の値となる。
ところで、検出精度切換信号fによって、切換器9と10
を介してカウンタ値gが直接に加算器14に与えられると
ともに切換器11と12を介してカウンタ値hが除算器15で
1/2倍されて加算器14に与えられると、検出開始座標
メモリ6に記憶されたカウンタ値gをA,検出信号eの
連続個数をN,加算器14の演算値をBとすれば、連続カ
ウンタ回路7のカウンタ値hは(N−1)であり、 となり、小数点以下を四捨五入等することで、検出信号
eが連続して得られた入力座標の平均値が光源および受
光素子の配列されたピッチの精度で算出される。
また、検出精度切換信号fによって切換器9と10を介し
てカウンタ値gが乗算器13で2倍されて加算器14に与え
られるとともに、切換器11と12を介してカウンタ値hが
直接に加算器14に与えられると、加算器14の演算値を
B′とすれば、 B′=2A+(N−1) となる。
なお、演算値Bは、光源および受光素子に対応させて、
光源等の配列ピッチで設けた座標であるが、演算値B′
は、光源等の配列ピッチの1/2をピッチとして設けた
座標である。
ここで、リセット信号cが解除されて行われるスキャン
に対して、座標入力操作がなされず、検出信号が出力さ
れないと単独カウンタ35は〃0〃であり、スキャン終了
比較器38から信号vが出力されると、エラー未検出比較
器39は信号xを検出フラグ比較器40に与える。なお、信
号vにより検出開始フラグメモリ34はリセットされる。
そして、信号xが与えられた検出フラグ比較器40は検出
フラグメモリ41がリセット状態であるので信号oをカウ
ンタ回路1に与えてリセットするとともにカウントを開
始させる。したがって、検出信号が検出されるまで、ス
キャンが繰り返される(第3図ステップb)。ここで、
切換器22,23は開成のままであり、出力制御部18には何
んら信号が出力されない。なお、リセット信号cにより
切換器24は閉成され、未検知コードが前回出力コードメ
モリ26に記憶されている。
そして、検出信号が出力されると、単独カウンタ35のカ
ウンタ値が“1”または“2以上”となる。ここで、ス
キャンが終了して信号vがエラー未検出比較器39に与え
られると、単独カウンタ35のカウンタ値が“1”であれ
ば信号lを出力して、切換器16を一時的に閉成して加算
器14の演算値iを出力コードメモリ17に記憶させるとと
もに、単独カウンタ35をリセット状態とし、検出フラグ
メモリ41をセット状態とし、さらにカウンタ回路1をリ
セットするとともにカウントを開始させ、出力コード比
較器25を動作させる。ここで、出力コード比較器25には
前回出力コードメモリ26に記憶されている未検知コード
と出力コードメモリ17に記憶された演算値iに対応する
入力座標が与えられ、相方が相違することを判別して信
号yを切換器23に与える。この切換器23はは信号yによ
って一時的に閉成され、出力コードメモリ17から入力座
標が出力制御部18に与えられる。そして、出力制御信号
pにより出力データqとしてホストコンピュータに出力
される(第3図ステップc)。さらに、出力制御部18に
与えられる入力座標で前回出力コードメモリ26の記憶が
書き換えられる(第3図ステップd)。同様に、単独カ
ウンタ35のカウンタ値が〃2以上〃であれば、信号mを
出力して、エラーコードを出力し、前回出力コードメモ
リ26にエラーコードを記憶させる。
さらに、これらの信号l,mによってカウンタ回路1は
再度カウントを開始してスキャンがなされる(第3図ス
テップe)。この再度のスキャンで検出信号eが検出さ
れないと(第3図ステップf)、検出フラグメモリ41が
セット状態であるので、検出フラグ比較器40から信号n
が出力され、切換器22,23が閉成されて未検知コードメ
モリ21から出力される未検知コードが出力コードメモリ
17を介して出力制御部18に与えられて出力され(第3図
ステップg)、動作が終了する。また、再度のスキャン
で検出信号eが検出されると(第3図ステップf)、新
たな入力座標またはエラーコードが出力コードメモリ17
に与えられ、さらに出力コード比較器25に与えられて、
現在のスキャンで得られた新たな入力座標等と前回出力
コードメモリ26に記憶されている前回のスキャンで得ら
れた前の入力座標等が同じか否か判別され(第3図ステ
ップh)、同じであれば、信号yが出力されずに切換器
23が閉成されないので入力座標は出力されず、信号lま
たはmによってカウンタ回路1が再度カウンタを開始し
てスキャンが繰り返される(第3図ステップe)。ま
た、新たな入力座標等と前回の入力座標等が相違するな
らば、出力コード比較器25から信号yが出力され、切換
器23が閉成して、新たな入力座標が出力コードメモリ17
から出力制御部18に与えられて出力される(第3図ステ
ップi)。さらに、前回出力コードメモリ26の記憶を書
き換える(第3図ステップd)とともに、スキャンが繰
り返される(第3図ステップe)。
したがって、座標入力操作が継続されてスキャン毎に連
続して検出信号eが検出されれば、前回スキャンと同じ
入力座標は重複して出力されず、座標入力位置がずれて
前回スキャンと相違する入力座標であれば出力される。
この結果、座標入力操作の軌跡を形成するに必要な入力
座標のみが出力される。
なお、上記実施例は、一軸方向にスキャンして座標を検
出する装置を示したものであって、X−Y座標で座標検
出を行うためには、第1図の一点鎖線で囲むブロック回
路を2個設け、一方のブロック回路をX軸座標検出装置
としてスキャンさせ、この一方の装置のスキャンが終了
したらこのブロック回路を非動作とし、つづいて他方の
ブロック回路をY軸座標検出装置としてスキャンさせれ
ば良い。
(発明の効果) 以上説明したように、本発明の光学式座標検出装置によ
れば、座標入力操作の軌跡を形成するのに必要な入力座
標のみが出力されるので、これらの入力座標を処理する
ホストコンピュータ等の負担が軽減されるという優れた
効果を奏する。
【図面の簡単な説明】
第1図は、本発明の光学式座標検出装置の一実施例のブ
ロック回路図であり、第2図は、第1図の比較部のブロ
ック回路図であり、第3図は、本発明の主たる動作のフ
ローチャートである。 1:カウンタ回路、 4:座標検出部、5:比較部、 17:出力コードメモリ、 18:検出有無比較器、23:比較器、 25:出力コード比較器、 26:前回出力コードメモリ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】光源とこれに対応する受光素子を複数対配
    設し、カウンタ回路から出力されるカウンタ値に応じて
    前記光源を順次駆動してスキャンさせ、座標入力操作に
    より光路が遮断されて対応する受光素子が受光できない
    と検出信号を出力して前記カウンタ値に対応する入力座
    標の検出がなされる光学式座標検出装置において、前記
    検出信号に応じた入力座標を記憶する座標記憶手段と、
    この座標記憶手段に記憶されている前のスキャンの入力
    座標と現在のスキャンによる新たな入力座標とを比較
    し、前記2つの入力座標が一致すれば入力座標を出力さ
    せることなく次のスキャンを開始させ、相違すれば新た
    な入力座標を出力し前記座標記憶手段に記憶させるとと
    もに次のスキャンを開始させる手段と、を備えているこ
    とを特徴とする光学式座標検出装置。
JP6216087A 1987-03-17 1987-03-17 光学式座標検出装置 Expired - Fee Related JPH0627644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6216087A JPH0627644B2 (ja) 1987-03-17 1987-03-17 光学式座標検出装置
US07/141,118 US4959805A (en) 1987-03-17 1988-01-05 Coordinate detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6216087A JPH0627644B2 (ja) 1987-03-17 1987-03-17 光学式座標検出装置

Publications (2)

Publication Number Publication Date
JPS63228005A JPS63228005A (ja) 1988-09-22
JPH0627644B2 true JPH0627644B2 (ja) 1994-04-13

Family

ID=13192084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6216087A Expired - Fee Related JPH0627644B2 (ja) 1987-03-17 1987-03-17 光学式座標検出装置

Country Status (1)

Country Link
JP (1) JPH0627644B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560123B2 (ja) * 1990-02-19 1996-12-04 富士通株式会社 小型端末装置
JPH05233147A (ja) * 1992-02-21 1993-09-10 Mitsubishi Electric Corp ディスプレイ一体型タブレット

Also Published As

Publication number Publication date
JPS63228005A (ja) 1988-09-22

Similar Documents

Publication Publication Date Title
US4583189A (en) Microprocessor-based scan-mode keying circuit
JPH0635993B2 (ja) デ−タ取込み装置
JPH0627644B2 (ja) 光学式座標検出装置
JPH05324163A (ja) 座標検出装置及び座標検出方法
JPS63228004A (ja) 光学式座標検出装置
JPS63228006A (ja) 光学式座標検出装置
JPS63228209A (ja) 光学式座標検出装置
JPH0748647B2 (ja) デューティ比判別回路
JPS63228208A (ja) 光学式座標検出装置
JPH04175036A (ja) データ圧縮方式
JPS6028986Y2 (ja) デ−タ処理装置
JPH01295319A (ja) キー入力装置
JP2853374B2 (ja) フレーム同期回路
JP3034315B2 (ja) パルス発生装置
SU1659987A1 (ru) Устройство дл проверки работоспособности объектов
JPS60693B2 (ja) 入力装置
SU1142836A1 (ru) Устройство дл обработки прерываний
JPH06207971A (ja) 半導体装置内蔵試験信号発生回路
JPS63188217A (ja) キ−・スキヤンニング回路
JP2804406B2 (ja) パルス測定装置
JPS58125997A (ja) ワイヤ−ド・リモ−トコントロ−ル装置
JPH0732581U (ja) 半導体試験装置用パターン発生器
JP2883664B2 (ja) アナログ・デジタル変換装置
JP2858493B2 (ja) 障害情報保存方式
JPH04304528A (ja) 順序制御回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees