JPS60693B2 - 入力装置 - Google Patents

Description

【発明の詳細な説明】 本発明は入力装置、特にペンタッチ式入力装置のキーボ
ードとして作用するタブレット駆動装置に関するもので
ある。

従来のタブレットを使用したペンタッチ式入力装置とし
ては、容量結合方式、電磁結合方式および光電結合方式
等があり、容量結合あるいは電磁結合方式においては、
一般に誘電体層を介してｍ本のＸ軸方向電極とｎ本のＹ
軸方向電極で構成されたタブレットの各電極に一定周期
で一定幅の走査パルスをＸ、Ｙ軸方向電極にそれぞれ順
次位相をずらして印加することにより×鞠方向、Ｙ鼠方
向の各電極の交点座標位置に対応した信号を指示器と前
記各電極との結合により取り出すもので、各電極に印加
されるパルスは１周期内、すなわち一つの電極に信号が
印加されてから次の信号が印加される直前までの間では
一定幅の単一パルスが用いられる。

しかし、このように単一パルスを走査パルスとして用い
る従来の入力装置は、正規信号とこの正規信号間に混在
するスパイク状の雑音との弁別に限度があり雑音に非常
に弱いという欠点があった。本発明はこのような従来の
欠点を除去するためになされたものであって、正規信号
と雑音とを正確に判別して誤動作を防止できる雑音弁別
性能の向上した入力装置を提供するものである。

以下本発明の一実施例を容量結合方式を例として第１図
ないし第４図に基づいて詳しく説明する。

第１図は本発明に係る入力装置の回路構成を示すもので
あって、図において１１は常時クロックパルスＣＬを発
生するためのマスタクロック、１２はクロックパルスＣ
Ｌに応答して論理信号例えば１、２、４を発生するため
の２進カウンタ、１３は２進カウンター２からの信号を
所定数、例えば１／８に分周し、０〜７のパルスを出力
するためのク。

ックデコーダ、１４は例えばアンドゲート１４１〜１４
６からなるゲート回路であって、各アンドゲート１４，
〜１４６はそれぞれ前記クロツクデコーダ１３から出力
されたパルスのうちパルス２〜７とクロックパルスＣＬ
‘こ応答してパルスＰＩ〜Ｐ６を発生する。クロックデ
コーダ１３からの分周された各パルスは連続している、
すなわち隣接したパルスの立上りと立下りが交差してい
るので、このようなパルスを後述されるパルス処理回路
に直接印加すると誤動作の恐れがある。従ってクロック
デコーダ１３からの各パルスを分離して前記パルス処理
回路の誤動作を防止するために前記ゲート回路１４が使
用される。１５はクロックデコーダ１３からの特定のパ
ルス例えばパルスーにより駆動されるアドレスカゥンタ
、１６及び１７はそれぞれアドレスカウンタ１５からの
信号すなわちアドレスデータを走査パルスに変換するた
めのＸデコーダおよびＹデコーダ、１８および１９はＸ
デコーダ１６およびＹデコーダ１７を駆動するようにそ
れぞれ対応して設けられたＸゲートおよびＹゲート、２
０はオアゲートであって、クロックデコーダ１３からの
少くとも２個のパルス例えばパルス２および４に対応し
てＸゲート１８またはＹゲート１９を駆動する。

このオアゲート２０‘こ供給されるパルス２，４は１周
期内に一定の間隔例えば１〃ｓの間隔で連続的に供給さ
れ、且つ一定のパルス幅例えば１一ｓのパルス幅を有す
る。２１はＸデコーダ１６およびＹデコーダー７からの
信号すなわち走査パルスを受けるタブレット、２２はア
ドレスカウンタ１５からの信号を記憶するためのデータ
レジスタ、２３はデータレジスタ２２に記憶されている
前のデータと現在のデータとを比較するための比較回路
、２４は比較回路２３の出力に応答してデータレジスタ
２２のデータを外部に送出するための出力ゲート、２５
は始動スイッチ（図示せず）を有する指示器であって、
タブレット２１にタッチしてその内容を検出して信号Ｐ
Ｓを発生する。

前記始動スイッチは指示器２５をタブレット２１に当俵
することによりオンし、離すことによってオフするよう
になっている。２６は後で詳述される本発明に係るパル
ス処理回路であって、検出信号ＰＳを処理して順次ラッ
チ指令信号Ｌ ＳＴＢおよび比較指令信号Ｃ ＳＴＢを
発生する。

２７はパルス処理回路２６からのラツチ指令信号Ｌ Ｓ
ＴＢおよび比較指令信号Ｃ ＳＴＢをデータレジスタ２
２および比較回路２３へ振り分けるための信号配分回路
である。

なお、図において信号経路を２重線で示している部分は
従来装置と同様であり、従ってその詳細な説明は省略す
る。第２図は、第１図に示したパルス処理回路２６の回
路構成の一例を示すもので、フリップフロップ回路ＦＦ
１，ＦＦ２およびＦＦ３とアンドゲート２８，３０およ
び３１と、オアゲート２９とを備えている。

ＦＦＩおよびＦＦ２は例えばＤ型フリップフロツプであ
って、タブレット２１の各電極の交点における検出信号
に対応して得られる各周期内の複数個のパルスの個数「
間隔および幅を識別する。また、ＦＦ３は例えばＪ・Ｋ
型フリツプフロップであって、検出信号が前記複数個の
パルス内で所定の間隔以外にパルスが混入した場合リセ
ット信号ＲＳＴを発生する。フリップフロップ回路ＦＦ
Ｉの端子Ｄには２入力のアンドゲート２８の出力端が接
続され、アンドゲート２８の一方の入力端には指示器２
５で検出した信号ＰＳが供給され、アンドゲート２８の
他方の入力端はＦＦＩの端子Ｑに接続される。また、Ｆ
ＦＩの端子ＣにはパルスＰＩが供給され、様子Ｑは２入
力のアンドゲート３０の一方の入力端に接続される。ア
ンドゲート３０の他方の入力端には信号ＰＳが供給され
、その出力端はＦＦ２の端子Ｄに接続される。ＦＦ２の
端子Ｑは２入力のアンドゲート３１の一方の入力端に接
続され、このアンドゲート３１の他方の入力端にはパル
スＰ４が供給され「その出力端は信号分配回路２７に接
続される。またＦＦ２の端子ＣにはパルスＰ３が供給さ
れ、端子ＲにはＦＦＩの端子Ｒと共にパルスＰ６または
リセット信号ＲＳＴがオアゲート２９を介して供給され
る。一方フリップフロツプ回路ＦＦ３の端子Ｊには指示
器２５で検出した信号ＰＳが供給され、端子Ｃにはパル
ス３が供孫舎され、端子ＲにはパルスＰ６が供給され、
端子Ｑからはリセット信号ＲＳＴが発生される。また、
ＦＦ３の端子Ｃに供給するパルスはパルスＰ２を用いて
もよい。次に第１図および第２図の回路動作を、第３図
および第４図の信号波形を参照しながら説明する。先ず
横方向すなわちＸ軸の各電極を走査し、その後縦方向す
なわちＹ軸の各電極を順次走査するものとする。いま、
指示器２５をタブレット２１のＸ軸の所定位置に当綾す
ると始動スイッチがオンして、カウンター２、クロツク
デコーダ１３およびアドレスカウンタ１５が作動される
。カウンター２は常時発生されているマスタクロック１
１からの第３図Ａに示すようなクロックパルスＣＬに応
答してカウントを開始し、カウントした信号を論理信号
として順次クロツクデコーダ１３に供給する。クロツク
デコーダ１３は供給される論理信号を一定間隔、一定パ
ルス幅を有する第３図Ｂないし第３図日こ示すようなパ
ルス０〜７すなわち１′８に分周する。分周された信号
のうちパルス川ま装置が操作されない時に各回路のリセ
ット信号として用いられる。一方パルス１は次段のアド
レスカウンター５に供給され、残りのパルス２〜７はそ
れぞれゲート回路１４の各ゲート１４，〜１４６ に供
給される。また、前記残りのパルス２〜７のうち例えば
２と４のパルスはオアゲート２川こも供給され、この結
果Ｘデコーダー６が駆動されてアドレスカゥンタ１５か
らの信号が２個１組となった走査パルスとして連続的に
タブレット２１の個々の電極に導入される。また、アド
レスカウンタ１５からの信号はデータレジスタ２２にも
供給される。前述の如く導入された走査パルスに応答し
て指示器２５の出力側には第４図Ａに示すような信号Ｐ
Ｓが検出され、この信号ＰＳはアンドゲート２８および
３０の各々の一入力端に供給される。

アンドゲート２８の出力を受けるフリップフロップＦＦ
Ｉはゲート回路１４からのパルスＰＩに応答してオンし
、その出力側に第４図日に示すような信号ＳＩを発生す
る。信号ＳＩは前記指示器２５からの信号ＰＳと共にア
ンドゲート３川こ供給されてゲートを開き、もってフリ
ツプフロツプＦＦ２はゲート回路１４からの第４図Ｄに
示すようなパルスＰ３に応答してオンし、その出力側に
第４図１に示すような信号Ｓ２を発生する。信号Ｓ２は
アンドゲート３１に供給され、アンドゲート３１はゲー
ト回路１４からの第４図Ｅに示すようなパルスＰ４に応
答して、その出力側に第４図Ｊに示すようなラッチ指令
信号Ｌ ＳＴＢを発生する。ラツチ指令信号Ｌ ＳＴＢ
は次段の信号分配回路２７に供給され、ここでＸ成分の
ラッチ指令信号ＸＬＳＴＢであることが、アドレスカウ
ンタ１５のオーバーフロー信号等で確認されると、この
Ｘ成分のラッチ指令信号ＸＬＳＴＢはデータレジスタ２
２に供孫脅され、アドレスカウンタ１５からの信号を記
憶させ、もって一回目の走査が終了する。この走査の終
了でパルス処理回路２６のフリツプフロツプＦＦ１，Ｆ
Ｆ２およびＦＦ３はゲート回路１４からの第４図Ｇに示
すような最終パルスＰ６によりリセットされる。更に指
示器２５はタブレット２１の×軸の所定位置に当援ごせ
たままであるので二回目の走査が前述の操作と同様に開
始され、もってパルス処理回路２６から第４図Ｊに示す
ような比較指令信号Ｃ ＳＴＢが信号分配回路２７を通
して比較回路２３に供給される。この比較回路２３は、
データレジスタ２２に記憶されている１回目の走査によ
る信号と２回目の走査によるアドレスカウンタ１５から
の信号を比較し、両者が一致している場合にＸデータレ
ディ信号を発生させ、この信号をフリップフロップ等に
より一時記憶し、次にＹ軸の各電極に関しても×軸の場
合と同様に順次走査を繰り返して比較一致がとれた時点
でＹデータレディ信号を発生させる。前記Ｘデータレデ
ィ信号とＹデータレディ信号とのアンドによって出力ゲ
ート駆動信号が発生され、データを外部へ送出する。又
、このとき比較一致がとれない場合はＸ軸への走査２回
、Ｙ藤への走査２回が交互に行われ両者の比較一致がと
れるまで或いは、指示器２５がタブレット２１への走査
は継続される。ところで、パルス処理回路２６のフリッ
プフロップＦＦ３は指示器２５からの第２番目の信号門
の立上りとクロックデコーダ１３からの第３図Ｄに示す
ようなパルス３の立下りに応答してリセット信号ＲＳＴ
を発生し、このリセット信号ＲＳＴはオアゲート２９を
通してフリツプフロツプＦＦＩおよびＦＦ２をリセット
するように構成されている。

従って、いま指示器２５で検出した各信号ＰＳ間に第４
図Ａに点線で示すようなクロックパルスＣＬに非同期の
雑音が入った場合、この雑音は第３図Ｄのパルス３によ
り反転され、もってフリップフロップＦＦ３からリセッ
ト信号ＲＳＴが発生されてフリツプフロツプＦＦＩおよ
びＦＦ２がリセットされ、この結果パルス処理回路２６
から発生される指令信号が抑制されて誤動作が防止され
る。以上の説明から明らかなように、本発明に係る入力
装置によれば、クロツクパルスに応答して１周期内に一
定の間隔とパルス幅を有する複数個のパルスからなるパ
ルス列をタブレットの各々の電極に印加し、このタブレ
ットより検出した信号を識別して前記検出信号が前記パ
ルス列に非同期の場合、すなわち一定の間隔以外の信号
が入力した場合にリセット信号を発生するように構成す
ることにより、簡単な構成で「正規信号と雑音を確実に
識別して誤動作を防止することができ、このような装置
を情報入力装置として用いるコンピューターシステム等
で極めて有用である。

また本発明による実施例としては、パルス列をクロック
信号発生器からのクロック信号により等間隔のパルスを
利用する場合を説明したが、関数発生器からの関数的間
隔または幅を有するパルスにより行なうことも等間隔の
パルスを使用する場合と同様に行えるものである。

尚、従釆の方法に比較して本発明を実施した場合、位置
信号としてパルスの数が増えるため指示器を当接してか
ら正規信号と判断して座標位置に対応するコード信号を
出力する迄に相当時間要することも起り得るが、始めに
従来通りの単一パルスを各電極に順次印加し、指示器で
特定した電極に本発明を実施して更に検出精度を向上さ
せることも可能である。

【図面の簡単な説明】

第１図は本発明の−実施例を示すブロック図、第２図は
本発明に係るパルス処理回路の一例を示す接続図、第３
図および第４図は第１図および第２図の動作を説明する
ための信号波形図である。 図中、１１はマスタクロツク、１２はカウンタ、１３は
クロツクデコーダ、１５はアドレスカウンタ、１６はＸ
デコ−ダ、１７はＹデコーダ、２０はオアゲート、２１
はタブレット、２２はデータレジスタ、２３は比較回路
、２４は出力ゲート、２５は指示器、２６はパルス処理
回路、２７は信号分配回路である。第４図 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １ 座標軸に沿って互いに直交する２組の導体群と、該
   各組の導体にそれぞれ位相の異なる位置信号を順次印加
   する駆動手段と、前記２組の導体群の所定の交点におい
   て該交点を通る導体の各々から位置信号を検出する指示
   器と、この指示器の出力に基づいて、該指示器の指示す
   る座標位置をコード化する制御手段を有する入力装置に
   おいて、前記位置信号はそれぞれ所定の幅と間隔を有す
   る複数のパルスからなり、前記制御手段は、前記駆動手
   段が前記導体群の各々へ供給する前記位置信号と、前記
   指示器が検出する信号とを比較し、それらの信号が一致
   した場合のみ、前記指示器が指示する座標位置に対応す
   るコード信号を発生するようにしたことを特徴とする入
   力装置。