JPS6242290B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はデータ入力装置等に用いるダイナミ
ツク方式によるキーボードエンコーダに関するも
のである。

データ入力装置等に用いるキーボードにおける
キー信号のコード化方法としてはスタテイツク方
式とダイナミツク方式の２つの方法が考案されて
いる。最近ではコード化のしやすさ、あるいはＮ
キーロールオーバ機能（キーのoffする順序にか
かわらずONした順序にキー押下信号を出力する
機能）実現の容易性などによりダイナミツク方式
の良さが認められつつある。

第１図は公知のダイナミツク方式のキーボード
エンコーダ回路でありクロツク発生器１、カウン
タ２、カウンタ３、デコーダ４、マルチプレクサ
５、ストローブ信号発生回路６、ラツチ回路７に
より構成される。このようなキーボードにおいて
はデコーダ４の出力とマルチプレクサ５の入力と
により作られるマトリクスMX上の各交点にスイ
ツチ素子Ｓを配置し、カウンタ２およびカウンタ
３の値により順次マトリクス上の交点を指定し、
そこに配置されたキースイツチＳの打鍵の有無を
マルチプレクサ５の出力信号により検知する方式
をとつている。つまり、カウンタ２はクロツク発
生器１の出力を計数入力としてマトリクスMXの
列ラインX₀〜X₇を順次走査し、カウンタ３はカ
ウンタ２の最上位桁の出力を計数入力としてマト
リクスMXの行ラインY₀〜Y₇を順次走査する。こ
のようにカウンタ２とカウンタ３は直列接続さ
れ、マトリクスMX上の各スイツチ素子Ｓを１個
づつ順番に指定してゆくのである。

そのため、カウンタ２とカウンタ３の直列接続
により構成されるカウンタの一巡時間（各スイツ
チ素子Ｓの走査一巡時間）よりも打鍵時間が短い
場合、キーボード側からはそのキーが打鍵された
とは認められない場合がありうる。よつてキー数
が多い、たとえば200個にも及ぶようなブツクマ
ツト式キーボード等においては、中央装置の処理
時間の都合により、クロツク周波数をむやみに高
めるわけにはゆかず、必然的にカウンタ一巡時間
も長くなり、打鍵時間が短いと、ストローブ信号
が出力されない場合が多くなる欠点がある。また
キー打鍵時刻と、そのキーが配置されたマトリク
ス上の座標位置の検知時刻とはなんらの関係もな
いため、キー打鍵認知のストローブ信号が発生す
るまでには最大、カウンタ２とカウンタ３の直列
接続により構成されるカウンタの一巡時間必要と
なる欠点もある。

この発明はダイナミツク方式キーボードにおい
て短い打鍵時間でもストローブ信号を発生でき、
また打鍵よりストローブ信号発生までの時間を短
くできるキーボードエンコーダを得ることを目的
とするものである。

この発明によれば、通常はデコーダにより列方
向ラインのみを走査し、打鍵の有無を行ライン上
に表われる信号により検知し、打鍵信号によりデ
コーダの走査を停止させ、マルチプレクサによる
行方向ラインの走査を開始させ、ストローブ信号
を発生させる構成にすることにより、短い打鍵に
おいてもストローブ信号が発生でき、また打鍵よ
りストローブ信号発生までの時間が短くなる。

以下、この発明の一実施例を第２図および第３
図にもとずいて説明する。

第２図においてクロツク発生器１の出力は
AND（アンド回路）８およびAND９に入力され
る。AND８、AND９の出力は各々カウンタ２、
カウンタ３の入力端子に接続される。AND８の
他の入力端子にはDFF（Ｄフリツプフロツプ）
１０の反転出力が、AND９の他の入力端子に
はDFF１０の出力Ｑが供給される。DFF１０の
入力端子Ｄは接地され、クロツク端子CKには
NOT１１の出力が供給される。カウンタ２の３
本の出力はデコーダ４の入力端子およびラツチ回
路７の入力端子の一部に供給される。同様にカウ
ンタ３の３本の出力はマルチプレクサ５の選択信
号入力端子およびラツチ回路７の残りの入力端子
に供給される。またカウンタ３の最上位桁出力
QcはNOT（インバータ）１１にも接続される。
デコーダ４の８本の出力ラインX₀〜X₇と、一端
は抵抗Ｒを通し電源Vccに他端は各々マルチプレ
クサ５のデータ入力端子に接続された８本のライ
ンY₀〜Y₇とにより構成されるマトリクスMXの各
交点にはそれぞれスイツチ素子Ｓが配置される。
またマルチプレクサ５の８本の入力ラインY₀〜
Y₇は負論理８入力OR（正論理AND）１２の８本
の入力端子とも各々接続され、その出力は、立下
り検出回路１３の入力端子に供給され、また立下
り検出回路１３の出力はDFF１０のプリセツト
端子PRに供給される。またDFF１０のクリア端
子CLRには電源クリア信号が入力される。

また、負論理NAND（正論理NOR）１４の一
端にはマルチプレクサ５の出力が供給され、他端
にはDFF１０の反転出力が供給される。負論
理NAND１４の出力はストローブ信号発生回路６
に供給され、その出力はストローブ信号として出
力されるとともにラツチ回路７のクロツク端子
CKにも供給される。そしてラツチ回路７の出力
はキーコード信号として出力される。

なお、ストローブ信号発生回路６は、極く単純
には負論理NAND１４の出力を受けて予め定めた
一定時間幅のパルス信号を出力する回路である
が、この回路６にさらに高度な信号処理機能を持
たせることが多い。例えば、本出願人が先に出願
している特願昭54−47473号においては、前述の
Ｎキーロールオーバ機能を持つストローブ信号発
生回路６を開示しており、また特願昭54−3646号
においては、Ｎキーロツクアウト機能（第１のキ
ースイツチがOFFする前に第２のキースイツチ
がONしたとき、第２のキースイツチに対応する
ストローブ信号は第１のキースイツチがOFFし
た後に出力する機能）を持つストローブ信号発生
回路６を開示している。しかし、この発明にあつ
てはストローブ信号発生回路６の具体的構成には
直接関連しないので、これについては詳述しな
い。

次に、あるキーを打鍵した場合の各部の動作を
第３図の波形図に従つて詳説する。一例として、
マトリクスMXの列ラインX₂と行ラインY₃の交点
に接続されたスイツチS₂₃が打鍵によつてONした
場合に従つて、回路各部の動作を説明する。な
お、第３図中イ〜ヌに示す波形図は、第２図中各
附号イ〜ヌの付された位置における信号波形を示
すもので、以下これらの符号を用いて説明する。

DFF１０は、電源投入時に電源クリア信号に
よりクリア端子CLRに“Ｌ”パルス信号が供給
され、Ｑ＝“Ｌ”の状態を保持する。よつてカウ
ンタ２にはAND８を通しクロツクパルスイが供
給され、カウンタ３にはＱ＝“Ｌ”のため、AND
９の働きによりクロツクパルスが供給されない。
そのためカウンタ２は０から７までを繰り返しカ
ウントし、デコーダはカウント内容に従い、その
値に対応する出力を順次“Ｌ”にする。カウンタ
３は入力パルスがないためある値を保持しつづ
け、（第３図では“０”としてある）そのためマ
ルチプレクサ５も、カウンタ３の内容に対応した
入力端子の状態を出力しつづけている。いずれの
キーも打鍵されていない場合にはマルチプレクサ
５の出力は“Ｈ”を保持している。ここでカウン
タ２のカウント数が「５」のときスイツチS₂₃を
打鍵するものとする。スイツチS₂₃は一端がデコ
ーダ４の出力ラインX₂に他端がマルチプレクサ
５の入力ラインY₃に接続されている。よつてカ
ウンタ２のカウント数が「２」となり、デコーダ
４の出力ラインX₂が“Ｌ”になると、負論理８
入力OR１２の出力はホに示すごとく“Ｌ”とな
り、立下り検出回路１３より立下りパルス信号が
発生し、これによりDFF１０がプリセツトさ
れ、Ｑ＝“Ｈ”となる。よつてカウンタ２へのク
ロツクパルスの供給が停止しカウント数「２」を
保持し、逆にAND９を通しカウント３へクロツ
クパルスが入力されるようになり、カウントを開
始する。カウンタ３のカウント数が「３」になる
と、トに示すごとくマルチプレクサ５の出力には
“Ｌ”信号が表われ、＝“Ｌ”のため負論理
NAND１４の出力には“Ｈ”信号があらわれ、リ
に示すごとく、ストローブ信号発生回路６の働き
によりパルスストローブ信号が発生する。この信
号の立上りにより、ラツチ回路７はその時点での
カウンタ２、カウンタ３の値を読み込んで記憶
し、これをキーコード信号として出力する。今、
カウンタ２＝「２」、カウンタ３＝「３」のため、
カウンタ２を下位ビツト、カウンタ３を上位ビツ
トとすればスイツチS₂₃のコードは（３、２）＝
（011010）となる。

ストローブ信号発生後もカウンタ３はカウント
を続け、「７」から「０」に変化するとき、最上
位桁QcのNOT１１による立上り信号によりDFF
１０は“Ｌ”を読みこみＱ＝“Ｌ”となり、カウ
ンタ３がカウント数「０」で停止し、カウンタ２
が動作しはじめ、スイツチS₂₃打鍵以前の状態に
復帰したことになる。

キーを押下しつづけてスイツチS₂₃がON状態を
つづけた場合、ストローブ信号発生後も前述と同
様の動作を行うが、ストローブ信号発生回路６の
前述したＮキーロツクアウト機能またはＮキーロ
ールオーバ機能等の信号処理の働きにより、スト
ローブ信号は発生しない。

打鍵時間が短く、マルチプレクサ５を走査中、
打鍵信号“Ｌ”を出力する以前にキー押下が終了
する場合は、ストローブ信号は発生せず、カウン
タ３は「０」までをカウント停止し、カウンタ２
が動きはじめ打鍵以前の状態に復帰する。

以上説明したようにこの発明によれば、通常は
デコーダにより列方向ラインのみを走査し、打鍵
の有無を行ライン上に表われる信号により検知
し、打鍵信号によりデコーダの走査を停止させ、
マルチプレクサによる行方向ラインの走査を開始
させ、ストローブ信号を発生させるよう構成した
ため、短い打鍵においてもストローブ信号が発生
でき、また、打鍵からストローブ信号発生までの
時間が短くなるため、打鍵時間が短い場合でも正
確にエンコーダを駆動させることができる。また
本願発明によれば一走査の間に両カウンタはいず
れもクリアされ、第１のカウンタを動作させて初
期状態に復帰させるように構成したものであるか
ら、キーが押下され続けた場合にも初期状態に復
帰する。そのため次のキー打鍵に備えることがで
きるため、操作性が向上するとともに処理時間も
早くなる等の効果を有する。すなわち、第２図に
示す如く８×８＝64のマトリクスを考える場合、
クロツクパルスの繰り返し時間をＴとすればカウ
ンタ２とカウンタ３の一巡時間は8Tであり、よ
つて第１図に示す従来のダイナミツクスキヤニン
グ方式では打鍵時間が８×８＝64Tより短いと打
鍵とは認められない場合があり、また打鍵からス
トローブ信号発生まで、最大64T時間遅れる場合
がありうるが、本発明では最も短い場合でもデコ
ーダとマルチプレクサ各々の一巡時間の和、すな
わち８＋８＝16Tの時間、キーを打鍵すればスト
ローブ信号は確実に発生し、またストローブ信号
発生までの遅れ時間も同様に16Tと短くなる効果
がある。

【図面の簡単な説明】

第１図はダイナミツク方式を用いたキーボード
エンコーダの従来例、第２図はこの発明の一実施
例を示す回路図、第３図はその各要部の波形図で
ある。 １…クロツク発生器、２，３…カウンタ、４…
デコーダ、５…マルチプレクサ、６…ストローブ
信号発生回路、７…ラツチ回路、１３…立下り検
出回路。

Claims (1)

【特許請求の範囲】
1. １ デコーダの出力ラインとマルチプレクサの入
   力ラインで構成されるマトリクスの交点に多数の
   スイツチ素子を配置したキーボードにおいて、上
   記デコーダを走査させる第１のカウンタと、上記
   マルチプレクサを走査させる第２のカウンタと、
   上記マルチプレクサの各入力ラインのいずれかに
   打鍵信号が発生したとき出力を発する打鍵信号検
   出手段と、常時は上記第１のカウンタを動作させ
   て上記デコーダの走査を行なわせ、上記打鍵信号
   検出手段の出力信号が発生したとき、上記第１の
   カウンタの動作を停止し、上記第２のカウンタを
   動作させて上記マルチプレクサの走査を開始させ
   るとともに、上記第２のカウンタの最上位桁の信
   号を読込み、上記第２のカウンタを停止させると
   ともに上記第１のカウンタを動作させて初期状態
   に復帰させる走査切替手段と、上記マルチプレク
   サから出力される打鍵信号に基づいてストローブ
   信号を発生させるストローブ信号発生手段とを備
   えたことを特徴とするキーボード。