JPS6025169Y2

JPS6025169Y2 - ト−ナル信号判別回路

Info

Publication number: JPS6025169Y2
Application number: JP1977035658U
Authority: JP
Inventors: 充司松本; 邦彦井上; 忠男佐藤; 二三男福富
Original assignee: 日本電信電話株式会社; 松下電送株式会社
Priority date: 1977-03-23
Filing date: 1977-03-23
Publication date: 1985-07-29
Also published as: JPS53130919U

Description

【考案の詳細な説明】本考案はファクシミリ等におけるトーナル信号の判別回
路に関するものであり、少ない種類のトーナル信号で多
種類の判別をしようとするものである。

以下本考案を図面にもとすいて説明する。

第１図は本考案の一実施例を示すブロック回路図であり
、第２図はその波形図である。

第１図において、１はトーナル信号が入る入力端子、２
ａ〜２ｃは端子１に入力されたトーナル信号のうち１種
類の周波数だけを弁別する周波数弁別器であり、単純な
同調回路に検波回路の組合せ、又はＰＬＬＩＣによるト
ーンデコーダ等で実現出来る。

３ａ〜３ｃはナントゲート２個から戒るＲ−Ｓフリップ
フロップ、４は第３図の真理値表を満足する論理回路、
５ｄ〜５ｊはインバータ、６ｄ〜６ｊはＪ−にフリップ
フロップ、７ｄ〜７ｊはＪＫフリップフロップの出力端
子、８は３ａ〜３ｃのＲ−Ｓフリップフロップおよび６
ｄ−ｊのＪ−にフリップフロップをリセットまたはクリ
ヤするためのメモリクリヤ端子、９は弁別器２ａ〜Ｃの
どれかが動作したことを見るナントゲート、１０はワン
ショットマルチバイブレータ等の時限回路、１１はイン
バータであり、ナントゲート１２と抵抗とコンデンサー
とで微分回路を形成している。

次に第１図のブロック図および第２図の波形図とともに
動作を説明する。

はじめに第２図の波形を簡単に説明する。

イは端子１に入力させるトーナル信号の波形、口〜二は
弁別器２ａ〜２Ｃの出力波形、ホルトはフリップフロッ
プ３ａ〜３Ｃの出力波形、チは時限回路１０の出力波形
、りはインバータ１１とナントゲート１２を具備する微
分回路の出力波形、ヌは論理回路４の出力のうち端子４
１，４゜、４３．４５の出力波形、ルは論理回路
４の端子４４の出力波形、オは論理回路４の端子４６の
出力波形、ワは論理回路４の端子４□の出力波形、力は
端子７ｄ〜７１出力波形、ヨは端子７ｊの出力波形であ
る。

第１図において、端子１に第２図イのごとく、周波数ｆ
ａｔｆｂ、ｆｃを順に入力すると、弁別器２ａ
、２ｂ、２ｃはそれぞれ動作すべき周波数が入力した時
だけ“０゛となる（第２図口、ハ。

二）。

これは次に続くフリップフロップ３ａ、３ｂｔ３ｃに入
力され、記憶される（第２図ホ。

へ、ト）。

さらにこの出力は論理回路４へ入力される。

論理回路４は第３図の真理値表に従って動作するように
構成されており、周波数ｆａ、ｊｂ、ｆｃ入力されたと
きつまり入力信号ホ、へ。

卜すべて“０゛′となったとき、出力は端子４７のみ０
”となり他の出力端子４１〜４６はすべて“１′となっ
ていることが明らかである。

一方、端子１に入力したトーナル信号のうち、最初に入
力した周波数ｆａの信号によって動作した弁別器２ａの
出力により、時限回路１０が動作する。

時限回路１０は３種類のトーナル信号の検出が終了する
ころ°゛０゛から“１゛にもどるようになっており、も
どったと同時に、インバータ１１とナントゲート１２と
抵抗とコンデンサーから構成されている微分回路はパル
スを発生する（第２図チ、す）。

このパルスのタイミングで、前述の論理回路４の出力を
、それぞれ対応するＪ−にフリップフロップ６ｄ−ｊに
記憶する（第２図力、ヨ）。

つまりＪ−にフリップフロップ６ｊの出力はて“０”、
他のＪ−にフリップフロップ６ｄ−ｉの出力はすべてて
１゛となる。

なお上記実施例の動作説明では、周波数ｆａ。

ｆｂ、ｆｃを時系列的に入力しているが、３種類の周波
数を同時に送っても同じ出力が出て来る。

以上説明したように、周波数の異なるｎ種類のトーナル
信号を弁別器によって弁別してディジタル信号を出力し
、その出力の組合せによって、２ｎ−１種類の出カバタ
ーンを可能にする本考案のトーナル信号判別回路をファ
クシミリ等に設置することにより、トーナル信号の種類
を激減させることができ、したがって周波数帯域の定ま
っている回線を通す場合は、トーナル信号の周波数の間
隔を十分広げることができ、弁別の信頼性が非常に高く
なる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロック図、第２図は
第１図ブロック図の各点の波形図、第３図は第１図の論
理回路４の真理値表である。２ａ”ｃ・・・・・・弁別器、３ａ”−ｃ・・・・・・
Ｒ−Ｓフリップフロップ、４・・・・・・論理回路、６
ｄ〜ｊ・・・・・・Ｊ−にフリップフロップ、１０・・
・・・・時限回路。

Claims

【実用新案登録請求の範囲】

ｎ個の周波数弁別器と前記周波数弁別器の出力の有無と
メモリするｎ個のメモリ回路と、前記メモリ回路の出力
の２進符号的組合せにより化カバターンが決定される論
理回路と、前記弁別器の最初の出力を入力して一定時間
後のパルスを発生するタイミングパルス発生回路と、前
記論理回路の出力信号を前記タイミングパルス発生回路
からのパルスによって最終出力する回路とを具備し、ｎ
種以下の周波数を持つトーナル信号を入力することによ
り最大（２ｎ−１）種類のデジタル信号パターンを出力
するトーナル信号判別回路。