JPH06276186A - 同期保護方式および回路 - Google Patents

Abstract

(57)【要約】 【目的】 所定の間隔よりも短い間隔で同期信号が発生
した場合に，再生信号の劣化を防止する同期保護回路を
提供する。 【構成】 受信あるいは送信されたデータは，データ入
力端子７から同期検出回路２に入力される。同期検出回
路２は，データ中の同期パタンを検出し，これにタイミ
ングを追わせて同期信号を同期保護回路１に入力する。
この同期信号は疑似同期信号発生回路３に入力され，同
期検出回路２が同期エラーを起こしている間，疑似同期
信号を出力する。カウンタ４は同期信号と疑似同期信号
を入力とし，同期信号の間隔を計数し，この結果を判定
回路５に入力する。所定の間隔Ｎよりも短い場合には，
判定回路５はセレクタ６に対して，同期信号と疑似同期
信号のどちらか一方を同期信号として出力しないよう
に，制御信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，ディジタルＶＴＲ等の
ディジタル信号記録再生装置やディジタル信号伝送装置
の同期検出回路に適用する同期保護方式および回路に係
り，特に誤った保護同期信号によるエラー発生を大幅に
減少させる同期保護方式および回路に関する。

【０００２】

【従来の技術】ディジタル信号記録再生装置やディジタ
ル信号伝送装置においては，記録伝送時にデータは所定
の長さのブロックに分割され，各ブロックにその先頭を
示す同期パターンが付加されている。そして，受信再生
時には同期検出回路により再生データから同期パターン
を検出して同期信号を得ている。この同期信号から，所
定のタイミングで各種タイミング信号を生成して信号処
理回路を動作させ，ディジタル信号の再生を行ってい
る。

【０００３】ところが，データを再生する場合にノイズ
やドロップアウト等の影響により，同期パターンが検出
されなかったり，あるいは，同期パターンでないデータ
を同期信号として検出する場合がある。誤った同期信号
に基づいて信号処理を実行すると，そのブロック全体の
データがエラーとなり，再生信号が劣化することにな
る。

【０００４】前述したような同期信号の検出漏れや誤検
出を防止する目的で，同期検出回路に同期保護回路を付
加する構成が知られている。同期保護回路の従来技術に
ついては，例えば特開平２−２０６０７０公報の同期検
出回路に詳しい。図５，図６，図７は，それぞれ上記公
報の第４図，第５図，第６図に相当するものである。以
下では，これらの図を用いて従来の技術について説明す
る。

【０００５】図５は，同期保護回路を付加した同期検出
回路である。この同期保護回路は，同期検出部５１に接
続されるウィンドウ発生器５２及び同期識別回路５３
と，同期識別回路５３に接続される疑似同期信号発生器
５４とを備えている。

【０００６】すなわち，前記同期検出部５１は，図６
(a)に示す再生信号から同図(c)に示すように同期信号(c
-1),(c-2),(c-3)を検出して前記ウィンドウ発生器５２
及び同期識別回路５３に出力するように構成されてい
る。

【０００７】また，前記ウィンドウ発生器５２は最初の
同期信号(c-1)を入力した後，図６(b)に示すように次の
同期信号(c-2)が検出されるべき期間にＨとなるウィン
ドウパルス(b-1)を発生するように構成されている。

【０００８】そして，前記同期識別回路５３は，最初の
同期信号(c-1)を入力したときに各種タイミング発生器
５５を介して所定のタイミングでメモリ書き込み回路５
８を動作させてシリアル・パラレル変換回路５７から同
期信号(c-1)に対応するブロックのデータをメモリに書
き込ませるように構成される。また，この同期識別回路
５３は，この後，ウィンドウパルス(b-1)がＨとなって
いる間に次の同期信号(c-2)が検出されたか否かを識別
し，ウィンドウパルス(b-1)がＨとなっている間に次の
同期信号(c-2)が検出された場合には該同期信号(c-2)が
正規のものであるとみなして各種タイミング発生器５５
にその同期信号(c-2)を入力させ，各種タイミング発生
器５５を作動させて所定のタイミングでメモリ書き込み
回路５８を作動させ，シリアル・パラレル変換回路５７
から同期信号(c-2)に対応するブロックのデータをメモ
リ内のブロックアドレスで示される領域に書き込ませる
ように構成される。

【０００９】また，同期識別回路５３は，例えば同期信
号(c-3)のように誤検出された同期信号(c-3)が入力され
る時には同期信号(c-3)を各種タイミング発生器５５に
受付させないようにしてある。その結果，メモリへの再
生データの記入が誤検出された同期信号(c-3)をもとに
して実行されることはなく，この誤検出された同期信号
(c-3)は除去されることになる。更に，この同期識別回
路５３は，例えばウィンドウパルス(b-2)がＨとなって
いる間に正規の同期信号(c-4)が入力されない場合に同
期エラー信号(e)を前記疑似同期信号発生器５４に出力
し，この疑似同期信号発生器５４で正規の同期信号(c-
4)が検出されるべきタイミングに同期信号(c-4)と同じ
波形の疑似同期信号(f)を強制的に生成させ，この疑似
同期信号(f)をもとにして各種タイミング発生器５５を
作動させて所定のタイミングでメモリ書き込み回路５８
を作動させ，シリアル・パラレル変換回路５７から同期
信号(c-4)に対応するブロックのデータをメモリ内のブ
ロックアドレスで示される領域に書き込ませるように構
成される。

【００１０】従って，この同期保護回路を同期検出部５
１に付加した構成では，最初の同期信号が正規の同期信
号であれば，その後に誤検出された同期信号や同期信号
の見逃しによりエラーが発生することを防止できること
になる。

【００１１】ところが，上記の同期保護回路において
は，最初の同期信号(c-1)が正規の同期信号であること
が前提になっているが，最初の同期信号(c-1)が正規の
同期信号であることは何等保証されない。したがって，
例えば図７に示すように，最初の同期信号(c-1)が誤検
出されたものであれば，ウィンドウパルス(b-1)，(b-2)
のタイミングが正規の同期信号(c-2)あるいは(c-3)のタ
イミングからずれ，その後に再生データ(a)から正規の
同期信号(c-2)，(c-3)が検出されても次々と同期エラー
が続いて正規の同期信号(c-2)あるいは(c-3)と異なるタ
イミングで疑似同期信号(f-1)，(f-2)が生成される。そ
して，この疑似同期信号(f-1)，(f-2)をもとにしてデー
タのメモリへの書き込みが行われることになるので，す
べてのブロックのデータがエラーとなる。

【００１２】そこで，従来の同期保護回路では，このよ
うな不都合を回避するため，図５に示すように，同期エ
ラーが連続して発生する場合に同期エラーの連続回数を
計数し，そのカウント数が所定回数，例えばＭ回以上に
なるときに最初の同期信号(c-1)が誤検出されたものと
判定する連続エラー検出器５６を設け，Ｍ回以上連続し
て同期エラーが生じたときには最初に検出された同期信
号(c-1)が誤検出であったとみなしてその後に検出され
る同期信号を新たに最初の同期信号とし，この新たな同
期信号の入力からその正誤を判定するまでの一連の動作
を繰り返すようにしてある。

【００１３】

【発明が解決しようとする課題】上記従来の技術におい
て，最初に検出された同期信号が誤検出であったとみな
してその後に検出される同期信号を新たに最初の同期信
号とした場合，所定の間隔よりも短い間隔で同期信号が
発生することがある。例えば、図２において新たに検出
された同期信号(a-3)と疑似同期信号(b-2)の間隔は所定
の間隔Ｎよりも短い。この場合，疑似同期信号(b-2)を
もとにして各種タイミング発生器５５を作動させて所定
のタイミングでメモリ書き込み回路５８を作動させ，シ
リアル・パラレル変換回路５７から疑似同期信号(b-2)
に対応するブロックのデータをメモリ内のブロックアド
レスで示される領域に書き込ませる。しかし，同期信号
の間隔が短いため，疑似同期信号(b-2)に対応するブロ
ックの全データを書き込む前に同期信号(a-3)が入力さ
れることになる。

【００１４】このとき，各種タイミング発生回路５５が
常時同期信号を受け付ける場合は，同期信号(a-3)をも
とに各種タイミング発生回路５５が作動し，疑似同期信
号(b-2)に対応するブロックのデータが失われることに
なる。さらに，既にメモリに書き込まれている疑似同期
信号(b-2)に対応するブロックのデータの一部が他のブ
ロックのデータに混在してエラーを引き起こすことも考
えられる。

【００１５】また，各種タイミング発生回路５５が疑似
同期信号(b-2)をもとにしたタイミング信号を発生させ
ている最中には次の同期信号を受け付けない場合は，同
期信号(a-3)は無視され，同期信号(a-3)に対応するブロ
ックの全データが失われることになる。

【００１６】上記のように，所定の間隔よりも短い間隔
で同期信号が発生した場合，データが失われ，再生信号
が劣化するという問題がある。

【００１７】本発明の目的は，所定の間隔よりも短い間
隔で同期信号が発生した場合に，再生信号の劣化を防止
する同期保護回路を提供することにある。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に，本発明の同期保護方式は，所定長のブロックに分割
され，各ブロックにその先頭であることを示す同期パタ
ーンを付加したディジタル信号を送信あるいは記録し，
前記ディジタル信号を受信あるいは再生して得たデータ
から同期パターンを検出する手段により出力された同期
信号を，前記データ中の同期パターンを予測して保護同
期信号を出力することにより補完する同期保護方式にお
いて，前記同期信号と前記保護同期信号の出力間隔が所
定の間隔よりも短い場合には，前記同期信号と前記保護
同期信号のどちらか一方を同期信号と見なさないもので
ある。

【００１９】

【作用】図２は，本発明による同期保護回路の動作を示
すタイムチャートの一例である。(a)は同期検出回路が
出力する同期信号，(b)は疑似同期信号発生回路が出力
する疑似同期信号，(c)および(d)は同期保護回路が出力
する同期信号である。以下，図２を用いて本発明の作用
を説明する。

【００２０】(a)は同期検出回路が出力する同期信号で
ある。この例では，同期信号(a-1)，(a-2)を検出した後
で同期エラーが生じたため，全入力データに対する同期
パターンの探索を開始し，再び同期パターン(a-3)の検
出に成功している。一方，(b)の疑似同期信号発生回路
が出力する疑似同期信号は，同期信号(a)が同期エラー
を起こしている間は，同期パターンが予測されるタイミ
ングに疑似同期信号(b-1)，(b-2)を出力している。

【００２１】従来の同期保護回路では，(a)と(b)の論理
和を取って同期信号としていた。しかし，この場合で
は，同期信号(a-3)と疑似同期信号(b-2)の間隔が所定の
間隔Ｎよりも短くなり，この同期信号をもとに処理を実
行する回路において，前述のように有効なデータが失わ
れる恐れがある。そこで，有効なデータが失われないよ
うに，同期信号(a-3)と疑似同期信号(b-2)のうち，有効
なデータの同期信号である方を選択して出力する。すな
わち，同期信号(a-3)が有効な同期信号であると判定し
た場合には(c)を，疑似同期信号(b-2)が有効な同期信号
であると判定した場合には(d)を同期信号として出力す
ればよい。

【００２２】

【実施例】図１は，本発明による同期保護回路を適用し
た同期検出装置の第１の実施例の構成図，図２は，図１
の同期検出装置の動作を示すタイムチャートである。図
１において，１は同期保護回路，２は同期検出回路，３
は疑似同期信号発生回路，４はカウンタ，５は判定回
路，６はセレクタ，７はデータ入力端子，８は同期信号
出力端子，９aおよび９bはメモリである。図２におい
て，(a)は同期検出回路２が出力する同期信号，(b)は疑
似同期信号発生回路３が出力する疑似同期信号，(c)お
よび(d)はセレクタ６が出力する同期信号である。以
下，図１および図２を用いて第１の実施例について説明
する。

【００２３】受信あるいは送信されたデータは，データ
入力端子７から同期検出回路２に入力される。同期検出
回路２は，データ中の同期パタンを検出し，これにタイ
ミングを追わせて同期信号(a)を出力する。図２の例で
は，同期信号(a-1)，(a-2)を出力した後で連続同期エラ
ーを生じ，その後，再び同期信号(a-3)を検出して出力
している。破線で示しているのは，同期信号が予測され
るタイミングであるが，実際には検出されなかった同期
信号である。検出された同期信号(a)は，同期保護回路
１に入力される。同期保護回路１の内部では，同期信号
(a)は疑似同期信号発生回路３に入力される。この疑似
同期信号発生回路３は，図５のウィンドウ発生器５２，
同期識別回路５３，疑似同期信号発生器５４，連続同期
エラー検出器５６等から構成され，従来技術で説明した
ものと同等の回路である。疑似同期信号発生回路３は，
同期検出回路２が同期エラーを起こしている間，疑似同
期信号(b)を出力する。同期信号(a)と疑似同期信号(b)
は，セレクタ６に入力され，選択して出力される。

【００２４】従来の技術では，同期信号(a-1)，(a-2)，
(a-3)と疑似同期信号(b-1)，(b-2)をすべて同期信号と
して出力するようになっているが，図２の例では疑似同
期信号(b-2)と同期信号(a-3)の出力間隔が所定の間隔Ｎ
よりも短くなってしまう。このとき，後段の信号処理回
路が常時同期信号を受け付ける場合は，疑似同期信号(b
-2)をもとにしてこれに対応するブロックのデータを処
理している間に同期信号(a-3)が入力されることにな
り，疑似同期信号(b-2)に対応するブロックのデータが
失われることになる。さらに，既に処理済みの疑似同期
信号(b-2)に対応するブロックのデータの一部が他のブ
ロックのデータに混在してエラーを引き起こすことも考
えられる。また，後段の信号処理回路が疑似同期信号(b
-2)をもとにデータを処理している最中には次の同期信
号を受け付けない場合は，同期信号(a-3)は無視され，
同期信号(a-3)に対応するブロックの全データが失われ
ることになる。どちらの場合も，一方のブロックのデー
タが失われることになるが，同期エラーに伴い無効とな
ったデータを失い，有効データを残す方が信号の再生に
有利である。

【００２５】そこで，本実施例では，カウンタ４に同期
信号(a)と疑似同期信号(b)を入力し，同期信号の間隔を
計数する。この計数結果を判定回路５に入力し，所定の
間隔Ｎよりも短い場合には，同期信号(a)と疑似同期信
号(b)の一方を同期信号として出力しないように，判定
回路５がセレクタ６に対して制御信号を出力する。メモ
リ９aおよび９bは，カウンタ４が同期信号の間隔を計数
し，判定回路５が制御信号を出力するまでの間，同期信
号(a)および疑似同期信号(b)を遅延するものである。疑
似同期信号(b-2)を同期信号をしない場合には，セレク
タ６の出力は(c)となり，また，同期信号(a-3)を同期信
号としない場合には，セレクタ６の出力は(d)となり，
同期信号出力端子８から出力される。これにより，後段
の信号処理回路でデータを処理中に次の同期信号が入力
されることはなくなり，有効データのみを信号処理する
ことが可能となる。

【００２６】判定回路５は，データ入力端子７からデー
タを読み込み，その受信あるいは再生状態を監視して適
応的にセレクタ６を切り替えるように制御信号を出力す
るようにしてもよい。

【００２７】本実施例によれば，所定の間隔よりも短い
間隔で同期信号が発生した場合に，再生信号の劣化を防
止することができる。

【００２８】図３は，本発明による同期保護回路を適用
した同期検出装置の第２の実施例の構成図，図４は，図
３の同期検出装置の動作を示すタイミングチャートであ
る。図３において，３１は同期保護回路，３４はカウン
タ，３５は論理回路であり，その他は図１と同じであ
る。図４において，(a)は同期検出回路２が出力する同
期信号，(b)は疑似同期信号発生回路３が出力する疑似
同期信号，(c)はカウンタ３４が出力する制御信号，(d)
はメモリ９aにより同期信号(a)を遅延した信号，(e)は
メモリ９bにより疑似同期信号(b)を遅延した信号，(f)
は論理回路３５が出力する同期信号である。以下，図３
および図４を用いて第２の実施例について説明する。

【００２９】カウンタ３４は，同期信号(a)と疑似同期
信号(b)を入力とし，同期信号の間隔が所定の間隔Ｎ以
上であればＨの制御信号を出力し，Ｎよりも短ければＬ
の制御信号を(c)に示すように出力する。メモリ９aは同
期信号(a)を遅延して(d)を出力し，メモリ９bは疑似同
期信号(b)を遅延して(e)を出力する。論理回路３５は，
制御信号(c)，信号(d)，信号(e)を入力とし，同期信号
として(f)を出力する。これは，同期信号の間隔がＮよ
りも短いときには，制御信号(c)が疑似同期信号(e)をマ
スクし，同期信号(a)と論理和を取ったものである。

【００３０】同期エラーが連続して生じた場合には，単
なるノイズではなく，何らかの要因でデータブロックの
周期がずれてしまった可能性が高い。また，疑似同期信
号は周期がずれる以前の同期信号から予測したものであ
るため，正しいタイミングで出力されているとは限らな
い。このため，再度同期信号が検出された場合にはこの
同期信号が正しく，これ以前に出力された疑似同期信号
は誤っていると見なすことができる。そこで，疑似同期
信号をマスクすることにより，後段の信号処理回路で有
効なデータのみを処理することができる。

【００３１】本実施例によれば，簡単な回路により有効
である可能性が高いデータのみを処理することができ
る。

【００３２】

【発明の効果】本発明によれば，所定の間隔よりも短い
間隔で同期信号が発生した場合にも，再生信号の劣化を
防止することができる同期保護回路を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明による同期保護回路を適用した同期検出
装置の第１の実施例の構成図。

【図２】図１の同期検出装置の動作を示すタイミングチ
ャート。

【図３】本発明による同期保護回路を適用した同期検出
装置の第２の実施例の構成図。

【図４】図３の同期検出装置の動作を示すタイミングチ
ャート。

【図５】従来技術による同期保護回路を付加した同期検
出回路。

【図６】図５の同期検出回路の動作を示す第１のタイミ
ングチャート。

【図７】図５の同期検出回路の動作を示す第２のタイミ
ングチャート。

【符号の説明】

１，３１……同期保護回路，２……同期検出回路，３…
…疑似同期信号発生回路，４……カウンタ，５……判定
回路，６……セレクタ，７……データ入力端子，８……
同期信号出力端子，９a，９b……メモリ，３４……カウ
ンタ，３５……論理回路，５１……同期検出部，５２…
…ウィンドウ発生器，５３……同期識別回路，５４……
疑似同期信号発生器，５５……各種タイミング発生器，
５６……連続同期エラー検出器，５７……シリアル・パ
ラレル変換回路，５８……メモリ書き込み回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】所定長のブロックに分割され，各ブロック
   にその先頭であることを示す同期パターンを付加したデ
   ィジタル信号を送信あるいは記録し，前記ディジタル信
   号を受信あるいは再生して得たデータから同期パターン
   を検出する手段により出力された同期信号を，前記デー
   タ中の同期パターンを予測して保護同期信号を出力する
   ことにより補完する同期保護方式において，前記同期信
   号と前記保護同期信号の出力間隔が所定の間隔よりも短
   い場合には，前記同期信号と前記保護同期信号のどちら
   か一方を同期信号と見なさないことを特徴とする同期保
   護方式。
2. 【請求項２】所定長のブロックに分割され，各ブロック
   にその先頭であることを示す同期パターンを付加したデ
   ィジタル信号を送信あるいは記録し，前記ディジタル信
   号を受信あるいは再生して得たデータから同期パターン
   を検出する手段により出力された同期信号を，前記デー
   タ中の同期パターンを予測して保護同期信号を出力する
   ことにより補完する同期保護回路において，前記同期信
   号と前記保護同期信号の出力間隔を計数する手段と，前
   記計数する手段の計数結果を入力して所定の間隔より短
   いか否かを判定する手段とを有し，前記同期信号と前記
   保護同期信号の出力間隔が所定の間隔よりも短い場合に
   は，前記同期信号と前記保護同期信号のどちらか一方を
   出力しないことを特徴とする同期保護回路。
3. 【請求項３】前記請求項１記載の同期保護方式におい
   て，前記同期保護信号を同期信号と見なさないことを特
   徴とする同期保護方式。
4. 【請求項４】前記請求項２記載の同期保護回路におい
   て，前記同期保護信号を同期信号として出力しないこと
   を特徴とする同期保護回路。
5. 【請求項５】前記請求項１記載の同期保護方式におい
   て，受信あるいは再生データの状態に応じて適応的に前
   記同期信号と前記保護同期信号のどちらか一方を同期信
   号と見なさないことを特徴とする同期保護方式。
6. 【請求項６】前記請求項２記載の同期保護回路におい
   て，受信あるいは再生データの状態を観測する手段を有
   し，前記観測する手段の出力に応じて適応的に前記同期
   信号と前記保護同期信号のどちらか一方を同期信号とし
   て出力しないことを特徴とする同期保護回路。