JPH06275480A - ウエーハの製造方法 - Google Patents
ウエーハの製造方法Info
- Publication number
- JPH06275480A JPH06275480A JP5064896A JP6489693A JPH06275480A JP H06275480 A JPH06275480 A JP H06275480A JP 5064896 A JP5064896 A JP 5064896A JP 6489693 A JP6489693 A JP 6489693A JP H06275480 A JPH06275480 A JP H06275480A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- etching
- manufacturing
- rear side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/138—Roughened surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 センサーによる検知が可能であって、デバイ
ス製造時のフォトリソグラフィー工程における露光の解
像度低下を防いでデバイスの歩留りを高めることができ
るウエーハを製造する方法を提供すること。 【構成】 ウエーハの製造方法において、エッチング工
程Ｄと表面研磨工程Ｆとの間に、ウエーハの裏面形状を
調整するための裏面調整工程Ｅを組み込み、該裏面調整
工程Ｅとして、例えばエッチング工程Ｄによってウエー
ハの裏面に形成された大きな波状の凹凸を除去する裏面
研磨工程Ｅ１と、該裏面研磨工程Ｅ１によって研磨され
たウエーハの裏面粗さを大きくするためのエッチング処
理工程Ｅ２を採用する。本発明によれば、ウエーハは裏
面研磨工程Ｅ１によってその裏面の凹凸が除去された
後、エッチング処理工程Ｅ２によって裏面粗さがセンサ
ーの検知及び異物の吸収に必要十分な程度に大きくされ
るため、前記目的が達成される。
ス製造時のフォトリソグラフィー工程における露光の解
像度低下を防いでデバイスの歩留りを高めることができ
るウエーハを製造する方法を提供すること。 【構成】 ウエーハの製造方法において、エッチング工
程Ｄと表面研磨工程Ｆとの間に、ウエーハの裏面形状を
調整するための裏面調整工程Ｅを組み込み、該裏面調整
工程Ｅとして、例えばエッチング工程Ｄによってウエー
ハの裏面に形成された大きな波状の凹凸を除去する裏面
研磨工程Ｅ１と、該裏面研磨工程Ｅ１によって研磨され
たウエーハの裏面粗さを大きくするためのエッチング処
理工程Ｅ２を採用する。本発明によれば、ウエーハは裏
面研磨工程Ｅ１によってその裏面の凹凸が除去された
後、エッチング処理工程Ｅ２によって裏面粗さがセンサ
ーの検知及び異物の吸収に必要十分な程度に大きくされ
るため、前記目的が達成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエーハ、特に
単結晶シリコンウエーハ（以下、単にウエーハと称す）
の製造方法に関するものである。
単結晶シリコンウエーハ（以下、単にウエーハと称す）
の製造方法に関するものである。
【０００２】
【従来の技術】一般に、ウエーハの製造方法には、単結
晶引上装置によって引き上げられた単結晶インゴットを
スライスして薄円板状のウエーハを得るスライス工程
と、該スライス工程によって得られたウエーハの割れや
欠けを防ぐためにその外周エッジ部を面取りする面取り
工程と、面取りされたウエーハをラッピングしてこれを
平面化するラッピング工程と、ラッピングされたウエー
ハに残留する加工歪を除去するエッチング工程と、エッ
チングされたウエーハの片面を研磨する表面研磨工程
と、研磨されたウエーハを洗浄してこれに付着した研磨
剤や異物を除去する洗浄工程が含まれる。
晶引上装置によって引き上げられた単結晶インゴットを
スライスして薄円板状のウエーハを得るスライス工程
と、該スライス工程によって得られたウエーハの割れや
欠けを防ぐためにその外周エッジ部を面取りする面取り
工程と、面取りされたウエーハをラッピングしてこれを
平面化するラッピング工程と、ラッピングされたウエー
ハに残留する加工歪を除去するエッチング工程と、エッ
チングされたウエーハの片面を研磨する表面研磨工程
と、研磨されたウエーハを洗浄してこれに付着した研磨
剤や異物を除去する洗浄工程が含まれる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記諸
工程を経て製造されるウエーハにおいては、裏面に関し
てはエッチング面が最後まで残るため、以下のような弊
害が発生していた。
工程を経て製造されるウエーハにおいては、裏面に関し
てはエッチング面が最後まで残るため、以下のような弊
害が発生していた。
【０００４】即ち、前記エッチング工程におけるエッチ
ング液としては、通常、混酸が用いられるが、該混酸を
用いてウエーハをエッチング処理すると、図５（ａ）
（フリーな状態のウエーハＷを示す）に示すように、ウ
エーハＷの前記表面研磨を施さなかった裏面には、混酸
特有の周期０．５〜１ｍｍ程度、Ｐ−Ｖ（Peak to Vall
ey）値０．１〜０．５μｍ程度の大きな波状の凹凸Ｗ１
が残されたままになっている。
ング液としては、通常、混酸が用いられるが、該混酸を
用いてウエーハをエッチング処理すると、図５（ａ）
（フリーな状態のウエーハＷを示す）に示すように、ウ
エーハＷの前記表面研磨を施さなかった裏面には、混酸
特有の周期０．５〜１ｍｍ程度、Ｐ−Ｖ（Peak to Vall
ey）値０．１〜０．５μｍ程度の大きな波状の凹凸Ｗ１
が残されたままになっている。
【０００５】上記凹凸Ｗ１は、デバイス製造時のフォト
リソグラフィー工程において、ウエーハＷの裏面を吸着
盤１０に吸着させると、図５（ｂ）に示すように、該裏
面の前記凹凸Ｗ１が表面側に転写されて表面に凹凸Ｗ
１’が現われ、この凹凸Ｗ１’が露光の解像度を低下さ
せ、結果的にデバイスの歩留りを低下させる要因とな
る。
リソグラフィー工程において、ウエーハＷの裏面を吸着
盤１０に吸着させると、図５（ｂ）に示すように、該裏
面の前記凹凸Ｗ１が表面側に転写されて表面に凹凸Ｗ
１’が現われ、この凹凸Ｗ１’が露光の解像度を低下さ
せ、結果的にデバイスの歩留りを低下させる要因とな
る。
【０００６】上記問題を解決する方法として、図６
（ａ）に示すようにウエーハＷの表裏両面を研磨する方
法が考えられ、これによれば、ウエーハＷの裏面には図
５（ａ）に示した凹凸Ｗ１が存在しないため、フォトリ
ソグラフィー工程においてウエーハＷの裏面を図６
（ｂ）に示すように吸着盤１０に吸着した場合でも前記
問題は発生しない。
（ａ）に示すようにウエーハＷの表裏両面を研磨する方
法が考えられ、これによれば、ウエーハＷの裏面には図
５（ａ）に示した凹凸Ｗ１が存在しないため、フォトリ
ソグラフィー工程においてウエーハＷの裏面を図６
（ｂ）に示すように吸着盤１０に吸着した場合でも前記
問題は発生しない。
【０００７】ところが、上記両面研磨による方法によれ
ば、ウエーハＷの裏面も鏡面となるため、一般的に普及
している光の散乱によってウエーハの存在を検知するウ
エーハ検知センサーが当該ウエーハＷを検知し得ないと
いう問題が発生する。又、ウエーハＷを吸着盤１０に吸
着した場合、図６（ｃ）に示すように、該ウエーハＷの
裏面側に付着してウエーハＷと吸着盤１０との間に介在
する異物ＰがウエーハＷを弾性変形させる結果、該異物
Ｐが存在するウエーハＷの表面部分に凸部Ｗ２が形成さ
れ、ウエーハＷの表面に凹凸が生じて前記と同様の問題
が発生する。
ば、ウエーハＷの裏面も鏡面となるため、一般的に普及
している光の散乱によってウエーハの存在を検知するウ
エーハ検知センサーが当該ウエーハＷを検知し得ないと
いう問題が発生する。又、ウエーハＷを吸着盤１０に吸
着した場合、図６（ｃ）に示すように、該ウエーハＷの
裏面側に付着してウエーハＷと吸着盤１０との間に介在
する異物ＰがウエーハＷを弾性変形させる結果、該異物
Ｐが存在するウエーハＷの表面部分に凸部Ｗ２が形成さ
れ、ウエーハＷの表面に凹凸が生じて前記と同様の問題
が発生する。
【０００８】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、センサーによる検知が可能で
あって、デバイス工程中のフォトリソグラフィー工程に
おける露光の解像度低下を防いでデバイスの歩留りを高
めることができるウエーハを製造することができる方法
を提供することにある。
で、その目的とする処は、センサーによる検知が可能で
あって、デバイス工程中のフォトリソグラフィー工程に
おける露光の解像度低下を防いでデバイスの歩留りを高
めることができるウエーハを製造することができる方法
を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成すべく本
発明は、単結晶インゴットをスライスして薄円板状のウ
エーハを得るスライス工程と、該スライス工程によって
得られたウエーハを面取りする面取り工程と、面取りさ
れたウエーハを平面化するラッピング工程と、ラッピン
グされたウエーハの加工歪を除去するエッチング工程
と、エッチングされたウエーハの片面を研磨する表面研
磨工程と、研磨されたウエーハを洗浄する洗浄工程を含
むウエーハの製造方法において、前記エッチング工程と
表面研磨工程との間に、ウエーハの裏面形状を調整する
ための裏面調整工程を組み込んだことを特徴とする。
発明は、単結晶インゴットをスライスして薄円板状のウ
エーハを得るスライス工程と、該スライス工程によって
得られたウエーハを面取りする面取り工程と、面取りさ
れたウエーハを平面化するラッピング工程と、ラッピン
グされたウエーハの加工歪を除去するエッチング工程
と、エッチングされたウエーハの片面を研磨する表面研
磨工程と、研磨されたウエーハを洗浄する洗浄工程を含
むウエーハの製造方法において、前記エッチング工程と
表面研磨工程との間に、ウエーハの裏面形状を調整する
ための裏面調整工程を組み込んだことを特徴とする。
【００１０】尚、上記裏面調整工程としては、前記エッ
チング工程によってウエーハの裏面に形成された凹凸を
除去する裏面研磨工程と、該裏面研磨工程によって研磨
されたウエーハの裏面粗さを大きくするためのエッチン
グ処理工程との組み合わせ、上記裏面研磨工程と、該裏
面研磨工程によって研磨されたウエーハの裏面に選択エ
ッチング作用を促進させて裏面粗さを大きくするための
エッチング処理工程との組み合わせ、或いは前記裏面研
磨工程と、該裏面研磨工程によって研磨されたウエーハ
の裏面粗さを大きくするためのＢＨＦ洗浄工程との組み
合わせ等が採用される。
チング工程によってウエーハの裏面に形成された凹凸を
除去する裏面研磨工程と、該裏面研磨工程によって研磨
されたウエーハの裏面粗さを大きくするためのエッチン
グ処理工程との組み合わせ、上記裏面研磨工程と、該裏
面研磨工程によって研磨されたウエーハの裏面に選択エ
ッチング作用を促進させて裏面粗さを大きくするための
エッチング処理工程との組み合わせ、或いは前記裏面研
磨工程と、該裏面研磨工程によって研磨されたウエーハ
の裏面粗さを大きくするためのＢＨＦ洗浄工程との組み
合わせ等が採用される。
【００１１】
【作用】本発明方法における裏面調整工程として、例え
ば裏面研磨工程とエッチング処理工程の組み合わせを用
いる場合、前工程であるエッチング工程によりウエーハ
の裏面に形成された凹凸は裏面研磨工程で除去されるた
め、デバイス製造時のフォトリソグラフィー工程におい
てウエーハをその裏面で吸着した場合、従来のようにウ
エーハ裏面の凹凸が表面側に転写されることがなく、ウ
エーハ表面の平坦度が高く保たれて露光の解像度が高く
保たれ、デバイスの歩留りの低下が防がれる。尚、裏面
調整工程における裏面研磨工程においては、前工程でエ
ッチングされたウエーハの平坦度を悪化させないで、且
つ、ウエーハ裏面の凹凸を除去することができる程度の
研磨がなされる。
ば裏面研磨工程とエッチング処理工程の組み合わせを用
いる場合、前工程であるエッチング工程によりウエーハ
の裏面に形成された凹凸は裏面研磨工程で除去されるた
め、デバイス製造時のフォトリソグラフィー工程におい
てウエーハをその裏面で吸着した場合、従来のようにウ
エーハ裏面の凹凸が表面側に転写されることがなく、ウ
エーハ表面の平坦度が高く保たれて露光の解像度が高く
保たれ、デバイスの歩留りの低下が防がれる。尚、裏面
調整工程における裏面研磨工程においては、前工程でエ
ッチングされたウエーハの平坦度を悪化させないで、且
つ、ウエーハ裏面の凹凸を除去することができる程度の
研磨がなされる。
【００１２】そして、裏面調整工程においては、上記裏
面研磨工程によって裏面の凹凸を除去されたウエーハ
は、次のエッチング処理工程でその裏面粗さが大きくさ
れるため、センサーは該ウエーハを検知することができ
る。又、ウエーハ裏面は付与された面粗さの凹部で異物
を吸収するため、ウエーハ表面側に異物による悪影響が
現われず、前述と同様の理由によってデバイスの歩留り
の低下が防がれる。尚、裏面調整工程におけるエッチン
グ処理工程では、ウエーハの平坦度をそのまま維持し、
且つ、異物を吸収することができるに必要な程度に、ウ
エーハの裏面粗さだけが大きくされる。
面研磨工程によって裏面の凹凸を除去されたウエーハ
は、次のエッチング処理工程でその裏面粗さが大きくさ
れるため、センサーは該ウエーハを検知することができ
る。又、ウエーハ裏面は付与された面粗さの凹部で異物
を吸収するため、ウエーハ表面側に異物による悪影響が
現われず、前述と同様の理由によってデバイスの歩留り
の低下が防がれる。尚、裏面調整工程におけるエッチン
グ処理工程では、ウエーハの平坦度をそのまま維持し、
且つ、異物を吸収することができるに必要な程度に、ウ
エーハの裏面粗さだけが大きくされる。
【００１３】而して、裏面調整工程として、前記裏面研
磨工程とサンドブラスト工程及びエッチング処理工程と
の組み合わせ、或いは前記裏面研磨工程とＢＨＦ洗浄工
程との組み合わせ等を用いても、上述と同様の効果が期
待できる。
磨工程とサンドブラスト工程及びエッチング処理工程と
の組み合わせ、或いは前記裏面研磨工程とＢＨＦ洗浄工
程との組み合わせ等を用いても、上述と同様の効果が期
待できる。
【００１４】
【実施例】以下に本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００１５】図１は本発明の第１実施例に係るウエーハ
製造方法の工程をその順に示すブロック図である。
製造方法の工程をその順に示すブロック図である。
【００１６】本発明に係るウエーハ製造方法は、従来の
エッチング工程と表面研磨工程との間に、ウエーハの裏
面形状を調整するための裏面調整工程を組み込んだこと
を特徴とし、本実施例では、裏面調整工程として裏面研
磨工程とエッチング処理工程との組み合わせを採用して
いる。
エッチング工程と表面研磨工程との間に、ウエーハの裏
面形状を調整するための裏面調整工程を組み込んだこと
を特徴とし、本実施例では、裏面調整工程として裏面研
磨工程とエッチング処理工程との組み合わせを採用して
いる。
【００１７】ここで、本実施例に係るウエーハ製造方法
を図１に基づいて工程順に説明する。
を図１に基づいて工程順に説明する。
【００１８】先ず、スライス工程Ａでは、不図示の単結
晶引上装置によって引き上げられた単結晶インゴットが
棒軸方向に対して直角或いは或る角度をもってスライス
されて複数の薄円板状のウエーハが得られる。
晶引上装置によって引き上げられた単結晶インゴットが
棒軸方向に対して直角或いは或る角度をもってスライス
されて複数の薄円板状のウエーハが得られる。
【００１９】上記スライス工程Ａによって得られたウエ
ーハは、割れや欠けを防ぐために面取り工程Ｂで外周エ
ッジ部を面取り加工され、次のラッピング工程Ｃで不図
示のラップ盤を用いてラッピングされ、平面化される。
ーハは、割れや欠けを防ぐために面取り工程Ｂで外周エ
ッジ部を面取り加工され、次のラッピング工程Ｃで不図
示のラップ盤を用いてラッピングされ、平面化される。
【００２０】次に、ラッピングされたウエーハは、次の
エッチング工程Ｄで混酸によるエッチング処理を受けて
ウエーハ全表面に蓄積された加工歪が除去されるが、こ
のとき、ウエーハの両面には混酸特有の周期０．５〜１
ｍｍ程度、Ｐ−Ｖ値０．１〜０．５μｍ程度の大きな波
状の凹凸が発生する（図５（ａ）参照）。
エッチング工程Ｄで混酸によるエッチング処理を受けて
ウエーハ全表面に蓄積された加工歪が除去されるが、こ
のとき、ウエーハの両面には混酸特有の周期０．５〜１
ｍｍ程度、Ｐ−Ｖ値０．１〜０．５μｍ程度の大きな波
状の凹凸が発生する（図５（ａ）参照）。
【００２１】ところで、次工程の表面研磨工程Ｆにおい
ては、通常、ウエーハの片面しか研磨しないため、エッ
チング工程Ｄによってウエーハ表面に形成された前記凹
凸は最後まで残り、このため前述のような弊害が発生す
る。
ては、通常、ウエーハの片面しか研磨しないため、エッ
チング工程Ｄによってウエーハ表面に形成された前記凹
凸は最後まで残り、このため前述のような弊害が発生す
る。
【００２２】そこで、本実施例では、前述のように上記
エッチング工程Ｄと表面研磨工程Ｆとの間に、裏面調整
工程Ｅとして裏面研磨工程Ｅ１とエッチング処理工程Ｅ
２が組み込まれている。
エッチング工程Ｄと表面研磨工程Ｆとの間に、裏面調整
工程Ｅとして裏面研磨工程Ｅ１とエッチング処理工程Ｅ
２が組み込まれている。
【００２３】上記裏面研磨工程Ｅ１は、前工程であるエ
ッチング工程Ｄによりウエーハの裏面に形成された前記
凹凸を除去する工程であり、該裏面研磨工程Ｅ１におい
ては、前工程Ｄでエッチングされたウエーハの平坦度を
悪化させないで、且つ、ウエーハ裏面の凹凸を除去する
に必要十分な程度の研磨で構わないため、例えば、低荷
重による３〜５μｍの研磨代の研磨が行なわれる。
ッチング工程Ｄによりウエーハの裏面に形成された前記
凹凸を除去する工程であり、該裏面研磨工程Ｅ１におい
ては、前工程Ｄでエッチングされたウエーハの平坦度を
悪化させないで、且つ、ウエーハ裏面の凹凸を除去する
に必要十分な程度の研磨で構わないため、例えば、低荷
重による３〜５μｍの研磨代の研磨が行なわれる。
【００２４】上記裏面調整工程Ｅ１によって凹凸が除去
されたウエーハは、次のエッチング処理工程Ｅ２でその
裏面粗さが大きくされ、図２（ａ）に示すように、ウエ
ーハＷの裏面には、前記凹凸Ｗ１より十分短い周期（例
えば、１〜１０μｍ程度の周期）で、Ｐ−Ｖ値が０．１
〜０．５μｍ程度の粗さを付与した面Ｗ３が形成され
る。尚、このエッチング処理工程Ｅ２では、ウエーハの
平坦度をそのまま維持した状態で、後述のようにウエー
ハ裏面の凹部が異物を吸収することができる程度にウエ
ーハ裏面の粗さだけが大きくされるため、特定の組成
（例えば、ＨＦ＝３０〜５０ｗｔ％、ＨＮＯ3 ＝５〜２
０ｗｔ％、Ｈ2 Ｏ＞４０ｗｔ％）のエッチング液が用い
られ、エッチング代は１〜３μｍ程度とされる。
されたウエーハは、次のエッチング処理工程Ｅ２でその
裏面粗さが大きくされ、図２（ａ）に示すように、ウエ
ーハＷの裏面には、前記凹凸Ｗ１より十分短い周期（例
えば、１〜１０μｍ程度の周期）で、Ｐ−Ｖ値が０．１
〜０．５μｍ程度の粗さを付与した面Ｗ３が形成され
る。尚、このエッチング処理工程Ｅ２では、ウエーハの
平坦度をそのまま維持した状態で、後述のようにウエー
ハ裏面の凹部が異物を吸収することができる程度にウエ
ーハ裏面の粗さだけが大きくされるため、特定の組成
（例えば、ＨＦ＝３０〜５０ｗｔ％、ＨＮＯ3 ＝５〜２
０ｗｔ％、Ｈ2 Ｏ＞４０ｗｔ％）のエッチング液が用い
られ、エッチング代は１〜３μｍ程度とされる。
【００２５】上記裏面調整工程Ｅによって裏面の形状が
調整されたウエーハは、次の表面研磨工程Ｆにおいて不
図示の研磨装置及び研磨剤を用いてその表面が鏡面研磨
され、次の洗浄工程Ｇによって洗浄されてこれに付着し
た研磨剤や異物が除去される。
調整されたウエーハは、次の表面研磨工程Ｆにおいて不
図示の研磨装置及び研磨剤を用いてその表面が鏡面研磨
され、次の洗浄工程Ｇによって洗浄されてこれに付着し
た研磨剤や異物が除去される。
【００２６】以上が本実施例に係るウエーハの製造方法
の一連の工程であるが、本実施例においては、前述のよ
うに、裏面調整工程Ｅにおける裏面研磨工程Ｅ１におい
て、前工程であるエッチング工程Ｄによりウエーハの裏
面に形成された凹凸が除去され、又、図２（ｂ）に示す
ように、ウエーハＷはエッチング処理工程Ｅ２によって
その裏面にその平坦度を維持した状態で短周期の粗さを
付与した面Ｗ３が形成されるため、デバイス製造時のフ
ォトリソグラフィー工程においてウエーハＷをその裏面
で吸着盤１０に吸着した場合、ウエーハＷ裏面の凹凸が
表面側に転写されることがなく、且つ、ウエーハＷの吸
着盤１０との間に介在する異物Ｐは図示のようにウエー
ハＷの裏面の凹部に入り込んで吸収される。この結果、
従来のように（図６（ｃ）参照）異物Ｐによってウエー
ハＷの表面に凸部が現われることがなく、該ウエーハＷ
の表面の平坦度が高く保たれ、デバイス製造時のフォト
リソグラフィー工程における露光の解像度が高く保たれ
てデバイスの歩留りが高められる。
の一連の工程であるが、本実施例においては、前述のよ
うに、裏面調整工程Ｅにおける裏面研磨工程Ｅ１におい
て、前工程であるエッチング工程Ｄによりウエーハの裏
面に形成された凹凸が除去され、又、図２（ｂ）に示す
ように、ウエーハＷはエッチング処理工程Ｅ２によって
その裏面にその平坦度を維持した状態で短周期の粗さを
付与した面Ｗ３が形成されるため、デバイス製造時のフ
ォトリソグラフィー工程においてウエーハＷをその裏面
で吸着盤１０に吸着した場合、ウエーハＷ裏面の凹凸が
表面側に転写されることがなく、且つ、ウエーハＷの吸
着盤１０との間に介在する異物Ｐは図示のようにウエー
ハＷの裏面の凹部に入り込んで吸収される。この結果、
従来のように（図６（ｃ）参照）異物Ｐによってウエー
ハＷの表面に凸部が現われることがなく、該ウエーハＷ
の表面の平坦度が高く保たれ、デバイス製造時のフォト
リソグラフィー工程における露光の解像度が高く保たれ
てデバイスの歩留りが高められる。
【００２７】そして、上記裏面研磨工程Ｅ１によって裏
面の凹凸を除去されたウエーハは、次のエッチング処理
工程Ｅ２でその裏面が荒されるため、光の散乱によって
ウエーハの存在を検知するウエーハ検知センサー等のセ
ンサーは当該ウエーハＷを検知することができる。
面の凹凸を除去されたウエーハは、次のエッチング処理
工程Ｅ２でその裏面が荒されるため、光の散乱によって
ウエーハの存在を検知するウエーハ検知センサー等のセ
ンサーは当該ウエーハＷを検知することができる。
【００２８】次に、本発明の第２実施例を図３に基づい
て説明する。尚、図３は第２実施例に係るウエーハ製造
方法の主要工程部（付加された裏面調整工程とこれの前
後の工程を含む部分）を示すブロック図であり、本実施
例においては、新たに付加された裏面調整工程を除く工
程は従来と同様であるため、それらの説明は省略する。
て説明する。尚、図３は第２実施例に係るウエーハ製造
方法の主要工程部（付加された裏面調整工程とこれの前
後の工程を含む部分）を示すブロック図であり、本実施
例においては、新たに付加された裏面調整工程を除く工
程は従来と同様であるため、それらの説明は省略する。
【００２９】本実施例は、裏面調整工程Ｅとして前記第
１実施例と同様な裏面研磨工程Ｅ１と選択エッチング作
用を促進させるためのサンドブラスト工程Ｅ３及び選択
エッチングによってウエーハの裏面粗さを大きくするた
めのエッチング処理工程Ｅ４の組み合わせを用いてい
る。
１実施例と同様な裏面研磨工程Ｅ１と選択エッチング作
用を促進させるためのサンドブラスト工程Ｅ３及び選択
エッチングによってウエーハの裏面粗さを大きくするた
めのエッチング処理工程Ｅ４の組み合わせを用いてい
る。
【００３０】上記裏面研磨工程Ｅ１は、前記第１実施例
のそれと同様であり、前工程であるエッチング工程Ｄに
よりウエーハの裏面に形成された大きな波状の凹凸を除
去する工程である。
のそれと同様であり、前工程であるエッチング工程Ｄに
よりウエーハの裏面に形成された大きな波状の凹凸を除
去する工程である。
【００３１】而して、本実施例においては、上記裏面研
磨工程Ｅ１によってその裏面の凹凸が除去されたウエー
ハは、次のサンドブラスト工程における裏面への固体微
粒子の吹き付けによって裏面に均一な歪を与えられた
後、次のエッチング処理工程Ｅ４においてその選択エッ
チング作用により前記第１実施例と同様に裏面粗さが大
きくされる。尚、本実施例におけるエッチング処理工程
Ｅ４は、ウエーハ裏面に付与された歪の選択エッチング
を目的とするため、例えばＮａＯＨを０．５ｗｔ％含む
エッチング液（５０〜６０℃）を用いたエッチングが３
分程度実施される。
磨工程Ｅ１によってその裏面の凹凸が除去されたウエー
ハは、次のサンドブラスト工程における裏面への固体微
粒子の吹き付けによって裏面に均一な歪を与えられた
後、次のエッチング処理工程Ｅ４においてその選択エッ
チング作用により前記第１実施例と同様に裏面粗さが大
きくされる。尚、本実施例におけるエッチング処理工程
Ｅ４は、ウエーハ裏面に付与された歪の選択エッチング
を目的とするため、例えばＮａＯＨを０．５ｗｔ％含む
エッチング液（５０〜６０℃）を用いたエッチングが３
分程度実施される。
【００３２】次に、本発明の第３実施例を図４に基づい
て説明する。尚、図４は第３実施例に係るウエーハ製造
方法の主要工程部（付加された裏面調整工程とこれの前
後の工程を含む部分）を示すブロック図であり、本実施
例においても、新たに付加された裏面調整工程を除く工
程は従来と同様であるため、それらの説明は省略する。
て説明する。尚、図４は第３実施例に係るウエーハ製造
方法の主要工程部（付加された裏面調整工程とこれの前
後の工程を含む部分）を示すブロック図であり、本実施
例においても、新たに付加された裏面調整工程を除く工
程は従来と同様であるため、それらの説明は省略する。
【００３３】本実施例は、裏面調整工程Ｅとして前記第
１実施例と同様な裏面研磨工程Ｅ１とＢＨＦ洗浄工程Ｅ
５との組み合わせを用いている。
１実施例と同様な裏面研磨工程Ｅ１とＢＨＦ洗浄工程Ｅ
５との組み合わせを用いている。
【００３４】上記裏面研磨工程Ｅ１は、前記第１実施例
のそれと同様であり、前工程であるエッチング工程Ｄに
よりウエーハの裏面に形成された大きな波状の凹凸を除
去する工程である。
のそれと同様であり、前工程であるエッチング工程Ｄに
よりウエーハの裏面に形成された大きな波状の凹凸を除
去する工程である。
【００３５】而して、本実施例においては、上記裏面研
磨工程Ｅ１によってその裏面の凹凸が除去されたウエー
ハに対して、次のＢＨＦ洗浄工程Ｅ５でＢＨＦ液（ＮＨ
3 ＯＨとＨＦとの混合液）を用いたエッチングが例えば
３０秒〜１０分程度施され、該ウエーハの裏面が前記第
１及び第２実施例と同様に平坦度を維持しながら荒され
る。
磨工程Ｅ１によってその裏面の凹凸が除去されたウエー
ハに対して、次のＢＨＦ洗浄工程Ｅ５でＢＨＦ液（ＮＨ
3 ＯＨとＨＦとの混合液）を用いたエッチングが例えば
３０秒〜１０分程度施され、該ウエーハの裏面が前記第
１及び第２実施例と同様に平坦度を維持しながら荒され
る。
【００３６】而して、上記第２及び第３実施例において
も、裏面調整工程Ｅによってウエーハはその裏面の凹凸
が除去された後、裏面がセンサーの検知及び異物の吸収
に必要十分な程度に荒されるため、前記第１実施例と同
様の効果が得られる。
も、裏面調整工程Ｅによってウエーハはその裏面の凹凸
が除去された後、裏面がセンサーの検知及び異物の吸収
に必要十分な程度に荒されるため、前記第１実施例と同
様の効果が得られる。
【００３７】
【発明の効果】以上の説明で明らかな如く、本発明によ
れば、単結晶インゴットをスライスして薄円板状のウエ
ーハを得るスライス工程と、該スライス工程によって得
られたウエーハを面取りする面取り工程と、面取りされ
たウエーハを平面化するラッピング工程と、ラッピング
されたウエーハの加工歪を除去するエッチング工程と、
エッチングされたウエーハの片面を研磨する表面研磨工
程と、研磨されたウエーハを洗浄する洗浄工程を含むウ
エーハの製造方法において、前記エッチング工程と表面
研磨工程との間に、ウエーハの裏面形状を調整するため
の裏面調整工程を組み込んだため、センサーによる検知
が可能であって、デバイス製造時のフォトリソグラフィ
ー工程における露光の解像度低下を防いでデバイスの歩
留りを高めることができるウエーハを得ることができ
る。
れば、単結晶インゴットをスライスして薄円板状のウエ
ーハを得るスライス工程と、該スライス工程によって得
られたウエーハを面取りする面取り工程と、面取りされ
たウエーハを平面化するラッピング工程と、ラッピング
されたウエーハの加工歪を除去するエッチング工程と、
エッチングされたウエーハの片面を研磨する表面研磨工
程と、研磨されたウエーハを洗浄する洗浄工程を含むウ
エーハの製造方法において、前記エッチング工程と表面
研磨工程との間に、ウエーハの裏面形状を調整するため
の裏面調整工程を組み込んだため、センサーによる検知
が可能であって、デバイス製造時のフォトリソグラフィ
ー工程における露光の解像度低下を防いでデバイスの歩
留りを高めることができるウエーハを得ることができ
る。
【図１】本発明の第１実施例に係るウエーハ製造方法の
工程をその順に示すブロック図である。
工程をその順に示すブロック図である。
【図２】（ａ）は本発明方法によって製造されたウエー
ハのフリーな状態を示す図、（ｂ）は同ウエーハの吸着
状態を示す図である。
ハのフリーな状態を示す図、（ｂ）は同ウエーハの吸着
状態を示す図である。
【図３】本発明の第２実施例に係るウエーハ製造方法の
主要工程部（付加された裏面調整工程とこれの前後の工
程を含む部分）を示すブロック図である。
主要工程部（付加された裏面調整工程とこれの前後の工
程を含む部分）を示すブロック図である。
【図４】本発明の第３実施例に係るウエーハ製造方法の
主要工程部（付加された裏面調整工程とこれの前後の工
程を含む部分）を示すブロック図である。
主要工程部（付加された裏面調整工程とこれの前後の工
程を含む部分）を示すブロック図である。
【図５】（ａ）は従来法によって製造されたウエーハ
（裏面に凹凸のあるウエーハ）のフリーな状態を示す
図、（ｂ）は同ウエーハの吸着状態を示す図である。
（裏面に凹凸のあるウエーハ）のフリーな状態を示す
図、（ｂ）は同ウエーハの吸着状態を示す図である。
【図６】（ａ）は従来法によって製造されたウエーハ
（両面研磨されたウエーハ）のフリーな状態を示す図、
（ｂ）及び（ｃ）は同ウエーハの吸着状態を示す図であ
る。
（両面研磨されたウエーハ）のフリーな状態を示す図、
（ｂ）及び（ｃ）は同ウエーハの吸着状態を示す図であ
る。
【符号の説明】 Ａ スライス工程 Ｂ 面取り工程 Ｃ ラッピング工程 Ｄ エッチング工程 Ｅ 裏面調整工程 Ｅ１ 裏面研磨工程 Ｅ２ エッチング処理工程 Ｅ３ サンドブラスト工程 Ｅ４ エッチング処理工程 Ｅ５ ＢＨＦ洗浄工程 Ｆ 表面研磨工程 Ｇ 洗浄工程 Ｐ 異物 Ｗ ウエーハ Ｗ１ 凹凸 Ｗ２ 凸部 Ｗ３ 粗さを付与した面 １０ 吸着盤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 正己 福島県西白河郡西郷村大字小田倉字大平 150番地信越半導体株式会社半導体白河研 究所内 (72)発明者 桝村 寿 福島県西白河郡西郷村大字小田倉字大平 150番地信越半導体株式会社半導体白河研 究所内 (72)発明者 工藤 秀雄 福島県西白河郡西郷村大字小田倉字大平 150番地信越半導体株式会社半導体白河研 究所内
Claims (4)
- 【請求項１】 単結晶インゴットをスライスして薄円板
状のウエーハを得るスライス工程と、該スライス工程に
よって得られたウエーハを面取りする面取り工程と、面
取りされたウエーハを平面化するラッピング工程と、ラ
ッピングされたウエーハの加工歪を除去するエッチング
工程と、エッチングされたウエーハの片面を研磨する表
面研磨工程と、研磨されたウエーハを洗浄する洗浄工程
を含むウエーハの製造方法において、前記エッチング工
程と表面研磨工程との間に、ウエーハの裏面形状を調整
するための裏面調整工程を組み込んだことを特徴とする
ウエーハの製造方法。 - 【請求項２】 前記裏面調整工程は、前記エッチング工
程によってウエーハの裏面に形成された凹凸を除去する
裏面研磨工程と、該裏面研磨工程によって研磨されたウ
エーハの裏面粗さを大きくするためのエッチング処理工
程とから成ることを特徴とする請求項１記載のウエーハ
の製造方法。 - 【請求項３】 前記裏面調整工程は、前記エッチング工
程によってウエーハの裏面に形成された凹凸を除去する
裏面研磨工程と、該裏面研磨工程によって研磨されたウ
エーハの裏面に、選択エッチングを促進させるためのサ
ンドブラスト工程と、サンドブラストされたウエーハの
裏面粗さを大きくするためのエッチング処理工程とから
成ることを特徴とする請求項１記載のウエーハの製造方
法。 - 【請求項４】 前記裏面調整工程は、前記エッチング工
程によってウエーハの裏面に形成された凹凸を除去する
裏面研磨工程と、該裏面研磨工程によって研磨されたウ
エーハの裏面粗さを大きくするためのＢＨＦ洗浄工程と
から成ることを特徴とする請求項１記載のウエーハの製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064896A JP2853506B2 (ja) | 1993-03-24 | 1993-03-24 | ウエーハの製造方法 |
| US08/210,437 US5447890A (en) | 1993-03-24 | 1994-03-21 | Method for production of wafer |
| EP94302115A EP0617457B1 (en) | 1993-03-24 | 1994-03-24 | Method for production of wafer |
| DE69410514T DE69410514T2 (de) | 1993-03-24 | 1994-03-24 | Verfahren zum Herstellen von Halbleiterscheiben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064896A JP2853506B2 (ja) | 1993-03-24 | 1993-03-24 | ウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275480A true JPH06275480A (ja) | 1994-09-30 |
| JP2853506B2 JP2853506B2 (ja) | 1999-02-03 |
Family
ID=13271303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5064896A Expired - Fee Related JP2853506B2 (ja) | 1993-03-24 | 1993-03-24 | ウエーハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5447890A (ja) |
| EP (1) | EP0617457B1 (ja) |
| JP (1) | JP2853506B2 (ja) |
| DE (1) | DE69410514T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034475A (ko) * | 2000-11-02 | 2002-05-09 | 이 창 세 | 반도체급 웨이퍼 제조방법 |
| JP2005039155A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いる半導体基板の製造方法 |
| JP2009246320A (ja) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2014160701A (ja) * | 2013-02-19 | 2014-09-04 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2016528551A (ja) * | 2013-08-09 | 2016-09-15 | 東京エレクトロン株式会社 | 基板裏側のテクスチャリング |
| WO2023047683A1 (ja) * | 2021-09-24 | 2023-03-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 研磨方法および基板処理装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69431544T2 (de) * | 1993-07-16 | 2003-02-27 | Fuji Photo Film Co Ltd | Biochemischer Analysator und Inkubator dafür |
| JP3534207B2 (ja) * | 1995-05-16 | 2004-06-07 | コマツ電子金属株式会社 | 半導体ウェーハの製造方法 |
| JPH0936080A (ja) * | 1995-07-13 | 1997-02-07 | Toray Eng Co Ltd | 加工済シリコンインゴットの洗浄方法 |
| US6006736A (en) * | 1995-07-12 | 1999-12-28 | Memc Electronic Materials, Inc. | Method and apparatus for washing silicon ingot with water to remove particulate matter |
| JPH0945643A (ja) * | 1995-07-31 | 1997-02-14 | Komatsu Electron Metals Co Ltd | 半導体ウェハ及びその製造方法 |
| TW308561B (ja) * | 1995-08-24 | 1997-06-21 | Mutsubishi Gum Kk | |
| JP3534213B2 (ja) * | 1995-09-30 | 2004-06-07 | コマツ電子金属株式会社 | 半導体ウェハの製造方法 |
| JP3317330B2 (ja) * | 1995-12-27 | 2002-08-26 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| JPH09270400A (ja) * | 1996-01-31 | 1997-10-14 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| JP3252702B2 (ja) * | 1996-03-28 | 2002-02-04 | 信越半導体株式会社 | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ |
| US5821166A (en) * | 1996-12-12 | 1998-10-13 | Komatsu Electronic Metals Co., Ltd. | Method of manufacturing semiconductor wafers |
| JP3620683B2 (ja) * | 1996-12-27 | 2005-02-16 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| EP0989962A4 (en) * | 1997-06-13 | 2005-03-09 | Mattson Technology Ip Inc | PROCESSES FOR PROCESSING SEMICONDUCTOR WAFERS |
| CN1272222A (zh) * | 1997-08-21 | 2000-11-01 | Memc电子材料有限公司 | 处理半导体晶片的方法 |
| MY120464A (en) * | 1997-12-09 | 2005-10-31 | Shinetsu Handotai Kk | Semiconductor wafer processing method and semiconductor wafers produced by the same |
| JP3358549B2 (ja) | 1998-07-08 | 2002-12-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法ならびにウエーハチャック |
| US6214704B1 (en) | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| JP2001096455A (ja) * | 1999-09-28 | 2001-04-10 | Ebara Corp | 研磨装置 |
| US6514423B1 (en) | 2000-02-22 | 2003-02-04 | Memc Electronic Materials, Inc. | Method for wafer processing |
| US7410591B2 (en) | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method and system for making a nano-plate for imprint lithography |
| US7409759B2 (en) | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method for making a computer hard drive platen using a nano-plate |
| US7399422B2 (en) | 2005-11-29 | 2008-07-15 | Asml Holding N.V. | System and method for forming nanodisks used in imprint lithography and nanodisk and memory disk formed thereby |
| US7331283B2 (en) | 2004-12-16 | 2008-02-19 | Asml Holding N.V. | Method and apparatus for imprint pattern replication |
| US7363854B2 (en) | 2004-12-16 | 2008-04-29 | Asml Holding N.V. | System and method for patterning both sides of a substrate utilizing imprint lithography |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS5958827A (ja) * | 1982-09-28 | 1984-04-04 | Toshiba Corp | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 |
| JPS63293813A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体基板 |
| JP2747516B2 (ja) * | 1987-05-31 | 1998-05-06 | 住友シチックス株式会社 | 半導体基板のバックサイドダメージ加工法 |
| JPH0637025B2 (ja) * | 1987-09-14 | 1994-05-18 | スピードファム株式会社 | ウエハの鏡面加工装置 |
| JPH06103678B2 (ja) * | 1987-11-28 | 1994-12-14 | 株式会社東芝 | 半導体基板の加工方法 |
-
1993
- 1993-03-24 JP JP5064896A patent/JP2853506B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-21 US US08/210,437 patent/US5447890A/en not_active Expired - Fee Related
- 1994-03-24 DE DE69410514T patent/DE69410514T2/de not_active Expired - Fee Related
- 1994-03-24 EP EP94302115A patent/EP0617457B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034475A (ko) * | 2000-11-02 | 2002-05-09 | 이 창 세 | 반도체급 웨이퍼 제조방법 |
| JP2005039155A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いる半導体基板の製造方法 |
| JP2009246320A (ja) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2014160701A (ja) * | 2013-02-19 | 2014-09-04 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2016528551A (ja) * | 2013-08-09 | 2016-09-15 | 東京エレクトロン株式会社 | 基板裏側のテクスチャリング |
| JP2016177303A (ja) * | 2013-08-09 | 2016-10-06 | 東京エレクトロン株式会社 | 基板裏側のテクスチャリング |
| WO2023047683A1 (ja) * | 2021-09-24 | 2023-03-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 研磨方法および基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0617457A2 (en) | 1994-09-28 |
| US5447890A (en) | 1995-09-05 |
| DE69410514D1 (de) | 1998-07-02 |
| EP0617457A3 (en) | 1995-01-11 |
| EP0617457B1 (en) | 1998-05-27 |
| JP2853506B2 (ja) | 1999-02-03 |
| DE69410514T2 (de) | 1999-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06275480A (ja) | ウエーハの製造方法 | |
| JP2910507B2 (ja) | 半導体ウエーハの製造方法 | |
| JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| US6114245A (en) | Method of processing semiconductor wafers | |
| JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
| JP3658454B2 (ja) | 半導体ウェハの製造方法 | |
| US7416962B2 (en) | Method for processing a semiconductor wafer including back side grinding | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JP3097846B2 (ja) | 半導体ウェーハの製造方法 | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| JPH04115528A (ja) | 半導体素子の製造方法 | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| JP3134719B2 (ja) | 半導体ウェーハ研磨用研磨剤及び研磨方法 | |
| JP3109419B2 (ja) | ウェーハの加工方法 | |
| JP2000340571A (ja) | 高平坦度ウェーハの製造方法 | |
| JP3528166B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JP2002025950A (ja) | 半導体ウェーハの製造方法 | |
| JP3399179B2 (ja) | ウェーハの加工方法 | |
| JPS6381934A (ja) | ウエハおよびその製造方法 | |
| JP3596405B2 (ja) | 半導体ウェーハの製造方法 | |
| WO1999031723A1 (en) | Method of improving the flatness of polished semiconductor wafers | |
| JP3521051B2 (ja) | シリコンウェーハの製造方法 | |
| JPH1131670A (ja) | 半導体基板の製造方法 | |
| JP2004087523A (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |