JPH06268870A - 画像圧縮伸張回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像データの圧縮伸張動作速度がＣＰＵ等に
依存することなく、又、メモリ容量が増大することな
く、リアルタイムにて圧縮伸張動作が行え、さらにメモ
リ画像圧縮伸張に関する制御が容易に行い得る画像圧縮
伸張回路装置を提供する。 【構成】 直交変換手段、量子化手段等を有する圧縮伸
張手段を備えた画像圧縮伸張回路装置において、上記圧
縮伸張手段は、圧縮データを記憶する補助記憶手段との
上記圧縮データの読み書きに関する動作を制御する制御
手段３１０と、補助記憶手段にアクセスされる上記圧縮
データが上記補助記憶手段にアクセスするためのアドレ
スを上記制御手段から供給される信号にて発生するアド
レス生成手段３１１と、を備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば電子スチルカメ
ラ等に使用可能な画像圧縮伸張回路装置に関する。

【０００２】

【従来の技術】従来の画像データを圧縮伸張する圧縮伸
張回路を用いた代表的な画像処理システム構成を図７に
示す。供給されるアナログ信号にてなる画像データのア
ナログ／デジタル変換を行うＡ／Ｄ変換器２１の出力側
は、デジタル変換された画像データをフレーム単位で記
憶するフレームメモリ２３に接続され、フレームメモリ
２３は圧縮伸張回路２４に接続される。従来の圧縮伸張
回路２４は、内部バスを介して圧縮された画像データを
記憶するメモリ２５、ダイレクトメモリアクセス動作の
制御を行うダイレクトメモリアクセスコントローラ（以
下、ＤＭＡＣと記す）２７、当該圧縮伸張回路の動作制
御を行うＣＰＵ２６に接続される。尚、メモリ２５、Ｃ
ＰＵ２６、ＤＭＡＣ２７も上記内部バスを介して互いに
接続されている。

【０００３】

【発明が解決しようとする課題】このような画像処理シ
ステム構成において、画像データの圧縮時には圧縮伸張
回路２４から送出される圧縮データは、ＣＰＵ２６もし
くはＤＭＡＣ２７の動作によりメモリ２５へ記憶されて
いる。このようにＣＰＵ２６もしくはＤＭＡＣ２７が圧
縮データのメモリ２５への記憶動作には必要であること
から、該記憶動作に要する時間が長くなり、従って画像
データの圧縮動作速度がＣＰＵやＤＭＡＣの動作速度に
依存するという問題点がある。尚、この問題点は圧縮動
作時に限らず、メモリ２５に記憶されている圧縮データ
をメモリ２５から読み出す場合においても同様である。
さらに、フレームメモリ２３を設けずに、リアルタイム
にて画像データを圧縮、伸張する場合には、特に上記問
題点が大きくなる。

【０００４】又、電子スチルカメラ等においては、メモ
リ２５には動作が低速であるメモリカードを使用するた
め、従来のシステムにてリアルタイムの圧縮伸張動作を
行わせるためには、圧縮伸張回路２４にメモリ容量の大
きな例えばＦＩＦＯ（高速入力高速出力メモリ）を備え
る必要があり、圧縮伸張回路２４自体ひいてはシステム
全体が大型化するという問題点もある。

【０００５】又、電子スチルカメラ等にて連続した画像
データを取り込む場合には、それぞれの画像データは圧
縮伸張回路からの圧縮データに付加情報を追加したもの
であるため、ＣＰＵ２６やＤＭＡＣ２７にて圧縮データ
の転送を行いながら上記付加情報を追加していくことは
転送速度の点から困難である。もし上記付加情報の追加
を行う方法としては、複数のフレームメモリ２３を備
え、連続した画像データを取り込むようにすることが考
えられるが、こうした場合にはメモリ容量が非常に大き
くなるという問題点が生じる。本発明はこのような問題
点を解決するためになされたもので、画像データの圧縮
伸張動作速度がＣＰＵ等に依存することなく、又、メモ
リ容量が増大することなく、リアルタイムにて圧縮伸張
動作が行え、さらにメモリ画像圧縮伸張に関する制御が
容易に行い得る画像圧縮伸張回路装置を提供することを
目的とする。

【０００６】

【課題を解決するための手段】本発明は、デジタル変換
された画像データの２次元直交変換を行う２次元直交変
換手段と、該２次元直交変換手段の出力側に接続され供
給される画像データの量子化を行う量子化手段と、該量
子化手段の出力側に接続され量子化された画像データの
可変長符号化を行い画像の圧縮データを生成する可変長
符号化手段と、生成された上記圧縮データを復調する可
変長復号化手段と、該可変長復号化手段の出力側に接続
され復号された画像データの逆量子化を行う逆量子化手
段と、該逆量子化手段の出力側に接続され逆２次元直交
変換を行う逆２次元直交変換手段と、を有する圧縮伸張
手段を備えた画像圧縮伸張回路装置において、当該圧縮
伸張手段とは別設される中央演算処理装置にて読出し書
込み動作が制御され最終的に圧縮データを記憶する主記
憶手段と上記圧縮伸張手段との間に接続され、圧縮伸張
手段が送出する圧縮データを一時的に記憶する補助記憶
手段を備え、上記圧縮伸張手段は、上記可変長符号化手
段及び上記可変長復号化手段に接続され、上記補助記憶
手段との上記圧縮データの読み書きに関する動作を制御
する制御手段と、上記補助記憶手段にアクセスされる上
記圧縮データが上記補助記憶手段にアクセスするための
アドレスを上記制御手段から供給される信号にて発生す
るアドレス生成手段と、を備えたことを特徴とする。

【０００７】

【作用】このように構成することで、圧縮伸張手段に含
まれる制御手段及びアドレス生成手段は、圧縮伸張手段
が中央演算処理装置の介在なしに直接補助記憶手段へ圧
縮データを書き込み、補助記憶手段から直接圧縮データ
を読み出すように作用する。よって、圧縮伸張動作速度
が中央演算処理装置等に依存することもなく、リアルタ
イムに圧縮伸張動作が行えるので、圧縮伸張手段に含ま
れる制御手段及びアドレス生成手段は、圧縮データを一
時記憶する容量の大きなメモリを不要とするように作用
する。

【０００８】

【実施例】本発明の画像圧縮伸張回路装置の一実施例に
ついて図を参照し以下に説明する。図１には本発明の画
像圧縮伸張回路装置を含む画像処理システムの構成を示
している。図１において、例えばビデオ信号等のアナロ
グの画像データをデジタル変換するＡ／Ｄ変換器１の出
力側は、ラスター順の画像データをＮ×Ｎのブロックデ
ータへ変換するために使用するラインメモリ３に接続さ
れる。ラインメモリ３の出力側は、伸張された画像デー
タをアナログ信号に変換するＤ／Ａ変換器２に接続さ
れ、又、図２に構成を示し詳細後述する圧縮伸張回路４
に接続される。圧縮伸張回路４には、圧縮及び伸張動作
の開始を指示するＣＰＵ（中央演算処理装置）７の出力
側が接続される。又、圧縮伸張回路４の出力側は、圧縮
した画像データが書き込まれ読み出される、補助記憶手
段であるメモリ５に接続され、メモリ５は最終的に圧縮
された画像データを記憶する、主記憶手段であるメモリ
６に接続される。尚、メモリ５，６間のデータの読み書
き動作はＣＰＵ７が制御する。又、圧縮伸張回路４及び
メモリ５にて画像圧縮伸張回路装置を構成しているもの
とする。

【０００９】次に、圧縮伸張回路４の構成について説明
する。上記ラインメモリ３の出力側が接続され、画像デ
ータをＮ×Ｎの２次元のブロックに変換するブロック変
換回路３０１は、ブロックデータを離散コサイン変換な
どの２次元直交変換を行いジグザグ変換したデータを出
力する２次元直交変換回路３０２に接続される。２次元
直交変換回路３０２の出力側は、量子化テーブルを用い
て周波数係数を量子化する量子化回路３０３に接続され
る。量子化回路３０３の出力側は例えばハフマン符号化
等の方法により画像データの圧縮を行う可変長符号化回
路３０４に接続される。

【００１０】可変長符号化回路３０４は、メモリ５に対
する圧縮データの読み書き等を制御する制御手段である
チップセレクト回路３１０に接続され、チップセレクト
回路３１０は、又、圧縮データの拡張動作を行う可変長
復号化回路３０５に接続される。可変長復号化回路３０
５の出力側には、逆量子化回路３０６、逆２次元直交変
換回路３０７、ブロックラスタ変換回路３０８が順に接
続される。上述した構成部分３０１ないし３０４、及び
３０５ないし３０８は従来の圧縮伸張回路にも備わるも
のと変わるものではない。

【００１１】動作開始信号発生回路３０９は、上記ＣＰ
Ｕ７が送出する圧縮動作あるいは伸張動作の開始信号が
内部バスを介して供給されることで、圧縮動作前の画像
データの垂直同期信号に同期して第１の動作開始信号を
発生する。尚、インターレース方式の場合には動作開始
信号発生回路３０９は、１フレームを構成する第１フィ
ールドの垂直同期信号に同期して上記第１の動作開始信
号を発生し、第２フィールドの垂直同期信号に同期して
第２の動作開始信号を発生する。このような動作開始信
号発生回路３０９の出力側は、上記チップセレクト回路
３１０、当該圧縮伸張回路４全体の動作制御を行うメイ
ンコントロール回路３１９、内部バス３５０、後述する
レジスタ３１５に接続される。

【００１２】チップセレクト回路３１０は、上記第１及
び第２の動作開始信号の供給を受けて、メモリのチップ
セレクト信号、メモリ５に対するリード及びライトの各
信号を送出する回路である。

【００１３】上述した可変長符号化回路３０４の出力側
は、マルチプレクサ３１３の一方の入力側に接続され、
マルチプレクサ３１３の他方の入力側にはレジスタ３１
２の出力側が接続され、マルチプレクサ３１３はチップ
セレクト回路３１０が送出する選択信号により可変長符
号化回路３０４又はレジスタ３１２のどちらかの出力デ
ータを後段のバッファに送出する。レジスタ３１２は、
圧縮動作時、最終の圧縮データの後に、メインコントロ
ール回路３１９から指示される特別コードを付加する場
合の該特別コードを格納するものである。このようなレ
ジスタ３１２の入力側は内部バス３５０に接続されてい
る信号線３５１に接続される。

【００１４】チップセレクト回路３１０の出力側は、
又、アドレスカウンタ３１１に接続される。アドレスカ
ウンタ３１１は、メモリ５へアドレスを送出する回路で
あり、チップセレクト回路３１０から供給される信号に
てアドレスをカウントアップする。又、アドレスカウン
タ３１１には、上記第２フィールドの開始アドレスを格
納し、上記信号線３５１に入力側が接続されるレジスタ
３２０の出力側が接続され、アドレスカウンタ３１１は
上記第２の動作開始信号の供給によりレジスタ３２０の
出力データをロードする。又、アドレスカウンタ３１１
は、動作開始信号発生回路３０９から供給される上記第
１の動作開始信号にてアドレス値がリセットされる。こ
のようなアドレスカウンタ３１１の出力側は、メモリ５
に接続されるとともに、レジスタ３１４の入力側に接続
される。

【００１５】レジスタ３１４はインターレース方式の画
像データの場合に第１フィールドにおける最終圧縮デー
タのアドレスを格納するレジスタであり、アドレスカウ
ンタ３１１の出力値を上記第２の動作開始信号の供給に
てラッチする。レジスタ３１４の出力側は上記信号線３
５１に接続される。

【００１６】上記信号線３５１に入力側が接続されるレ
ジスタ群３１５は、伸張動作時に、動作開始信号が供給
される毎に伸張動作を終了する圧縮データの最後のアド
レスを出力するものであり、レジスタの構成をとらなく
とも加算器を使用し伸張する圧縮データ量を示すレジス
タと現在のアドレスカウンタ３１１の値との加算で最後
のアドレスを生成するようにしてもよい。レジスタ群３
１５の出力側は一致検出回路３１６の他方の入力側に接
続される。一致検出回路３１６は、アドレスカウンタ３
１１の出力側が一方の入力側に接続され、アドレスカウ
ンタ３１１から供給される現在のアドレス値とレジスタ
群３１５から供給される最終アドレス値との一致を検出
し、一致したときに一致信号をＯＲゲートを介してチッ
プセレクト回路３１０へ送出する。

【００１７】上記信号線３５１に入力側が接続されるレ
ジスタ３１８は、検出する特定データを設定するための
レジスタであり、レジスタ３１８の出力側は、一方の入
力側に伸張動作時に入力される圧縮データが供給される
検出回路３１７の他方の入力側に接続される。検出回路
３１７は、伸張時に外部から供給される圧縮データが、
上記レジスタ３１８に設定された特定データ列であるか
否かを検出する。検出回路３１７の出力側は上記ＯＲゲ
ートを介してチップセレクト回路３１０へ接続される。

【００１８】上述したような回路構成にてなる画像処理
システムにおける動作、特に圧縮伸張回路４における動
作を以下に説明する。まず、ノンインターレース方式の
画像の場合の画像圧縮動作について説明する。図１に示
すＣＰＵ７は、圧縮伸張回路４に動作開始信号を指示
し、該動作開始信号は図２に示す動作開始信号発生回路
３０９に供給される。動作開始信号発生回路３０９は、
圧縮される画像信号における垂直同期信号に同期した第
１の動作開始信号を発生し各構成部分を動作開始させ
る。このときアドレスカウンタ３１１は上記動作開始信
号が動作開始信号発生回路３０９から供給されることで
格納値がリセットされる。

【００１９】図１に示すＡ／Ｄ変換器２１から送出され
る画像データは、圧縮伸張回路４にてリアルタイムに圧
縮され、１画面分の圧縮データは圧縮伸張回路４により
メモリ５に書き込まれる。圧縮動作が終了してから、Ｃ
ＰＵ７は圧縮伸張回路４に備わるアドレスカウンタ３１
１の格納値を読むことで圧縮データ量を把握し、量子化
テーブル、ハフマンテーブル値等を追加してメモリ５へ
の圧縮データの書き込み動作を終了する。このとき、最
終圧縮データの書き込み終了後に、レジスタ３１２に設
定されたデータを送出することも可能である。このよう
な動作を行うことで、ＪＰＥＧに準拠する場合、ＪＰＥ
Ｇの圧縮データファイルの最後にはＥＯＩ（End of Ima
ge）コードが付加されるが、このようなコードを自動的
に付加することが可能となる。

【００２０】次に、インターレース方式の場合、１フレ
ームの画像データを１画像として処理する場合は上述し
たノンインターレース方式の場合と同一の動作を行う。
しかし、フィールド毎に１画像データとして処理しなけ
ればならない場合には、圧縮データをフィールド毎の構
成にする必要がある。この場合にもＣＰＵ７は圧縮伸張
回路４へフィールド毎の圧縮動作開始を指示し、動作開
始信号発生回路３０９は第１フィールドの垂直同期信号
に同期した第１の動作開始信号を発生し、圧縮伸張回路
４は第１フィールドの圧縮動作を行う。このときアドレ
スカウンタ３１１はリセットされる。圧縮伸張回路４は
メモリ５へ第１フィールドの圧縮データを書き込み圧縮
動作を終了する。

【００２１】続いて、第１フィールド直後の第２フィー
ルドの垂直同期信号に同期した第２の動作開始信号が、
図３の（ｄ）に示すように、動作開始信号発生回路３０
９から送出される。このとき、アドレスカウンタ３１１
はリセットされないので、アドレスカウンタ３１１の格
納値はレジスタ３１４にラッチされる。又、アドレスカ
ウンタ３１１をリセットしないことより、前回の圧縮動
作の最終データの次のアドレスから今回の圧縮データが
書き込まれる。圧縮伸張回路４は、第２フィールドの圧
縮を行いすべてのデータをメモリ５に書き込み動作を終
了する。よってメモリ５の構成は図４に示す構成とな
る。

【００２２】ＣＰＵ７は、第１フィールド及び第２フィ
ールドの圧縮動作が終了したことを確認して、レジスタ
３１４の値を読むことで第１フィールドにおける圧縮デ
ータの終了アドレスを知り、第１フィールドの圧縮デー
タをメモリ５より読み出し、上記付加情報を追加してメ
モリ６へ書き込み、次にアドレスカウンタ３１１の格納
値を読み出し、第１フィールドの場合同様に上記付加情
報を付けてメモリ６へ書き込む。

【００２３】このように、リアルタイムにて画像データ
の圧縮を行った場合、インターレース方式でも、ＣＰＵ
７の負荷が少なく、容易に圧縮データファイルを生成す
ることができる。又、連続した画像を複数取り込みたい
場合においても、メモリ５の容量が許せば、圧縮データ
を取り込むことが可能になる。又、特殊コードを圧縮デ
ータの最後に付加することも容易にできる。

【００２４】次に、インターレース方式における画像の
伸張動作について説明する。ＣＰＵ７は、メモリ６から
伸張したい画像の圧縮データを読み出し、読み出した圧
縮データをメモリ５の０番地から書き込む。この圧縮デ
ータは第１フィールド及び第２フィールドの圧縮データ
から構成され、第１フィールドと第２フィールドとの圧
縮データは、図５に示すように連続している。ＣＰＵ７
は、圧縮伸張回路４の図２に示すレジスタ３１５に各フ
ィールドの圧縮データの最終アドレスをを設定し、次に
圧縮伸張回路４に対して動作の開始を指示する。よっ
て、動作開始信号発生回路３０９は第１フィールドの垂
直同期信号に同期した第１の動作開始信号を送出する。
よってアドレスカウンタ３１１はリセットされ、圧縮伸
張回路４はメモリ５の０番地から圧縮データを読み出し
伸張動作を開始する。

【００２５】第１フィールドの伸張動作の終了は、レジ
スタ３１５から送出される第１フィールドの最終アドレ
スとアドレスカウンタ３１１の計数値とが一致したとき
であり、一致検出回路３１６から一致した旨の信号が送
出されることで第１フィールドの伸張動作は終了する。
アドレスカウンタ３１１は、最終アドレスに１を加えた
計数値にて計数動作を停止する。

【００２６】次に、第２フィールドの垂直同期信号に同
期した第２の動作開始信号が動作開始信号発生回路３０
９から送出される。このとき、レジスタ３１５から送出
される格納値は、第２フィールドの最終アドレスとな
る。アドレスカウンタ３１１は、第２の動作開始信号で
はリセットされないので、圧縮伸張回路４は第２フィー
ルドの圧縮データからデータを読み込み伸張動作を行
う。伸張動作の終了は、上述した第１フィールドの場合
と同様にレジスタ３１５の出力値とアドレスカウンタ３
１１の出力値とが一致することで検出される。この伸張
動作においては、第１フィールドと第２フィールドの圧
縮データの容量を把握し、レジスタ３１５へ最終アドレ
スを設定する必要があるが、そのため、ＣＰＵ７はメモ
リ５に圧縮データを書き込むときにデータ量を把握して
おく必要がある。

【００２７】この伸張動作方法は、ＣＰＵ７がデータ量
を把握する必要があるが、圧縮データファイル中の“Ｆ
Ｆ”コードの後に“００”コードを挿入していない、Ｊ
ＰＥＧに準拠しない圧縮データの伸張には有効な方法で
ある。又、ＪＰＥＧに準拠した“００”コードの挿入が
なされているデータに対してはＣＰＵ７がデータ量を把
握しなくてもよい伸張方法を以下に説明する。

【００２８】まず、ＣＰＵ７は第１フィールドの圧縮デ
ータをメモリ５の０番地から順に、最後のＥＯＩコード
まで書き込む。このときＥＯＩコードの代わりに別のコ
ードを使用することもできる。第２フィールドの圧縮デ
ータは第１フィールドの圧縮データに続いて第１フィー
ルドと同様にメモリ５に書き込む。このときのメモリ５
の構成を図５に示す。

【００２９】圧縮伸張回路４の伸張動作の終了を特定コ
ード、即ちＪＰＥＧにて規定されているリスタートマー
カーコードを除いたマーカーコードの検出によって行う
モードに設定する。そして伸張動作を開始する。第１フ
ィールドは、０番地からデータを読み込み最後のＥＯＩ
コードを読み込んで伸張動作を終了する。第２の動作開
始信号ではアドレスカウンタ３１１はリセットされない
ため、圧縮伸張回路４は続きのアドレスからデータを読
み込み伸張動作を行う。そしてＥＯＩコードを読み込む
ことで伸張動作が終了する。

【００３０】又、以下の伸張動作も動画像の再生には有
効である。ＣＰＵ７は、上述の場合と同様に、第１フィ
ールドのメモリ５の０番地から書き込む。第２フィール
ドの圧縮データは第１フィールドのデータと重複しない
特定のアドレスから同様に圧縮データがメモリ５に書き
込まれる。この場合のメモリ５の構成を図６に示す。圧
縮伸張回路４の伸張動作の終了を特定コードの検出によ
って行うモードに設定する。そして伸張動作を開始す
る。第１フィールドは、０番地からデータを読み込み最
後のＥＯＩコードを読み込んで伸張動作を終了する。第
２の動作開始信号にて予め第２フィールドの開始アドレ
スが設定されているレジスタ３２０の出力値がアドレス
カウンタ３１１にロードされる。伸張動作が開始される
と第２フィールドの圧縮データが読み込まれ、ＥＯＩコ
ードを読み込むことで伸張動作が終了する。尚、伸張動
作の終了は、予め設定された最終アドレスと第２フィー
ルドの最終アドレスとが一致することで行うようにして
もよい。

【００３１】この伸張動作は、動画像の連続画像を伸張
しているときに、第１フィールドもしくは第２フィール
ドの片フィールドのみで１フレームを伸張してブレのな
い画像を再生するときに有効である。このときには、動
作開始信号は第１か第２の常にどちらかの信号のみを発
生するかを設定すれば、どちらかのフィールドを任意に
選択してフレーム再生を行うことができる。

【００３２】以上説明したように、本実施例の画像圧縮
伸張回路装置では、外部のデータ転送能力により圧縮伸
張の速度が制限されず、ビデオレートによる圧縮伸張が
容易に行え、かつ外部からの制御が簡単な圧縮伸張動作
を行うことができる。又、高速動作するＤＭＡコントロ
ーラ等を設ける必要がなくなる。

【００３３】又、レジスタ３１２を設けたことで、最終
圧縮データの書き込み終了後に付加情報の一部を容易に
付加することができ、ソフトウエアによる処理を省くこ
とができる。

【００３４】又、インターレース方式の画像圧縮におい
て、２種類の動作開始信号もしくは動作開始モードを設
け、第１の動作開始ではメモリアドレスの０番地から圧
縮データを書き込み、第２の動作開始では現在のアドレ
スをレジスタにラッチするようにしたので、連続したア
ドレスから圧縮データを書き込むことができる。

【００３５】２種類の動作開始信号もしくは動作開始モ
ードを設け、第１の動作開始ではメモリアドレスの０番
地から圧縮データを読み込み伸張動作を行い、第２の動
作開始では連続したアドレスから動作開始し、動作開始
毎にそれぞれ予め設定されたアドレスで動作を終了する
ようにしたので、第１フィールドと第２フィールドとで
構成されるインターレース方式の画像圧縮データを容易
に伸張することができ、又、バイト単位でどのようなデ
ータにもなり得る可変長符号データのインターレース方
式の伸張動作を容易に行うことができる。又、ＣＰＵが
フィールド毎のデータ量を把握しておく必要がない。

【００３６】２種類の動作開始信号もしくは動作開始モ
ードを設け、第１の動作開始では圧縮データの格納され
たメモリの０番地から圧縮データを読み込み復号化動作
を行い、第２の動作開始では動作開始信号に対応して予
め設定されたアドレスからデータを読み込み伸張動作開
始し、それぞれある特定のデータを読み込むこと、もし
くは予め設定されたアドレスで伸張動作を終了するよう
にしたので、選択された一方のフィールドの圧縮データ
のみでフレーム再生を容易に行うことができる。

【００３７】

【発明の効果】以上詳述したように本発明によれば、圧
縮伸張手段に制御手段及びアドレス生成手段を備えたこ
とより、圧縮伸張手段は中央演算処理装置の介在なしに
直接補助記憶手段へ圧縮データを書き込み、補助記憶手
段から直接圧縮データを読み出すことができる。よっ
て、圧縮伸張動作速度が中央演算処理装置等に依存する
こともなく、リアルタイムに圧縮伸張動作が行えるの
で、画像データを一時記憶する容量の大きな、例えばフ
レームメモリを不要とすることができる。

【図面の簡単な説明】

【図１】 本発明の画像圧縮伸張回路装置を含む画像処
理システムの構成を示すブロック図である。

【図２】 図１に示す圧縮伸張回路の構成を示すブロッ
ク図である。

【図３】 図１に示す圧縮伸張回路において第１及び第
２の動作開始信号の送出タイミングを示すタイミングチ
ャートである。

【図４】 本発明の画像圧縮伸張回路装置を構成する、
圧縮データが記憶されるメモリにおける、第１及び第２
フィールドの圧縮データの記憶状態を示す図である。

【図５】 本発明の画像圧縮伸張回路装置を構成する、
圧縮データが記憶されるメモリにおける、第１及び第２
フィールドの圧縮データの他の記憶状態を示す図であ
る。

【図６】 本発明の画像圧縮伸張回路装置を構成する、
圧縮データが記憶されるメモリにおける、第１及び第２
フィールドの圧縮データの他の記憶状態を示す図であ
る。

【図７】 従来の画像処理システムの構成を示すブロッ
ク図である。

【符号の説明】

４…圧縮伸張回路、５…メモリ、６…メモリ、７…ＣＰ
Ｕ、３０９…動作開始信号発生回路、３１０…チップセ
レクト回路、３１１…アドレスカウンタ、３１２、３１
４、３１５、３２０…レジスタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 デジタル変換された画像データの２次元
   直交変換を行う２次元直交変換手段と、該２次元直交変
   換手段の出力側に接続され供給される画像データの量子
   化を行う量子化手段と、該量子化手段の出力側に接続さ
   れ量子化された画像データの可変長符号化を行い画像の
   圧縮データを生成する可変長符号化手段と、生成された
   上記圧縮データを復調する可変長復号化手段と、該可変
   長復号化手段の出力側に接続され復号された画像データ
   の逆量子化を行う逆量子化手段と、該逆量子化手段の出
   力側に接続され逆２次元直交変換を行う逆２次元直交変
   換手段と、を有する圧縮伸張手段を備えた画像圧縮伸張
   回路装置において、 当該圧縮伸張手段とは別設される中央演算処理装置にて
   読出し書込み動作が制御され最終的に圧縮データを記憶
   する主記憶手段と上記圧縮伸張手段との間に接続され、
   圧縮伸張手段が送出する圧縮データを一時的に記憶する
   補助記憶手段を備え、 上記圧縮伸張手段は、 上記可変長符号化手段及び上記可変長復号化手段に接続
   され、上記補助記憶手段との上記圧縮データの読み書き
   に関する動作を制御する制御手段と、 上記補助記憶手段にアクセスされる上記圧縮データが上
   記補助記憶手段にアクセスするためのアドレスを上記制
   御手段から供給される信号にて発生するアドレス生成手
   段と、 を備えたことを特徴とする画像圧縮伸張回路装置。
2. 【請求項２】 上記可変長符号化手段の出力側と上記記
   憶手段との間に接続され、圧縮動作の終了の際、上記可
   変長符号化手段から供給される圧縮データの後に特定デ
   ータを付す、特定データ付加手段を備えた、請求項１記
   載の画像圧縮伸張回路装置。
3. 【請求項３】 上記圧縮伸張手段とはバスを介して別設
   される中央演算処理装置から供給される動作開始指示に
   従い、交互に発生する第１及び第２の動作開始信号を発
   生する動作開始信号発生手段と、 上記アドレス生成手段の出力側に接続され、上記第２動
   作開始信号が発生したとき上記アドレス生成手段が送出
   するアドレス値を格納し、上記バスを介して上記中央演
   算処理装置へ送出する格納手段と、 を備えた請求項１又は２記載の画像圧縮伸張回路装置。
4. 【請求項４】 上記アドレス生成手段の出力側に接続さ
   れ、上記第１及び第２の動作開始信号により動作開始さ
   れる伸張動作において、各伸張動作を終了させる終了手
   段を備えた、請求項３記載の画像圧縮伸張回路装置。
5. 【請求項５】 上記終了手段は、上記伸張動作を終了さ
   せるための特定アドレスを格納する格納手段と、 上記アドレス生成手段が送出するアドレスと上記特定ア
   ドレスとの一致を検出し、一致検出したときにはその旨
   の信号ヲ上記制御手段へ送出する一致検出手段と、 を備えた、請求項４記載の画像圧縮伸張回路装置。