JPH06268074A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06268074A JPH06268074A JP5553393A JP5553393A JPH06268074A JP H06268074 A JPH06268074 A JP H06268074A JP 5553393 A JP5553393 A JP 5553393A JP 5553393 A JP5553393 A JP 5553393A JP H06268074 A JPH06268074 A JP H06268074A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- insulating film
- film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 熱処理時の配線パターンの変形を抑止するこ
とにより、信頼性を向上させた半導体装置およびその製
造技術を提供する。 【構成】 絶縁性の下地層１の上に形成された下側配線
パターン２と、第１層層間絶縁膜３と、この第１層層間
絶縁膜３に穿設されたスルーホール３ａと、第１層層間
絶縁膜３の上に所定の形状で形成され、スルーホール３
ａを通じて下側配線パターン２に接続される接続部４ａ
を有する上側配線パターン４と、第２層層間絶縁膜５で
構成され、第２層層間絶縁膜５は、下層プラズマＣＶＤ
膜５ａと、中間層ＳＯＧ膜５ｂと、上層プラズマＣＶＤ
膜５ｃの３層構造を呈し、スルーホール３ａ内の下層プ
ラズマＣＶＤ膜５ａの、上側配線パターン４の接続部４
ａの上部における膜厚Ｈ≧0.１５μｍとした半導体装置
である。
とにより、信頼性を向上させた半導体装置およびその製
造技術を提供する。 【構成】 絶縁性の下地層１の上に形成された下側配線
パターン２と、第１層層間絶縁膜３と、この第１層層間
絶縁膜３に穿設されたスルーホール３ａと、第１層層間
絶縁膜３の上に所定の形状で形成され、スルーホール３
ａを通じて下側配線パターン２に接続される接続部４ａ
を有する上側配線パターン４と、第２層層間絶縁膜５で
構成され、第２層層間絶縁膜５は、下層プラズマＣＶＤ
膜５ａと、中間層ＳＯＧ膜５ｂと、上層プラズマＣＶＤ
膜５ｃの３層構造を呈し、スルーホール３ａ内の下層プ
ラズマＣＶＤ膜５ａの、上側配線パターン４の接続部４
ａの上部における膜厚Ｈ≧0.１５μｍとした半導体装置
である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造技術に関し、特に、多層配線構造を有する半導体装
置に適用して有効な技術に関するものである。
製造技術に関し、特に、多層配線構造を有する半導体装
置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】たとえば、半導体メモリや論理ＬＳＩ等
の半導体装置においては、小型化や多機能化、高集積化
に対応すべく、多層配線構造を採用することが一般的と
なっている。このような多層配線構造においては、層間
絶縁膜の凹凸は、その上に形成される上側配線パターン
の断線などの原因となるため、できるだけ平坦なことが
望まれる。
の半導体装置においては、小型化や多機能化、高集積化
に対応すべく、多層配線構造を採用することが一般的と
なっている。このような多層配線構造においては、層間
絶縁膜の凹凸は、その上に形成される上側配線パターン
の断線などの原因となるため、できるだけ平坦なことが
望まれる。
【０００３】このような層間絶縁膜の平坦化を実現する
一手法として、次のような３層層間絶縁膜形成法が用い
られる場合がある。
一手法として、次のような３層層間絶縁膜形成法が用い
られる場合がある。
【０００４】すなわち、プラズマＣＶＤ（化学気相成長
法）およびエッチバックによってある程度平坦化された
下層プラズマＣＶＤ膜を形成し、その上に、たとえば有
機シリコンを含む溶液の回転塗布およびベーク（焼成）
によってシリコン酸化膜（Spin On Glass ）からなる中
間層ＳＯＧ膜を形成して、下層プラズマＣＶＤ膜の凹凸
を除去し、さらに上層プラズマＣＶＤ膜を形成すること
によって、層間絶縁膜とするものである。
法）およびエッチバックによってある程度平坦化された
下層プラズマＣＶＤ膜を形成し、その上に、たとえば有
機シリコンを含む溶液の回転塗布およびベーク（焼成）
によってシリコン酸化膜（Spin On Glass ）からなる中
間層ＳＯＧ膜を形成して、下層プラズマＣＶＤ膜の凹凸
を除去し、さらに上層プラズマＣＶＤ膜を形成すること
によって、層間絶縁膜とするものである。
【０００５】従来、上述のような３層層間絶縁膜形成法
では、上層プラズマＣＶＤ膜の膜厚は、スルーホールを
ウェットエッチ加工で形成することが多く、その膜厚に
は注意がはらわれていた。一方、下層プラズマＣＶＤ膜
の膜厚は、中間層ＳＯＧ膜形成時のベークの際、クラッ
クが発生しないように膜厚を決定しており、スルーホー
ル上の膜厚は特に考慮されていなかった。
では、上層プラズマＣＶＤ膜の膜厚は、スルーホールを
ウェットエッチ加工で形成することが多く、その膜厚に
は注意がはらわれていた。一方、下層プラズマＣＶＤ膜
の膜厚は、中間層ＳＯＧ膜形成時のベークの際、クラッ
クが発生しないように膜厚を決定しており、スルーホー
ル上の膜厚は特に考慮されていなかった。
【０００６】
【発明が解決しようとする課題】このため、上述のよう
な従来の３層層間絶縁膜形成法においては、スルーホー
ル上の下層プラズマＣＶＤ膜の膜厚が0.１５μｍ以下の
とき、ＳＯＧのベークとして４００℃以上の熱処理を行
った場合に、スルーホール内での下側配線パターンに対
する上側配線パターンの接続部が熱応力によって変形す
ることを抑止できず、これが原因となって見かけ上のス
ルーホール消失（スルーホールにおける接続不良）が発
生するという問題があることが本発明者らによって見い
だされた。
な従来の３層層間絶縁膜形成法においては、スルーホー
ル上の下層プラズマＣＶＤ膜の膜厚が0.１５μｍ以下の
とき、ＳＯＧのベークとして４００℃以上の熱処理を行
った場合に、スルーホール内での下側配線パターンに対
する上側配線パターンの接続部が熱応力によって変形す
ることを抑止できず、これが原因となって見かけ上のス
ルーホール消失（スルーホールにおける接続不良）が発
生するという問題があることが本発明者らによって見い
だされた。
【０００７】本発明は、上記課題に着目してなされたも
のであり、その目的は、熱処理時の配線パターンの変形
を抑止することにより、半導体装置の信頼性を向上させ
ることにある。
のであり、その目的は、熱処理時の配線パターンの変形
を抑止することにより、半導体装置の信頼性を向上させ
ることにある。
【０００８】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明は、下側配線パターンお
よび上側配線パターンを第１の層間絶縁膜を隔てて積層
し、当該第１の層間絶縁膜に穿設された接続孔を介して
下側配線パターンおよび上側配線パターンを電気的に接
続するとともに、上側配線パターンは第２の層間絶縁膜
にて覆われるようにした多層配線構造を有する半導体装
置において、第２の層間絶縁膜の接続孔上の厚さを0.１
５μｍ以上としたものである。
よび上側配線パターンを第１の層間絶縁膜を隔てて積層
し、当該第１の層間絶縁膜に穿設された接続孔を介して
下側配線パターンおよび上側配線パターンを電気的に接
続するとともに、上側配線パターンは第２の層間絶縁膜
にて覆われるようにした多層配線構造を有する半導体装
置において、第２の層間絶縁膜の接続孔上の厚さを0.１
５μｍ以上としたものである。
【００１１】また、本発明は、請求項１記載の半導体装
置において、第２の層間絶縁膜は、上側配線パターンに
接し、化学気相成長法および反応性イオンエッチングに
よるエッチバックによって堆積形成された第１絶縁層
と、この第１絶縁層上に塗布法によって形成された第２
絶縁層と、この第２絶縁層の上に化学気相成長法によっ
て堆積形成された第３絶縁層とからなる３層構造を呈
し、上側配線パターンに接する第１絶縁層の、接続孔上
の厚さを0.１５μｍ以上にしてなるものである。
置において、第２の層間絶縁膜は、上側配線パターンに
接し、化学気相成長法および反応性イオンエッチングに
よるエッチバックによって堆積形成された第１絶縁層
と、この第１絶縁層上に塗布法によって形成された第２
絶縁層と、この第２絶縁層の上に化学気相成長法によっ
て堆積形成された第３絶縁層とからなる３層構造を呈
し、上側配線パターンに接する第１絶縁層の、接続孔上
の厚さを0.１５μｍ以上にしてなるものである。
【００１２】また、本発明は、請求項１または２記載の
半導体装置において、第１の層間絶縁膜に穿設された接
続孔の深さ寸法を1.３３μｍ以上にしたものである。
半導体装置において、第１の層間絶縁膜に穿設された接
続孔の深さ寸法を1.３３μｍ以上にしたものである。
【００１３】また、本発明は、下側配線パターンおよび
上側配線パターンを第１の層間絶縁膜を隔てて積層し、
当該第１の層間絶縁膜に穿設された接続孔を介して下側
配線パターンおよび上側配線パターンを電気的に接続す
るとともに、上側配線パターンは第２の層間絶縁膜にて
覆われるようにした多層配線構造を有する半導体装置の
製造方法において、第２の層間絶縁膜の接続孔上の厚さ
を0.１５μｍ以上にするものである。
上側配線パターンを第１の層間絶縁膜を隔てて積層し、
当該第１の層間絶縁膜に穿設された接続孔を介して下側
配線パターンおよび上側配線パターンを電気的に接続す
るとともに、上側配線パターンは第２の層間絶縁膜にて
覆われるようにした多層配線構造を有する半導体装置の
製造方法において、第２の層間絶縁膜の接続孔上の厚さ
を0.１５μｍ以上にするものである。
【００１４】また、本発明は、請求項４記載の半導体装
置の製造方法において、上側配線パターンに接し、化学
気相成長法および反応性イオンエッチングによるエッチ
バックによって堆積形成された第１絶縁層と、この第１
絶縁層上に塗布法によって形成された第２絶縁層と、こ
の第２絶縁層の上に化学気相成長法によって堆積形成さ
れた第３絶縁層とを順に形成することにより、第２の層
間絶縁膜を３層構造にし、上側配線パターンに接する第
１絶縁層の、接続孔上の厚さを0.１５μｍ以上にするも
のである。
置の製造方法において、上側配線パターンに接し、化学
気相成長法および反応性イオンエッチングによるエッチ
バックによって堆積形成された第１絶縁層と、この第１
絶縁層上に塗布法によって形成された第２絶縁層と、こ
の第２絶縁層の上に化学気相成長法によって堆積形成さ
れた第３絶縁層とを順に形成することにより、第２の層
間絶縁膜を３層構造にし、上側配線パターンに接する第
１絶縁層の、接続孔上の厚さを0.１５μｍ以上にするも
のである。
【００１５】また、本発明は、請求項４または５記載の
半導体装置の製造方法において、第１の層間絶縁膜に穿
設された接続孔の深さ寸法を1.３３μｍ以上にするもの
である。
半導体装置の製造方法において、第１の層間絶縁膜に穿
設された接続孔の深さ寸法を1.３３μｍ以上にするもの
である。
【００１６】
【作用】上記した本発明の半導体装置およびその製造方
法によれば、上側配線パターンを覆う第２の層間絶縁膜
の接続孔上の厚さを0.１５μｍ以上とすることにより、
当該第２の層間絶縁膜による上側配線パターンの変形に
対する拘束力が充分に大きくなり、第１の層間絶縁膜に
穿設された接続孔における下側配線パターンに対する上
側配線パターンの接続部が、プロセス中の熱処理などに
よって熱変形を生じ、下側配線パターンから剥離するな
どの障害の発生が抑止され、半導体装置の信頼性が向上
する。
法によれば、上側配線パターンを覆う第２の層間絶縁膜
の接続孔上の厚さを0.１５μｍ以上とすることにより、
当該第２の層間絶縁膜による上側配線パターンの変形に
対する拘束力が充分に大きくなり、第１の層間絶縁膜に
穿設された接続孔における下側配線パターンに対する上
側配線パターンの接続部が、プロセス中の熱処理などに
よって熱変形を生じ、下側配線パターンから剥離するな
どの障害の発生が抑止され、半導体装置の信頼性が向上
する。
【００１７】たとえば、第２の層間絶縁膜を下層プラズ
マＣＶＤ膜、中間層ＳＯＧ膜、上層プラズマＣＶＤ膜か
らなる３層構造とする場合、下側配線パターンを覆う第
１の層間絶縁膜に穿設される接続孔の深さを、1.３３μ
ｍ以上に設定し、当該第１の層間絶縁膜の上に上側配線
パターンを形成した後、まず、接続孔の存在に起因する
段差を緩和すべく下層プラズマＣＶＤ膜を接続孔の深さ
に比例して充分に厚く堆積させ、反応性イオンエッチン
グによるエッチバックによって平坦化する。この時、接
続孔上の下層プラズマＣＶＤ膜のエッチング量は当該接
続孔の深さに影響されないので、接続孔における上側配
線パターンの上に堆積する下層プラズマＣＶＤ膜の厚さ
は、接続孔の深さにほぼ比例することになる。本発明者
の研究では、接続孔の深さを、たとえば1.３３μｍ以上
とすることにより、上記エッチバック後に接続孔上に残
存する下層プラズマＣＶＤ膜の厚さが0.１５μｍ以上と
なるように制御できることが判明している。
マＣＶＤ膜、中間層ＳＯＧ膜、上層プラズマＣＶＤ膜か
らなる３層構造とする場合、下側配線パターンを覆う第
１の層間絶縁膜に穿設される接続孔の深さを、1.３３μ
ｍ以上に設定し、当該第１の層間絶縁膜の上に上側配線
パターンを形成した後、まず、接続孔の存在に起因する
段差を緩和すべく下層プラズマＣＶＤ膜を接続孔の深さ
に比例して充分に厚く堆積させ、反応性イオンエッチン
グによるエッチバックによって平坦化する。この時、接
続孔上の下層プラズマＣＶＤ膜のエッチング量は当該接
続孔の深さに影響されないので、接続孔における上側配
線パターンの上に堆積する下層プラズマＣＶＤ膜の厚さ
は、接続孔の深さにほぼ比例することになる。本発明者
の研究では、接続孔の深さを、たとえば1.３３μｍ以上
とすることにより、上記エッチバック後に接続孔上に残
存する下層プラズマＣＶＤ膜の厚さが0.１５μｍ以上と
なるように制御できることが判明している。
【００１８】その後、塗布およびベークによる中間層Ｓ
ＯＧ膜を形成し、その上に上層プラズマＣＶＤ膜を堆積
させることにより、３層構造の第２の層間絶縁膜とす
る。
ＯＧ膜を形成し、その上に上層プラズマＣＶＤ膜を堆積
させることにより、３層構造の第２の層間絶縁膜とす
る。
【００１９】これにより、接続孔における第２の層間絶
縁膜の下層プラズマＣＶＤの膜厚さが0.１５μｍ以上と
なり、上側配線パターンの変形に対する拘束力が充分に
確保できる。
縁膜の下層プラズマＣＶＤの膜厚さが0.１５μｍ以上と
なり、上側配線パターンの変形に対する拘束力が充分に
確保できる。
【００２０】
【実施例】以下、図面を参照しながら、本発明の一実施
例である半導体装置およびその製造方法の一例について
詳細に説明する。
例である半導体装置およびその製造方法の一例について
詳細に説明する。
【００２１】図１は、本実施例の半導体装置の要部の構
造の一例を示す略断面図であり、図２は、その製造過程
における要部の一例を示す略断面図、図３は、本実施例
の半導体装置およびその製造方法の作用の一例を示す説
明図である。
造の一例を示す略断面図であり、図２は、その製造過程
における要部の一例を示す略断面図、図３は、本実施例
の半導体装置およびその製造方法の作用の一例を示す説
明図である。
【００２２】図１に例示されるように、本実施例の半導
体装置における配線構造は、絶縁性の下地層１の上に形
成された下側配線パターン２と、この下側配線パターン
２を覆う第１層層間絶縁膜３と、この第１層層間絶縁膜
３における下側配線パターン２の直上部の所定の位置に
穿設されたスルーホール３ａと、第１層層間絶縁膜３の
上に所定の形状で形成され、スルーホール３ａを通じて
下側配線パターン２に接続される接続部４ａを有する上
側配線パターン４と、この上側配線パターン４を覆う第
２層層間絶縁膜５で構成されている。下側配線パターン
２および上側配線パターン４は、たとえばアルミニウム
などからなる。
体装置における配線構造は、絶縁性の下地層１の上に形
成された下側配線パターン２と、この下側配線パターン
２を覆う第１層層間絶縁膜３と、この第１層層間絶縁膜
３における下側配線パターン２の直上部の所定の位置に
穿設されたスルーホール３ａと、第１層層間絶縁膜３の
上に所定の形状で形成され、スルーホール３ａを通じて
下側配線パターン２に接続される接続部４ａを有する上
側配線パターン４と、この上側配線パターン４を覆う第
２層層間絶縁膜５で構成されている。下側配線パターン
２および上側配線パターン４は、たとえばアルミニウム
などからなる。
【００２３】第２層層間絶縁膜５は、上側配線パターン
４に接する下層プラズマＣＶＤ膜５ａと、その上に形成
された中間層ＳＯＧ膜５ｂと、さらにその上に形成され
た上層プラズマＣＶＤ膜５ｃの３層構造とすることによ
り、平坦化が図られており、当該第２層層間絶縁膜５の
上に同様の配線構造を形成する際の配線パターンの断線
の懸念を解消している。
４に接する下層プラズマＣＶＤ膜５ａと、その上に形成
された中間層ＳＯＧ膜５ｂと、さらにその上に形成され
た上層プラズマＣＶＤ膜５ｃの３層構造とすることによ
り、平坦化が図られており、当該第２層層間絶縁膜５の
上に同様の配線構造を形成する際の配線パターンの断線
の懸念を解消している。
【００２４】本実施例の場合、第１層層間絶縁膜３に穿
設されたスルーホール３ａの深さＤｔの値は、1.３３μ
ｍ以上となるように設定されている。すなわち、第１層
層間絶縁膜３の形成に際しては、まず、化学気相成長法
などによって下側配線パターン２を覆うように充分に厚
く堆積させ、さらに、下側配線パターン２の存在に起因
する凹凸をエッチバックによって平坦化する。この時、
たとえば下側配線パターン２の厚さを１μｍとすると、
平坦化後の第１層層間絶縁膜３の膜厚を2.３３μｍとす
ることにより、スルーホール３ａの深さＤｔ≧1.３３μ
ｍとなるようにする。
設されたスルーホール３ａの深さＤｔの値は、1.３３μ
ｍ以上となるように設定されている。すなわち、第１層
層間絶縁膜３の形成に際しては、まず、化学気相成長法
などによって下側配線パターン２を覆うように充分に厚
く堆積させ、さらに、下側配線パターン２の存在に起因
する凹凸をエッチバックによって平坦化する。この時、
たとえば下側配線パターン２の厚さを１μｍとすると、
平坦化後の第１層層間絶縁膜３の膜厚を2.３３μｍとす
ることにより、スルーホール３ａの深さＤｔ≧1.３３μ
ｍとなるようにする。
【００２５】また、第２層層間絶縁膜５の３層構造は次
のようにして形成される。
のようにして形成される。
【００２６】まず、化学気相成長法により、上側配線パ
ターン４の上に、スルーホール３ａの深さＤｔに比例し
た充分な厚さの下層プラズマＣＶＤ膜５ａを堆積形成
し、厚さ方向に異方性を有する反応性イオンエッチング
によりエッチバックを施す。この時、スルーホール３ａ
上の下層プラズマＣＶＤ膜５ａのエッチ量はスルーホー
ル３ａの深さＤｔに関係しない。このため、たとえば、
上述のようにＤｔ≧1.３３μｍとすることにより、スル
ーホール３ａの内部において、エッチバック後に、スル
ーホール３ａ内の下側配線パターン２に対する上側配線
パターン４の接続部４ａの上に残存する下層プラズマＣ
ＶＤ膜５ａの膜厚Ｈが、Ｈ≧0.１５μｍとなるように制
御することができる。
ターン４の上に、スルーホール３ａの深さＤｔに比例し
た充分な厚さの下層プラズマＣＶＤ膜５ａを堆積形成
し、厚さ方向に異方性を有する反応性イオンエッチング
によりエッチバックを施す。この時、スルーホール３ａ
上の下層プラズマＣＶＤ膜５ａのエッチ量はスルーホー
ル３ａの深さＤｔに関係しない。このため、たとえば、
上述のようにＤｔ≧1.３３μｍとすることにより、スル
ーホール３ａの内部において、エッチバック後に、スル
ーホール３ａ内の下側配線パターン２に対する上側配線
パターン４の接続部４ａの上に残存する下層プラズマＣ
ＶＤ膜５ａの膜厚Ｈが、Ｈ≧0.１５μｍとなるように制
御することができる。
【００２７】その後、当該下層プラズマＣＶＤ膜５ａの
上に、たとえば有機シリコンを含む溶液の回転塗布およ
びベークによってシリコン酸化膜からなる中間層ＳＯＧ
膜５ｂを形成する。この時、塗布される前記溶液の流動
性および凹部への浸潤性等により、下層プラズマＣＶＤ
膜５ａの凹凸は、ほとんど解消され、平坦な状態とな
る。
上に、たとえば有機シリコンを含む溶液の回転塗布およ
びベークによってシリコン酸化膜からなる中間層ＳＯＧ
膜５ｂを形成する。この時、塗布される前記溶液の流動
性および凹部への浸潤性等により、下層プラズマＣＶＤ
膜５ａの凹凸は、ほとんど解消され、平坦な状態とな
る。
【００２８】さらに、この中間層ＳＯＧ膜５ｂの上に、
上層プラズマＣＶＤ膜５ｃを被着形成する。
上層プラズマＣＶＤ膜５ｃを被着形成する。
【００２９】図３は、多層配線構造における第１層層間
絶縁膜３の厚さ（スルーホール３ａ上の下層プラズマＣ
ＶＤ膜５ａ）と、スルーホール３ａにおける上側配線パ
ターン４の下側配線パターン２に対する接続部４ａの変
形の有無の発生頻度との関係を調べた結果を示したもの
である。なお、この時の下側配線パターン２の厚さは１
μｍである。
絶縁膜３の厚さ（スルーホール３ａ上の下層プラズマＣ
ＶＤ膜５ａ）と、スルーホール３ａにおける上側配線パ
ターン４の下側配線パターン２に対する接続部４ａの変
形の有無の発生頻度との関係を調べた結果を示したもの
である。なお、この時の下側配線パターン２の厚さは１
μｍである。
【００３０】この図３から明らかなように、第１層層間
絶縁膜３の厚さが2.３３μｍ以上の時、すなわちスルー
ホール３ａの深さＤｔ≧1.３３μｍのとき、下層プラズ
マＣＶＤ膜５ａの上側配線パターン４の接続部４ａの上
の膜厚Ｈが、Ｈ≧0.１５μｍとなり、たとえば、中間層
ＳＯＧ膜５ｂの形成時のベークのための加熱などを行っ
ても、当該接続部４ａの熱変形が確実に抑止されている
ことが知られる。
絶縁膜３の厚さが2.３３μｍ以上の時、すなわちスルー
ホール３ａの深さＤｔ≧1.３３μｍのとき、下層プラズ
マＣＶＤ膜５ａの上側配線パターン４の接続部４ａの上
の膜厚Ｈが、Ｈ≧0.１５μｍとなり、たとえば、中間層
ＳＯＧ膜５ｂの形成時のベークのための加熱などを行っ
ても、当該接続部４ａの熱変形が確実に抑止されている
ことが知られる。
【００３１】このように、本実施例の半導体装置および
その製造方法によれば、第１層層間絶縁膜３に穿設され
たスルーホール３ａを通じて下側配線パターン２と接続
される上側配線パターン４の接続部４ａの熱変形が確実
に抑止され、当該接続部４ａが下側配線パターン２から
剥離することに起因する断線（スルーホール３ａの見か
け上の消失）が確実に防止され、半導体装置の信頼性が
確実に向上する。
その製造方法によれば、第１層層間絶縁膜３に穿設され
たスルーホール３ａを通じて下側配線パターン２と接続
される上側配線パターン４の接続部４ａの熱変形が確実
に抑止され、当該接続部４ａが下側配線パターン２から
剥離することに起因する断線（スルーホール３ａの見か
け上の消失）が確実に防止され、半導体装置の信頼性が
確実に向上する。
【００３２】以上発明者によってなされた発明を実施例
に基づき説明したが、本発明は前記実施例に限定される
ものでなく、その要旨を逸脱しない範囲で種々変更可能
である事はいうまでもない。
に基づき説明したが、本発明は前記実施例に限定される
ものでなく、その要旨を逸脱しない範囲で種々変更可能
である事はいうまでもない。
【００３３】
【発明の効果】本願において開示される発明の代表的な
ものによって得られる効果を簡単に説明すれば、下記の
通りである。
ものによって得られる効果を簡単に説明すれば、下記の
通りである。
【００３４】すなわち、本発明の半導体装置によれば、
熱処理時の配線パターンの変形を抑止することにより、
配線パターン間の接続不良の発生を防止して、半導体装
置の信頼性を向上させることができる、という効果が得
られる。
熱処理時の配線パターンの変形を抑止することにより、
配線パターン間の接続不良の発生を防止して、半導体装
置の信頼性を向上させることができる、という効果が得
られる。
【図１】本発明の一実施例である半導体装置の要部の構
造の一例を示す略断面図である。
造の一例を示す略断面図である。
【図２】その製造過程における要部の一例を示す略断面
図である。
図である。
【図３】その作用の一例を示す説明図である。
１ 下地層 ２ 下側配線パターン ３ 第１層層間絶縁膜（第１の層間絶縁膜） ３ａ スルーホール（接続孔） ４ 上側配線パターン ４ａ 接続部 ５ 第２層層間絶縁膜（第２の層間絶縁膜） ５ａ 下層プラズマＣＶＤ膜（第１絶縁層） ５ｂ 中間層ＳＯＧ膜（第２絶縁層） ５ｃ 上層プラズマＣＶＤ膜（第３絶縁層） Ｈ スルーホール３ａ上の下層プラズマＣＶＤ膜５ａの
膜厚 Ｄｔ スルーホール３ａの深さ
膜厚 Ｄｔ スルーホール３ａの深さ
Claims (6)
- 【請求項１】 下側配線パターンおよび上側配線パター
ンを第１の層間絶縁膜を隔てて積層し、当該第１の層間
絶縁膜に穿設された接続孔を介して前記下側配線パター
ンおよび上側配線パターンを電気的に接続するととも
に、前記上側配線パターンは第２の層間絶縁膜にて覆わ
れるようにした多層配線構造を有する半導体装置であっ
て、前記第２の層間絶縁膜の、前記接続孔上の厚さを0.
１５μｍ以上としたことを特徴とする半導体装置。 - 【請求項２】 前記第２の層間絶縁膜は、前記上側配線
パターンに接し、化学気相成長法および反応性イオンエ
ッチングによるエッチバックによって堆積形成された第
１絶縁層と、この第１絶縁層上に塗布法によって形成さ
れた第２絶縁層と、この第２絶縁層の上に化学気相成長
法によって堆積形成された第３絶縁層とからなる３層構
造を呈し、前記上側配線パターンに接する前記第１絶縁
層の、前記接続孔上の厚さを0.１５μｍ以上にしてなる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１の層間絶縁膜に穿設された前記
接続孔の深さ寸法を1.３３μｍ以上にしたことを特徴と
する請求項１または２記載の半導体装置。 - 【請求項４】 下側配線パターンおよび上側配線パター
ンを第１の層間絶縁膜を隔てて積層し、当該第１の層間
絶縁膜に穿設された接続孔を介して前記下側配線パター
ンおよび上側配線パターンを電気的に接続するととも
に、前記上側配線パターンは第２の層間絶縁膜にて覆わ
れるようにした多層配線構造を有する半導体装置の製造
方法であって、前記第２の層間絶縁膜の、前記接続孔上
の厚さを0.１５μｍ以上にすることを特徴とする半導体
装置の製造方法。 - 【請求項５】 前記上側配線パターンに接し、化学気相
成長法および反応性イオンエッチングによるエッチバッ
クによって堆積形成された第１絶縁層と、この第１絶縁
層上に塗布法によって形成された第２絶縁層と、この第
２絶縁層の上に化学気相成長法によって堆積形成された
第３絶縁層とを順に形成することにより、前記第２の層
間絶縁膜を３層構造にし、前記上側配線パターンに接す
る前記第１絶縁層の、前記接続孔上の厚さを0.１５μｍ
以上にすることを特徴とする請求項４記載の半導体装置
の製造方法。 - 【請求項６】 前記第１の層間絶縁膜に穿設された前記
接続孔の深さ寸法を1.３３μｍ以上にすることを特徴と
する請求項４または５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5553393A JPH06268074A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5553393A JPH06268074A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268074A true JPH06268074A (ja) | 1994-09-22 |
Family
ID=13001371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5553393A Pending JPH06268074A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268074A (ja) |
-
1993
- 1993-03-16 JP JP5553393A patent/JPH06268074A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH06268074A (ja) | 半導体装置およびその製造方法 | |
| US6146987A (en) | Method for forming a contact plug over an underlying metal line using an etching stop layer | |
| JPS63276246A (ja) | 半導体装置 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR0168164B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7361575B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100241516B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| KR0171990B1 (ko) | 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| KR100608367B1 (ko) | 금속배선의 형성방법 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JPH0453233A (ja) | 半導体装置の製造方法 | |
| JPH05114656A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| KR20000000882A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH0590422A (ja) | 半導体装置 |