JPH0626359B2 - データの送受信方法 - Google Patents
データの送受信方法Info
- Publication number
- JPH0626359B2 JPH0626359B2 JP63234716A JP23471688A JPH0626359B2 JP H0626359 B2 JPH0626359 B2 JP H0626359B2 JP 63234716 A JP63234716 A JP 63234716A JP 23471688 A JP23471688 A JP 23471688A JP H0626359 B2 JPH0626359 B2 JP H0626359B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- instrument
- processing unit
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の計器に対しその送受信データをシリ
アル（直列）に送受信するための方法に関する。
アル（直列）に送受信するための方法に関する。
かゝる送受信方法として、従来は例えば第８図の如く、
複数の計器３Ａ〜３Ｎの各々に対し、マルチプレクサ
（ＭＰＸ）４と非同期送受信装置（Universal Asynchro
nous Receiver/Transmitter；以下、単にＵＡＲＴとも
略記する。）５とを用い、第９図の如く時分割的に行な
うものが知られている（必要ならば、例えば昭和５４年
１１月１５日、ＣＱ出版（株）発行“改訂コンピュータ
・データ通信技術”渡部弘之訳著、Ｐ．６３〜６７の非
同期式マルチプレクサの項参照）。
複数の計器３Ａ〜３Ｎの各々に対し、マルチプレクサ
（ＭＰＸ）４と非同期送受信装置（Universal Asynchro
nous Receiver/Transmitter；以下、単にＵＡＲＴとも
略記する。）５とを用い、第９図の如く時分割的に行な
うものが知られている（必要ならば、例えば昭和５４年
１１月１５日、ＣＱ出版（株）発行“改訂コンピュータ
・データ通信技術”渡部弘之訳著、Ｐ．６３〜６７の非
同期式マルチプレクサの項参照）。
こゝに、ＵＡＲＴ５はメインＣＰＵ１とはバスで接続さ
れていて、メインＣＰＵ１からのパラレル送信データを
シリアルに変換して計器３に送信する一方、計器３から
シリアルに送られて来た受信データをパラレルに変換
し、割り込み等を利用して所定ビット数（１バイト）ず
つメインＣＰＵ１に送る働きをする。
れていて、メインＣＰＵ１からのパラレル送信データを
シリアルに変換して計器３に送信する一方、計器３から
シリアルに送られて来た受信データをパラレルに変換
し、割り込み等を利用して所定ビット数（１バイト）ず
つメインＣＰＵ１に送る働きをする。
なお、第９図において、＃１〜＃４はチャネル番号を、
A1〜A4は計器への送信データを、またB1〜B4は計器から
受信データをそれぞれ示している。
A1〜A4は計器への送信データを、またB1〜B4は計器から
受信データをそれぞれ示している。
ところで、複数の計器等を操作または制御するに当た
り、これらを同時に操作または制御しないと所期の目的
を達成し得ない場合も多く、かゝる場合に上記の如き方
法では計器間で同期がとられていないため、所期の目的
が達成できないと云う問題が生じる。
り、これらを同時に操作または制御しないと所期の目的
を達成し得ない場合も多く、かゝる場合に上記の如き方
法では計器間で同期がとられていないため、所期の目的
が達成できないと云う問題が生じる。
したがって、この発明は計器等に対する操作指令を含む
データは少なくとも同期をとって送信することが可能な
データ送受信方法を提供することを目的とする。
データは少なくとも同期をとって送信することが可能な
データ送受信方法を提供することを目的とする。
上記目的達成のため、本発明では、中央処理装置からデ
ィジタル処理装置を介して複数ｎ個の計器との間でディ
ジタルデータを送受信するに際し、このディジタル処理
装置の入出力ポートに前記複数ｎ個の計器をそれぞれ対
応的に接続しておき、 送信時には、中央処理装置から各計器宛に送るべき送信
ビット数複数ｍビットずつから成るパラレルデータのｎ
組を、ディジタル処理装置の記憶容量ｍ×ｎビットの送
受信バッファに、中央処理装置から書き込んでおき、こ
の送受信バッファの先頭アドレスから前記計器に対応し
たｎ組のパラレルデータを各１ビットずつ直列に同時に
前記出力ポートに読み出すことにより各計器へ送信し、 受信時には、前記送受信バッファに空きがなくなるま
で、各計器から逆のルートで直列に１ビットずつデータ
を前記入力ポートを介して受信した後、各計器毎のｍビ
ットのパラレルデータとして、この送受信バッファか
ら、中央処理装置が読み取るようにした。
ィジタル処理装置を介して複数ｎ個の計器との間でディ
ジタルデータを送受信するに際し、このディジタル処理
装置の入出力ポートに前記複数ｎ個の計器をそれぞれ対
応的に接続しておき、 送信時には、中央処理装置から各計器宛に送るべき送信
ビット数複数ｍビットずつから成るパラレルデータのｎ
組を、ディジタル処理装置の記憶容量ｍ×ｎビットの送
受信バッファに、中央処理装置から書き込んでおき、こ
の送受信バッファの先頭アドレスから前記計器に対応し
たｎ組のパラレルデータを各１ビットずつ直列に同時に
前記出力ポートに読み出すことにより各計器へ送信し、 受信時には、前記送受信バッファに空きがなくなるま
で、各計器から逆のルートで直列に１ビットずつデータ
を前記入力ポートを介して受信した後、各計器毎のｍビ
ットのパラレルデータとして、この送受信バッファか
ら、中央処理装置が読み取るようにした。
ディジタル処理装置を共通のシリアル送受信装置として
共用することにより、簡単に送信データの同期がとれる
ようにする。
共用することにより、簡単に送信データの同期がとれる
ようにする。
第１図はこの発明の実施例を説明するためのブロック図
である。
である。
同図からも明らかなように、複数の計器３Ａ〜３Ｎに対
し、ワンチップＣＰＵの如きディジタル処理装置２を設
けた点が特徴である。すなわち、ワンチップＣＰＵの如
きディジタル処理装置には、通常入力ポートおよび出力
ポートが別々または一体化されて設けられているので、
このポートに各計器３Ａ〜３Ｎを接続する。
し、ワンチップＣＰＵの如きディジタル処理装置２を設
けた点が特徴である。すなわち、ワンチップＣＰＵの如
きディジタル処理装置には、通常入力ポートおよび出力
ポートが別々または一体化されて設けられているので、
このポートに各計器３Ａ〜３Ｎを接続する。
そして、送信モードのときは、ワンチップＣＰＵ２は各
チャネル（計器）に対する送信データをシリアルに変換
し、各チャネルへ同時に送信するデータを所定数ビット
（１バイト）ずつ１まとめにし、送信ビット数分だけ送
信バッファ（メモリ）に格納する。その後、送信バッフ
ァの先頭アドレスよりデータを取り出し、これを出力ポ
ートに１ビットずつ同時に書き込む動作を送信ビット数
分だけ順次繰り返すことにより、同期のとれたデータ送
信が可能となる。
チャネル（計器）に対する送信データをシリアルに変換
し、各チャネルへ同時に送信するデータを所定数ビット
（１バイト）ずつ１まとめにし、送信ビット数分だけ送
信バッファ（メモリ）に格納する。その後、送信バッフ
ァの先頭アドレスよりデータを取り出し、これを出力ポ
ートに１ビットずつ同時に書き込む動作を送信ビット数
分だけ順次繰り返すことにより、同期のとれたデータ送
信が可能となる。
このときの送信バッファと出力ポートとの関係を示すの
が第２図で、同図の２１Ａが出力ポート、２２Ａが送信
バッファである。また、以上の動作をフローチャートで
示すと第３図のようになり、同じくタイムチャートで示
すと第４図のようになる。さらに、第４図の送信データ
A1〜A4の詳細を第５図（Ａ）に、また受信データB1〜B4
の詳細を第５図（Ｂ）にそれぞれ示す。
が第２図で、同図の２１Ａが出力ポート、２２Ａが送信
バッファである。また、以上の動作をフローチャートで
示すと第３図のようになり、同じくタイムチャートで示
すと第４図のようになる。さらに、第４図の送信データ
A1〜A4の詳細を第５図（Ａ）に、また受信データB1〜B4
の詳細を第５図（Ｂ）にそれぞれ示す。
一方、受信モードのときは、各チャネル（計器）からの
データを受信する時刻は例えば第５図（Ｂ）の如く、各
チャネルデータの送出開始時刻が必ずしも一致するとは
限らないので、ワンチップＣＰＵ２はデータの始まる最
先時刻よりも以前から、所定のサンプリング間隔をもっ
てデータのサンプリングを開始する。なお、このサンプ
リングではデータ終了の確認は行なわず、第６図に符号
２２Ｂで示す受信バッファに空きがなくなる迄、全デー
タのサンプリングを行なう。このとき、全てのサンプリ
ングデータを受信バッファに格納するようにすると、メ
モリ容量が大きくなり過ぎるので、こゝでは例えば３回
サンプリングする毎にその多数決処理を行ない、各チャ
ネル毎に各ビットの“１”，“０”を決定して受信バッ
ファに格納するようにしている。
データを受信する時刻は例えば第５図（Ｂ）の如く、各
チャネルデータの送出開始時刻が必ずしも一致するとは
限らないので、ワンチップＣＰＵ２はデータの始まる最
先時刻よりも以前から、所定のサンプリング間隔をもっ
てデータのサンプリングを開始する。なお、このサンプ
リングではデータ終了の確認は行なわず、第６図に符号
２２Ｂで示す受信バッファに空きがなくなる迄、全デー
タのサンプリングを行なう。このとき、全てのサンプリ
ングデータを受信バッファに格納するようにすると、メ
モリ容量が大きくなり過ぎるので、こゝでは例えば３回
サンプリングする毎にその多数決処理を行ない、各チャ
ネル毎に各ビットの“１”，“０”を決定して受信バッ
ファに格納するようにしている。
こうすれば、受信バッファの領域を１／３にすることが
可能になるだけでなく、サンプリング間隔は受信バッフ
ァの大きさにより決定されるので、受信バッファの大き
さが同じものに比べると、そのサンプリング間隔を短く
することができ、受信データの信頼度を向上させること
が可能となる。
可能になるだけでなく、サンプリング間隔は受信バッフ
ァの大きさにより決定されるので、受信バッファの大き
さが同じものに比べると、そのサンプリング間隔を短く
することができ、受信データの信頼度を向上させること
が可能となる。
なお、上記受信バッファに格納されたデータはチャネル
に対応に並列データに変換され、メインＣＰＵ１に与え
られる。
に対応に並列データに変換され、メインＣＰＵ１に与え
られる。
このように、１チップＣＰＵを共通のシリアル送受信装
置として共用することにより、送信データの同期をとり
つゝ経済的なデータ送受信ができるようになる。また、
伝送プロトコル（規約）を変更する場合、従来は各装置
毎に変更しなければならなかったが、この発明では１チ
ップＣＰＵのプログラムを変更するだけで済み、この種
の作業が簡単かつ迅速に行なわれることになる。
置として共用することにより、送信データの同期をとり
つゝ経済的なデータ送受信ができるようになる。また、
伝送プロトコル（規約）を変更する場合、従来は各装置
毎に変更しなければならなかったが、この発明では１チ
ップＣＰＵのプログラムを変更するだけで済み、この種
の作業が簡単かつ迅速に行なわれることになる。
この発明によれば、ディジタル処理装置を共通のシリア
ル送受信装置として用いるようにしたので、簡単に同期
をとることができるだけでなく、送受信手段を計器対応
に設ける必要がなくなって安価なデータ送受信が可能に
なる利点がもたらされる。また、プロトコルの変更が容
易になると云う利点も得られる。
ル送受信装置として用いるようにしたので、簡単に同期
をとることができるだけでなく、送受信手段を計器対応
に設ける必要がなくなって安価なデータ送受信が可能に
なる利点がもたらされる。また、プロトコルの変更が容
易になると云う利点も得られる。
第１図はこの発明の実施例を説明するためのブロック
図、第２図は送信バッファと出力ポートとの関係を説明
するためのブロック図、第３図は送信動作を説明するた
めのフローチャート、第４図はこの発明による送受信動
作を説明するためのタイムチャート、第５図は第４図の
送受信データを拡大して示すタイムチャート、第６図は
入力ポートと受信バッファの関係を説明するためのブロ
ック図、第７図は受信動作を説明するためのフローチャ
ート、第８図は従来例を説明するためのブロック図、第
９図はその動作を説明するためのタイムチャートであ
る。 符号説明 １……メインＣＰＵ、２……ワンチップＣＰＵ、３（３
Ａ，３Ｂ，……３Ｎ）……計器、４……マルチプレク
サ、５……ＵＡＲＴ（非同期送受信装置）、２１Ａ……
出力ポート、２１Ｂ……入力ポート、２２Ａ……送信バ
ッファ、２２Ｂ……受信バッファ。
図、第２図は送信バッファと出力ポートとの関係を説明
するためのブロック図、第３図は送信動作を説明するた
めのフローチャート、第４図はこの発明による送受信動
作を説明するためのタイムチャート、第５図は第４図の
送受信データを拡大して示すタイムチャート、第６図は
入力ポートと受信バッファの関係を説明するためのブロ
ック図、第７図は受信動作を説明するためのフローチャ
ート、第８図は従来例を説明するためのブロック図、第
９図はその動作を説明するためのタイムチャートであ
る。 符号説明 １……メインＣＰＵ、２……ワンチップＣＰＵ、３（３
Ａ，３Ｂ，……３Ｎ）……計器、４……マルチプレク
サ、５……ＵＡＲＴ（非同期送受信装置）、２１Ａ……
出力ポート、２１Ｂ……入力ポート、２２Ａ……送信バ
ッファ、２２Ｂ……受信バッファ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 慎一 東京都千代田区一ツ橋１丁目１番１号 東 亜燃料工業株式会社内 (72)発明者 中下 義春 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 垣堺 健 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 昭55−28126（ＪＰ，Ａ) 特開 昭55−115756（ＪＰ，Ａ)
Claims (1)
- 【請求項１】中央処理装置からディジタル処理装置を介
して複数ｎ個の計器との間でディジタルデータを送受信
するに際し、このディジタル処理装置の入出力ポートに
前記複数ｎ個の計器をそれぞれ対応的に接続しておき、 送信時には、中央処理装置から各計器宛に送るべき送信
ビット数複数ｍビットずつから成るパラレルデータのｎ
組を、ディジタル処理装置の記憶容量ｍ×ｎビットの送
受信バッファに、中央処理装置から書き込んでおき、こ
の送受信バッファの先頭アドレスから前記計器に対応し
たｎ組のパラレルデータを各１ビットずつ直列に同時に
前記出力ポートに読み出すことにより各計器へ送信し、 受信時には、前記送受信バッファに空きがなくなるま
で、各計器から逆のルートで直列に１ビットずつデータ
を前記入力ポートを介して受信した後、各計器毎のｍビ
ットのパラレルデータとして、この送受信バッファか
ら、中央処理装置が読み取るようにしたことを特徴とす
るデータ送受信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234716A JPH0626359B2 (ja) | 1988-09-21 | 1988-09-21 | データの送受信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234716A JPH0626359B2 (ja) | 1988-09-21 | 1988-09-21 | データの送受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295053A JPH0295053A (ja) | 1990-04-05 |
| JPH0626359B2 true JPH0626359B2 (ja) | 1994-04-06 |
Family
ID=16975258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234716A Expired - Fee Related JPH0626359B2 (ja) | 1988-09-21 | 1988-09-21 | データの送受信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626359B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528126A (en) * | 1978-08-17 | 1980-02-28 | Nec Corp | Routing and rating unit |
| JPS55115756A (en) * | 1979-03-01 | 1980-09-05 | Nippon Telegr & Teleph Corp <Ntt> | Data transmission system |
-
1988
- 1988-09-21 JP JP63234716A patent/JPH0626359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0295053A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561826A (en) | Configurable architecture for serial communication | |
| US20030074502A1 (en) | Communication between two embedded processors | |
| GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
| CN109947677B (zh) | 支持乱序功能的axi总线位宽转换装置及数据传输方法 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| JPH0626359B2 (ja) | データの送受信方法 | |
| US5748887A (en) | Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| JPS636893B2 (ja) | ||
| JP2003258922A (ja) | ３段通信バッファを利用した通信装置 | |
| CN116049060B (zh) | 数据转换桥电路和数据传输系统 | |
| JPH07131504A (ja) | データ転送装置 | |
| SU605208A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами | |
| SU734661A1 (ru) | Адаптер канал-канал | |
| SU1624468A1 (ru) | Устройство дл сопр жени двух ЦВМ | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2755410B2 (ja) | 複数電文の送受信方法及び送受信装置 | |
| JPS60259038A (ja) | 直列通信のバツフア装置 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPH0721102A (ja) | メッセージ送受信装置 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPH04175041A (ja) | データモニタ装置 | |
| JPH02224164A (ja) | ファイル転送システム | |
| JPS6220080A (ja) | ネツトワ−クシステムにおける遠隔地プロセツサのメモリ内容の採取収集方式 | |
| JPH0440551A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |