JPH06260813A - 層間接続を有する多層マイクロストリップ・アセンブリ - Google Patents

層間接続を有する多層マイクロストリップ・アセンブリ

Info

Publication number
JPH06260813A
JPH06260813A JP5268649A JP26864993A JPH06260813A JP H06260813 A JPH06260813 A JP H06260813A JP 5268649 A JP5268649 A JP 5268649A JP 26864993 A JP26864993 A JP 26864993A JP H06260813 A JPH06260813 A JP H06260813A
Authority
JP
Japan
Prior art keywords
circuit
layer
top surface
assembly
surface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5268649A
Other languages
English (en)
Inventor
Brian J Cox
ジェイ． コックス ブライアン
Russell W Johnson
ダブリュー． ジョンソン ラッセル
Jr Patrick Westfeldt
ウェストフェルツ ジュニア パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ball Corp
Original Assignee
Ball Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ball Corp filed Critical Ball Corp
Publication of JPH06260813A publication Critical patent/JPH06260813A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 （修正有） 【目的】異なる２つの層の類似する表面間で、信号を送
受、交換するための手段を有する。 【構成】各々が上面と底面とを有する複数の層１０、１
２と、第１層１０の第１上面１４上に形成された第１上
面回路２６と、第１層１０の第１底面１６に形成された
第１底面回路２８と、第１上面回路２６を第１底面回路
２８に電気的に接続する接続手段３０、３２と、第２層
１２の第２上面２０に形成された第２上面回路３８と、
前記両層を一体に保持する結合手段４２とを含み、第１
底面回路２８が第２上面回路３８と、両者間の電気的接
続を形成するのに十分なだけ近接して重なり、以て、第
１層１０の第１上面回路２６及び第２層１２の第２上面
回路３８間の信号の交換が行われる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層マイクロストリッ
プ又はストリップライン・アセンブリに係わり、特に、
２以上の異なる層の間で電気信号を送受又は交換するこ
とに関するものである。マイクロストリップは、誘電体
基板材料によって単一の接地面から隔離されたもので、
多くは平坦な矩形の導体から成る。埋設型マイクロスト
リップは、基本的なマイクロストリップの一変形型であ
って、単一の導体が誘電体基板中に埋め込まれたもので
ある。ストリップラインは、埋設型マイクロストリップ
に類似しているが、ストリップラインが２つの接地面を
有し、その一方が誘電体基板の各主面に沿って設けられ
ている点で異なっている。
【０００２】
【従来の技術】多くのシステムは、一つの複合構造を形
成するように積層された誘電体からなる複数の層間に、
種々の回路素子が挟み込まれた構造の、多層マイクロス
トリップ・アセンブリを利用している。使用される種々
の回路素子としては、受動素子、能動素子、伝送線路
（給電線とも呼ばれる）などがある。多層構造を使用す
る一つの理由は、給電線や回路素子を互いに隔離するこ
とにより、給電線や回路素子内にある信号間の電磁干渉
を防止することにある。よく使用される形では、給電線
が、最下層の底面に位置する接地面から誘電体基板によ
って隔離された最下層の上面に配置される一方、その他
の種々の回路素子が、アセンブリの上方に位置する複数
の層に分けて設けられている。
【０００３】
【発明が解決しようとする課題】しかし、システムを構
成する給電線や回路素子が、別々の複数の層に分けて設
けられると、種々の回路を接続するために、異なる層間
で信号をやりとりする必要がある。例えば、ある回路機
能を発揮させるには、第１層上の給電線を第２層上の回
路素子に接続したり、異なる層から発するいくつかの信
号を、外部装置との接続の都合上、一つの層上に導いた
りする必要があり得る。
【０００４】しかし、複数層間での信号の交換には、種
々の問題が伴う。第１に、層間接続を有するマイクロス
トリップ・アセンブリを製造する工程は、公差が小さい
ため、多くの時間と作業量を要し、煩雑である。層間接
続を有する多層マイクロストリップ・アセンブリを製造
するための従来の技術は、図１乃至図５を参照して以下
に説明するように、いくつかの工程を必要としている。
【０００５】図１に示すように、第２層１０５上の、例
えば回路素子又は給電線のような第２上面回路１０３に
は、熱融着（例えばソルダリング）によって、帯状片１
０１が接続される。
【０００６】次に、図２に示すように、帯状片１０１を
第１層１０７の孔１０９内に挿通で着るように、第１層
１０７を第２層１０５に対して正確に位置合わせしなけ
ればならない。複数の層や貫通式接続用帯状片の位置合
わせの作業は、高度な正確性を必要とする。そして、例
えば２層間の接続には、複数箇所での接続が必要で、し
かも、各接続箇所について帯状片及び帯状片と孔との位
置合わが必要となるので、尚更、困難である。
【０００７】次に、図３に示すように、第２層１０５
は、第１ラミネート層１１１を介して第１層１０７と合
体される。第１ラミネート層１１１は、帯状片１０１を
第１層１０７の孔１０９に対する固定位置に保持し、図
２に示す工程で行われる精密な位置合わせを妨害しない
ようにする。
【０００８】次に、図４に示すように、第１層１０７の
孔１０９を貫通した帯状片１０１が、第１層１０７上に
設けられた、例えば回路素子又は給電線のような第１上
面回路１１３に、ソルダリングによって接続される。帯
状片１０１は、第２層１０５上の第２上面回路１１３と
第１層１０７上の第１上面回路１１３との抵抗性電気接
続を形成する。これにより、多層マイクロストリップ・
アセンブリにおける異なる２つの層の類似する表面間
で、信号を交換するのに必要な構造が完成する。
【０００９】最後に、図５に示すように、選択的な第２
ラミネート層１１５を、第１上面回路１１３を覆うよう
に、第１層の表面に設けてもよい。第２ラミネート層１
１５は、第１層面回路１１３を、望ましくない抵抗性短
絡から絶縁するとともに、帯状片１０１を固定する。
【００１０】上述した製造方法は、離れた層間での信号
の交換が可能な多層マイクロストリップ・アセンブリを
製造できるものの、いくつかの欠点を有する。例えば、
従来の方法は、正確な位置合わせを要するため、多くの
時間と作業量とを要する。又、従来の方法は、微小な孔
と帯状片との位置合わせが困難であるため、公差が少な
いという問題がある。更に、上記構造は、帯状片を２つ
の離れた層間で接続することを要するので、製造中に２
つの層が相互に移動すると、帯状片に応力がかかり、損
傷やインピーダンス不整合を招く可能性がある。
【００１１】複数の層間の信号の交換に関連するもう一
つの問題として、内部接続の結果、インピーダンス不整
合に起因する反射によって、信号が劣化することがある
という問題がある。内部接続を有する従来の多層マイク
ロストリップ・アセンブリが、層間接続を要しない単層
マイクロストリップ・アセンブリに比べて、高周波（Ｒ
Ｆ）性能で劣る傾向があるのは、この理由によるもので
ある。
【００１２】従って、これらの問題を解決する多層マイ
クロストリップ・アセンブリ及びその製造方法が望まれ
ていることは明かである。
【００１３】本発明の目的は、異なる２つの層の類似す
る表面間で、信号を送受、交換するための手段を有する
多層マイクロストリップ・アセンブリを提供することに
ある。
【００１４】本発明の他の目的は、上記多層マイクロス
トリップ・アセンブリを製造するための改良された方法
を提供することにある。
【００１５】本発明の他の目的は、単層アセンブリに匹
敵するＲＦ性能を有する、多層マイクロストリップ・ア
センブリの層間接続を提供することにある。
【００１６】本発明の他の目的は、少ない工程で多層マ
イクロストリップ・アセンブリを製造する方法を提供す
ることにある。
【００１７】本発明の他の目的は、予め回路等を組み込
んだ２つの層を、単に合体するという一回の工程で、当
該２層の相互接続を完成することのできる、多層マイク
ロストリップ・アセンブリの製造方法を提供することに
ある。
【００１８】
【課題を解決するための手段】上記及び他の目的は、底
面の回路に電気的に接続された回路が上面に形成されて
いる第１層を、上面に回路を有する第２層と合体するこ
とにより、第１層の底面の回路が第２層の上面の回路と
重なって両者間の電気的接続がなされるという構成によ
って達成される。これにより、第１層の上面と第２層の
上面との間の信号交換が可能になる。
【００１９】本発明の一態様では、重ね合わせによる電
気接続は、第１層の底面の回路が第２層の上面の回路に
容量的に接続されるように、第１層及び第２層を平行に
配置することによって達成される。
【００２０】本発明の他の態様では、第１層の上面と底
面との電気接続は、該上面及び底面間に孔を設け、その
孔を通る電気コネクタで上面と底面とを電気的に接続す
ることによって達成される。
【００２１】本発明の上記及び他の特徴は、添付図面を
参照して以下に記載した詳細な説明から明らかになるで
あろう。
【００２２】
【実施例】以下、図面を参照して、２つの層の類似する
表面の間で電気信号を交換するようにされた多層マイク
ロストリップ・アセンブリとその製造方法とを詳細に説
明する。
【００２３】図６乃至図９において、本発明の一実施例
による多層マイクロストリップ・アセンブリは、第１の
層（以下、第１層という）１０と第２の層（以下、第２
層という）１２とを含む。第１層１０は、実質的に平行
で、第１の端面１８によって分離された第１の上面（以
下、第１上面という）１４と第１の底面（以下、第１底
面という）１６とを有する。同様に、第２の層（以下、
第２層という）１２は、第２の端面２４によって分離さ
れた第２の上面（以下、第２上面という）２０と、実質
的に平行である第２の底面（以下、第２底面という）２
２とを有する。第１層１０及び第２層１２は、各々、相
応の誘電体からなる。
【００２４】第１層１０の第１上面１４には、第１上面
回路２６が形成され、第１層１０の第１底面１６には、
第１底面回路２８が設けられている。第１上面回路２６
と第１底面回路２８は、各々、例えば、回路素子、給電
線、プリント回路、及びそれらの組合わせの何れであっ
てもよい。この実施例では、第１層１０が、第１上面１
４と第１底面１６とを連結する孔３０を有する。孔３０
は、例えばワイヤ又は帯状片のような電気接続部材３２
が層通可能な径を有する。若しくは、孔３０に導電性材
料を塗着するか、或いは、導電性アイレットを孔３０内
に形成してもよい。電気接続部材３２は、第１上面回路
２６と第１底面回路２８間の電気接続を行うのに好適な
導電体からなる。
【００２５】第１上面回路２６を第１底面回路２８に接
続するのに、電気接続部材３２を使用する代わりに、こ
れらの２組の回路を、両者間に別体の接続手段を有する
別々の組の回路として形成しないで、単一の一体のもの
として形成してもよい。そのためには、例えば、第１上
面回路２６及び第１底面回路２８を形成するのと同時
に、孔３０に被膜を形成して、第１上面回路２６と第１
底面回路２８とを電気的に接続するように、第１層１０
に被膜を形成すればよい。
【００２６】図示したように、電気接続部材３２は、そ
の一端が第１上面回路２６と、他端が第１底面回路２８
と、夫々、接合点３４で接するように、孔３０内に配置
され、例えばソルダリング接合により接合される。電気
接続部材３２の接合点３４での接着で、第１上面回路２
６と第１底面回路２８間の抵抗性電気接続が達成され
る。
【００２７】図６乃至図９に示す実施例においては、例
えば、適当な誘電性及び接合性を有する樹脂材料から成
る選択的第１ラミネート層３６が、第１層１０の第１上
面１４上に設けられる。選択的第１ラミネート層３６の
目的は、就中、第１上面回路２６を電気的に絶縁するこ
とと、第１上面回路２６と電気接続部材３２とを夫々の
位置に固定することである。
【００２８】第２層１２の第２上面２０には、第２上面
回路３８が設けられている。第２上面回路３８は、例え
ば、回路素子、給電線、プリント回路及びこれらの組合
わせの何れであってもよい。第２層１２の第２底面２２
に沿って、接地面３７が設けられている。そして、例え
ば、ハウジング３９と給電ピン４１から成る同軸コネク
タ等の入力コネクタ４３が、接地面３７に固着されてい
る。即ち、ハウジング３９が接地面３７に物理的及び電
気的に接続され、給電ピン４１又は信号搬送線が、接地
面３７に設けられた孔を通って、第２層１２である誘電
体基板に至り、例えばソルダリングによって第２上面回
路３８に接続されている。
【００２９】第１層１０と第２層１２は、第１層１０の
第１底面１６が第２層１２の第２上面２０と向き合うよ
うに配置される。第２上面回路３８は、第１底面回路２
８と近接して重なっている。
【００３０】重なり領域にある第２上面回路３８と第１
底面回路２８との間は、２組の回路間の容量性連結手段
により、電気的に接続されている。容量性連結は、２組
の回路を電気的に接続するための信頼性に富む簡易な方
法である。後述するように、種々の条件が満たされれ
ば、容量的に連結された電気接続は、抵抗性電気接続に
匹敵する性能を発揮する。又、容量的に連結された接続
は、適当な接合性と誘電性とを備えたラミネート層を用
いて、近接して重なっている位置の２組の回路を単に接
合するだけで、達成される。容量的に結合された接続を
得るためには、２組の回路間に物理的接続を保持する必
要がないので、アセンブリの信頼性が高まる。
【００３１】２組の回路を電気的に接続するための別の
手段を有する他の可能な実施例として、容量的に結合さ
れた電気接続によらずに、第１底面回路２８を、第２上
面回路３８と物理的に接触させることが考えられる。し
かし、通常、このような接続は、電気的に接続すべき２
組の回路を、安定した電気接続を維持できるような一定
の物理的接触状態に保持しなければならないから、構造
上、より大きな困難を伴う。例えば、図６に示すマイク
ロストリップ・アセンブリで、第１底面回路２８と第２
上面回路３８間の抵抗性電気接続を得るためには、第１
底面回路２８と第２上面回路３８との間にラミネート部
材を設けないで、両者を一定の物理的接触状態に保持で
きるように、第１層１０を第２層１２上に積層する必要
がある。
【００３２】容量性結合を利用した図６に示す本発明の
実施例では、その結果得られる、容量的に結合された電
気接続の特性は、いくつかのパラメータによって決定さ
れる。まず、ＲＦ帯域のようなより高い周波数で動作す
るときには、信号の反射を最小限にして電力伝達を最大
限にするように、回路素子間の相互接続をインピーダン
ス整合させることが重要である。インピーダンス整合さ
れた接続を得るための一つの方法は、２組の回路間にλ
／４の重なり長さを設けることである。図６に示すよう
に、この実施例の重なり長さＶは、実質的にλ／４に等
しく、これにより、インピーダンス整合された電気的接
続を達成している。
【００３３】又、重なり面積が第１底面回路２８と第２
上面回路３８との十分な容量性結合を確立する限り、重
なり長さＶは、λ／４以外の長さであってもよい。例え
ば、ＲＦ周波数だけでなく、広い範囲に亘る周波数で動
作するシステムには、λ／４以外の重なり長さが望まし
いこともある。
【００３４】２組の回路間の材料の誘電定数をε、重な
り領域の表面積をＡ、２組の回路間の距離をｄとする
と、接続の容量Ｃは次式で定まる。 （ｉ） Ｃ ＝ εＡ／ｄ また、−ｊが−１の平方根に等しく、ωが周波数の２π
倍に等しく、Ｃが（ｉ）式で求められた接続の容量であ
るとすると、接続のインピーダンスＺは、次式で定ま
る。 （ｉｉ） Ｚ ＝ −ｊ／ωＣ ε、Ａ及びｄに適当な値を入れてやれば、接続のインピ
ーダンスＺが無視できる値になって、且つ、接続が実効
的にＲＦ信号に対する短絡になるように、容量Ｃを十分
に大きくすることができる。
【００３５】図８は、第１底面回路２８と第２上面回路
３８との重なり領域４０を示す上面図である。同図に示
すように、２組の回路の一方、即ち、この場合は第２上
面回路３８、の幅がＸで、第１底面回路２８の幅Ｘ＋Δ
よりもΔだけ狭い。幅差Δの目的は、本発明による装置
を製造する際の位置合わせ公差を設けることにある。即
ち、第２上面回路３８全体が、重なり領域４０の範囲内
で、確実に第１底面回路２８の下に位置するように、第
２上面回路３８を僅かに狭くして、本発明によるマイク
ロストリップ・アセンブリを製造する際に必要な位置合
わせ公差を設けたものである。
【００３６】給電線の幅はそれ自信のインピーダンスに
逆比例するから、第２上面回路３８自信のインピーダン
スは、第１底面回路２８自信のインピーダンスよりも、
幅差Δに比例する量だけ大きい。しかし、２組の回路が
上述したように接続された場合、この構造全体、即ち２
組の回路を組合わせたもののインピーダンスは、重なり
合った２組の回路の内、幅の広い方の回路の幅、即ち、
この場合は第１底面回路２８の幅、のみによって定ま
る。
【００３７】図６乃至図９の実施例では、マイクロスト
リップ・アセンブリの動作中、電気接続を保持するよう
に、第２上面回路３８が第２ラミネート層４２によって
第１底面回路２８と重合状態に保持されている。この実
施例ではラミネート層が使用されているが、支持フレー
ム、クランプ、ネジ、バネ等の他の手段で、第１層１０
と第２層１２とを一体に保持するようにしてもよい。
【００３８】２組の回路を重合させる他の構成を有し、
位置合わせ公差を増大することも可能な、他の実施例
を、図１０に示す。同図に示す実施例では、第１底面回
路２２８と第２上面回路２３８が夫々、幅Ｘを有してい
る。しかし、第１底面回路２２８は、Ｘよりかなり大き
い幅Ｗのスタブ状の端部を持つ。図１０の実施例におけ
る重合構成は、２組の回路の内の幅の広い方の回路の幅
が、接続された回路全体の特性インピーダンスを決定す
るという一般法則に対する例外である。この実施例で
は、幅Ｗの値が、重合された回路の特性インピーダンス
に無関係である。重なり長さＶ１がλ／４に実質的に等
しく、端部２３０の長さＶ２がλ／２に実施的に等しけ
れば、第１底面回路２２８を第２上面回路２３８と重合
させた構造全体の特性インピーダンスは、幅Ｘで決ま
る。従って、Ｗの値は、重なり領域２４０に適切な位置
合わせ公差が許されるように選択すべきである。この実
施例は、２組の回路間で一致した幅Ｘを維持しながら、
余裕のある位置合わせ公差を許容できるという利点を有
する。
【００３９】図１１は、本発明の他の実施例として、２
組の回路を重合させて電気的に接続する分岐線直角ハイ
ブリッド回路構造の利点を生かしたものを示す。分岐線
直角ハイブリッド回路素子は、１つの入力信号の電力
を、１又は２以上の出力信号に分割するとともに、１又
は２以上の出力信号を、入力信号に対して９０度の倍数
の位相差で供給するために使用されるものである。これ
らの位相差は、入力信号を供給する入力ポートを、出力
信号を供給する出力ポートから、λ／４又はその倍数の
長さの伝送線路で分離することによって得られる。この
実施例では、破線で示す第２上面回路３３８が、分岐線
直角ハイブリッド回路の第１部分を構成している。実線
で示す第１底面回路３２８は、分岐線直角ハイブリッド
回路の第２部分を構成している。第１底面回路３２８
は、重なり領域３４０で第２上面回路３３８と重なり、
ここに、容量的に結合された電気接続が得られる。第１
底面回路３２８と第２上面回路３３８との重合によって
形成される構造は、分岐線直角ハイブリッドと呼ばれ
る。この装置は４つのポートを持ち、就中、電力を分割
して位相の異なる複数の出力を供給するために使用され
る。分岐線直角ハイブリッドでは、迂回アーム３４４
（Ｕ字状部分）及び列状アームＳ３４２（接続部分）の
各々の長さが、実質的にλ／４に等しい。又、列状アー
ムＳ３４２及び４つのポート３４６の各々よりも、迂回
アーム３４４の方が幅が広く、従って、より低い特性イ
ンピーダンスを持つ。
【００４０】分岐線直角ハイブリッド構造を使用した第
１底面回路３２８と第２上面回路３３８との重合電気接
続は、種々の利点を有する。特に、Ｕ字状部分は、次の
理由で、２組の回路の重合が行われる格好の場所を提供
することになる。第１に、回路動作のための増大された
幅を既に有する迂回アーム３４４が、２組の回路間の重
なりに必要な位置合わせ公差をも提供する。上述したよ
うに、迂回アーム全体の構造、即ち第１底面回路３２８
と第２上面回路３３８の各Ｕ字状部分によって形成され
る重なり領域３４０、の特性インピーダンスは、２組の
回路の内、幅の広い方、この場合は第２上面回路３３
８、によって定まる。従って、第１底面回路３２８のＵ
字状部分の狭い方の幅は、ハイブリッドのＲＦ性能に対
して、殆ど影響しない。
【００４１】第２に、分岐線直角ハイブリッドの迂回ア
ーム３４４の長さが回路動作のために既にλ／４と実質
的に等しいので、２組のＵ字状部分に回路の重なりを持
つことで、λ／４と実質的に等しい重なり長さが得られ
ることになり、実効的にＲＦ信号に対する短絡と同視で
きる、インピーダンス整合された電気接続を保証する。
迂回アーム３４４は、このように、増加された幅及びλ
／４の長さという両方の性質を持ち、従って、２組の回
路の重なりが第１及び第２相間の信号の交換を行わせる
ための高度に有利な部位である。
【００４２】最後に、第１底面回路３２８は、第２上面
回路３３８よりも狭くできるので、第１底面回路３２８
の一部を構成する４つのポート３４６の内の２つは、ハ
イブリッドの適正な動作に要求されるように、迂回アー
ム３４４よりも狭くなる。
【００４３】上述の実施例において、回路素子及び給電
線がマイクロストリップ伝送線路の性質を維持する必要
があることを認識するのは重要である。上述したよう
に、マイクロストリップ伝送線路は、誘電体によっての
み、単一の接地面から隔離されている。従って、上述の
各実施例において、第１上面回路と第１底面回路及び第
２上面回路との間には、重なり部分が無い。換言すれ
ば、第１上面回路と接地面との間には、誘電体しか存在
しない。しかし、信号交換部位では、第２上面回路及び
第１底面回路間に電気接続を形成するように、所定の重
なり量をもって、第２上面回路が第１底面回路と接地面
との間に挟み込まれる。
【００４４】上記装置は、多層マイクロストリップアセ
ンブリの別々の層の類似面間で、電気信号を交換するの
に有益である。特に、図６に示すように、第１底面回路
２８と第２上面回路３８との電気接続と共に形成された
第１上面回路２６と第１底面回路２８との電気接続は、
例えば、第２上面回路３８から発する電気信号を第１底
面回路２８を介して第１上面回路２６に送ることを可能
にする。このようにして、１つの層の所定面から異なる
層の類似面へ電気信号を送ることが可能な装置が得られ
る。例えば、図６乃至図９に示す実施例では、第２層１
２の第２上面２０から第１層１０の第２上面１４へ、電
気信号を送ることができる。尚、異なる層間の電気信号
の交換は、信号が何れの方向に向かう場合も有り得るこ
とは言うまでもない。例えば、図６乃至図９に示す本発
明の実施例は、第２層から第１層へ信号を送る場合と同
様に、第１層から第２層へ信号を送る場合にも好適であ
る。
【００４５】図６乃至図９に示す本発明の実施例を用い
ることにより、種々の利益が得られる。例えば、この実
施例では、信号を発する層とは別の層上の回路に対する
電気信号の入出が可能な構成が得られる。更に、図６乃
至図９の実施例では、単層上に設けられた回路に匹敵す
るＲＦ回路性能を維持しながら、しかも、回路を複数層
間に分けて配設することが可能である。もう一つの利点
は、この形状により信頼性が倍加されることである。電
気接続部材３２の２つの接合点３４は夫々、同一の層、
即ち第１層１０上に配置されているので、製造中に、２
つの別々の層が相互に移動しても、それによって電気接
続部材３２にかかる応力が少ない。従って、接合点３４
における電気接続が、断線や応力によるインピーダンス
の増加が原因となって切れることは少ない。
【００４６】以下に、図１２乃至図１５を参照して、２
つの層の類似面間で電気信号を交換するための手段を有
する、上記多層マイクロストリップ・アセンブリの製造
方法を説明する。
【００４７】先ず、図１２に示すように、相応の誘電体
から成り、第１上面２０２と第１底面２０４とを有する
第１層２００を形成する。第１上面２０２上には第１上
面回路２０６を形成し、第１底面２０４上には第１底面
回路２０８を形成する。第１層２００には、その中心を
通って第１上面２０２を第１底面２０４に連結する孔２
１０を設ける。
【００４８】次に、図１３に示すように、例えば帯状片
又はワイヤから成る電気接続部材２１２を、第１層２０
０の孔２１０に通し、例えばソルダリングにより、第１
上面回路２０６と第１底面回路２０８に、各接合点２１
４で固着する。これにより、第１上面回路２０６と第１
底面回路２０８との抵抗性電気接続が得られる。
【００４９】第１上面回路２０６を第１底面回路２０８
に接続するために電気接続部材２１２を使用することに
代えて、上述したように、これらの２組の回路を、両者
間に別体の接続手段を持つ別々の組の回路として形成し
ないで、単一の一体のものとして形成してもよい。
【００５０】次に、図１４に示すように、第１層２００
を、第２上面２２０上に第２上面回路２１８を有し、相
応の誘電体からなる第２層２１６と結合する。第１層２
００と第２層２１６とを結合したとき、第１底面回路２
０８が第２上面回路２１８と近接して重なるようにす
る。この重なりにより、第１底面回路２０８と第２上面
回路２１８との容量的に結合された電気接続が達成され
る。第１底面回路２０８と第２上面回路２１８との電気
接続は、第１上面回路２０６と第１底面回路２０８との
間に先に形成された電気接続と相俟って、２つの別々の
層の類似面間の信号交換に必要な構造を完成させること
になる。
【００５１】図１２乃至図１５に示す具体的実施例で
は、第１層２００の第１底面２０４と第２層２１６の第
２上面２２０との間に第１ラミネート層２２４を形成す
る積層工程によって、第１層２００と第２層２１６とを
結合している。これに代えて、支持フレーム、クラン
プ、ネジ、バネ等の手段を用いて、第１層２００と第２
層２１６との結合を行うこともできる。
【００５２】最後に、図１５に示すように、第１層２０
０の第１上面２０２上に第２ラミネート層２２６を積層
する、選択的な第２積層工程を付加してもよい。第２ラ
ミネート層２２６は、第１上面回路２０６を絶縁すると
ともに、電気接続部材２１２を固定する。或いは、図１
５に示す工程は、図１３と図１４に示す工程の間に行っ
てもよい。即ち、第１底面回路２０８と第２上面回路２
１８との電気接続を行うために第１層２００と第２層２
１６とを結合する前に、選択的な第２ラミネート層２２
６を第１層２００の第１上面２００上に積層してもよ
い。
【００５３】図１２乃至図１５に示す本発明実施例によ
る製造方法を用いることにより、種々の利益が得られ
る。即ち、層間接続を有する多層マイクロストリップ・
アセンブリを製造するための上記方法によれば、これま
でに使用されていた方法よりも、迅速、容易、且つ低コ
ストでマイクロストリップ・アセンブリを製造すること
ができる。例えば、マイクロストリップ・アセンブリ全
体を製造する際に、各層を夫々作成しなくても済むよう
に、各種の層を別々に大量生産で作成して保存しておい
て、必要に応じて使用するようにすることができる。具
体的には、電気接続部材２１２を、第１上面回路２０６
と第１底面回路２０８に予め接続しておき、その後、選
択的第２ラミネート層２２６を第１上面２０２上に積層
することにより、第１層２００の作成が完了する。各層
の作成に続いて、マイクロストリップ・システム全体の
組立てが望まれるときは、第１層２００を第２層２１６
に結合又は積層するだけで、第１底面回路２０８と第２
上面回路２１８との電気接続が形成される。このように
して、第１層と第２層とを整列させるという、多くの時
間及び作業量を必要とする工程を回避できる。加えて、
本発明の製造方法によれば、第１上面回路と第１底面回
路が、第１層と第２層との積層に先だって、電気的に接
続されように、各層を別々に予め形成しておくことがで
きる。従って、組立作業を流れ作業で低コストで行うこ
とができる。
【００５４】以上、本発明を詳細に説明したが、本発明
は、上記実施例に限定されるものではなく、発明の精神
及び範囲の範囲内で、種々の変更及び変形が可能であ
る。
【図面の簡単な説明】
【図１】層間接続を有する多層マイクロストリップ・ア
センブリを製造するための従来の方法における５つの工
程中の１つを示すための、アセンブリの側面図である。
【図２】層間接続を有する多層マイクロストリップ・ア
センブリを製造するための従来の方法における５つの工
程中の１つを示すための、アセンブリの側面図である。
【図３】層間接続を有する多層マイクロストリップ・ア
センブリを製造するための従来の方法における５つの工
程中の１つを示すための、アセンブリの側面図である。
【図４】層間接続を有する多層マイクロストリップ・ア
センブリを製造するための従来の方法における５つの工
程中の１つを示すための、アセンブリの側面図である。
【図５】層間接続を有する多層マイクロストリップ・ア
センブリを製造するための従来の方法における５つの工
程中の１つを示すための、アセンブリの側面図である。
【図６】本発明の１実施例によるマイクロストリップ・
アセンブリの２つの層間の相互接続を示す側面図であ
る。
【図７】図６に示すアセンブリの上面図である。
【図８】図７のＡＡ部分の拡大図である。
【図９】図６に示すマイクロストリップ・アセンブリの
分解斜視図である。
【図１０】本発明の他の実施例による重合接続の上面図
である。
【図１１】本発明の他の実施例による重合接続の上面図
である。
【図１２】本発明による層間接続を有するマイクロスト
リップ・アセンブリを製造する方法における４つの工程
中の１つを示すための、アセンブリの側面図である。
【図１３】本発明による層間接続を有するマイクロスト
リップ・アセンブリを製造する方法における４つの工程
中の１つを示すための、アセンブリの側面図である。
【図１４】本発明による層間接続を有するマイクロスト
リップ・アセンブリを製造する方法における４つの工程
中の１つを示すための、アセンブリの側面図である。
【図１５】本発明による層間接続を有するマイクロスト
リップ・アセンブリを製造する方法における４つの工程
中の１つを示すための、アセンブリの側面図である。
【符号の説明】
１０、２００ 第１層 １２、２１６ 第２層 １４、２０２ 第１上面 １６、２０４ 第１底面 １８ 第１端面 ２０、２２０ 第２上面 ２２ 第２底面 ２４ 第２端面 ２６、２０６ 第１上面回路 ２８、２０８、３２８ 第１底面回路 ３０、２１０ 孔 ３２、２１２ 電気接続部材 ３４、２１４ 接合点 ３６、２２６ 第２ラミネート層 ３７ 接地面 ３８、２１８、３３８ 第２上面回路 ３９ ハウジング ４０、３４０ 重なり領域 ４１ 給電ピン ４２、２２４ 第１ラミネート層 ４３ 入力コネクタ ３４２ 列状アーム ３４４ 迂回アーム ３４６ ポート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラッセル ダブリュー． ジョンソン アメリカ合衆国 コロラド州 80302 ボ ールダー、 オルデ ステージ ロード 6137 (72)発明者 パトリック ウェストフェルツ ジュニア アメリカ合衆国 コロラド州 80304 ボ ールダー、 フォース ストリート 3044

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 ２つの層の類似面間で電気信号を交換す
    るための多層マイクロストリップ・アセンブリにおい
    て、 第１の上面と、この第１の上面から離れた第１の底面
    と、を有する第１の層と、 前記第１の上面に配設された第１の上面回路と、前記第
    １の底面に配設された第１の底面回路と、前記第１の上
    面回路と前記第１の底面回路とを接続する第１の相互接
    続回路と、を含む第１の回路と、 第２の上面と、この第２の上面から離れた第２の底面と
    を有し、前記第２の上面が前記第１の底面と対面するよ
    うに配置された第２の層と、 前記第２の上面に配設された第２の上面回路を含む第２
    の回路と、 少なくとも、前記第１の上面回路及び前記第２の上面回
    路の下方に位置する接地面と、から成り、 前記第１の上面回路と前記第１の底面回路は、前記第１
    の上面回路が前記第１の底面回路から横方向にずれ、両
    者間に前記接地面に対する重なりを実質的になくす位置
    に配置されており、 前記第１の底面回路と前記第２の上面回路は、前記第１
    の底面回路が前記接地面に対して前記第２の上面回路と
    重なって重なり領域を形成し、前記第１の底面回路と前
    記第２の上面回路とを電気的に接続することにより、前
    記第１の上面回路と前記第２の上面回路とを電気的に接
    続する位置に配置され、 前記第１の上面回路と前記第２の上面回路は、両者間に
    前記接地面に対する重なりを実質的になくす位置に配置
    され、 前記第１の上面回路と前記接地面との間、及び、前記第
    ２の上面回路と前記接地面との間には、実質的に誘電体
    のみが介在する、 ことを特徴とする多層マイクロストリップ・アセンブ
    リ。
  2. 【請求項２】 前記第１の底面回路と前記第２の上面回
    路との間に、誘電体が設けられ、前記第１の底面回路と
    前記第２の上面回路とを、容量的、電気的に接続するこ
    とを特徴とする、請求項１に記載した多層マイクロスト
    リップ・アセンブリ。
  3. 【請求項３】 前記第１の底面回路と前記第２の上面回
    路との間に接着性誘電体が設けられ、前記第１の底面回
    路と前記第２の上面回路とを、容量的、電気的に接続す
    ると共に、前記第１層を前記第２層に機械的に連結して
    いることを特徴とする、請求項１に記載した多層マイク
    ロストリップ・アセンブリ。
  4. 【請求項４】 前記第１層から前記第２層に至るの空間
    の実質的全域に亘って設けられた接着性誘電体を含むこ
    とを特徴とする、請求項１に記載した多層マイクロスト
    リップ・アセンブリ。
  5. 【請求項５】 前記重なり領域が、マイクロストリップ
    ・アセンブリの動作周波数の波長の１／４と実質的に等
    しい距離の広がりをもつことを特徴とする、請求項１に
    記載した多層マイクロストリップ・アセンブリ。
  6. 【請求項６】 前記重なり領域において、前記第１の底
    面回路と第２の上面回路の一方が他方より狭いことを特
    徴とする請求項１に記載した多層マイクロストリップ・
    アセンブリ。
  7. 【請求項７】 前記第１の底面回路及び前記第２の上面
    回路が、各々、実質的に第１の幅を有し、前記第１の底
    面回路及び前記第２の上面回路の一方が、前記第１の幅
    よりも広く、且つ、マイクロストリップ・アセンブリの
    動作周波数の波長の１／２と実質的に等しいスタブを有
    する端部をもち、前記スタブと、前記第１の底面回路及
    び前記第２の上面回路の他方との相対位置が、両者間の
    前記重なり領域の広がりを、前記波長の１／４と実質的
    に等しい距離とするようなものであることを特徴とす
    る、請求項１に記載した多層マイクロストリップ・アセ
    ンブリ。
  8. 【請求項８】 前記第１の底面回路と第２の上面回路
    が、分岐線直角回路を形成する、ことを特徴とする請求
    項１に記載した多層マイクロストリップ・アセンブリ。
  9. 【請求項９】 前記第１の層の前記第１の上面に接する
    ラミネート層を更に含むことを特徴とする請求項１に記
    載した多層マイクロストリップ・アセンブリ。
  10. 【請求項１０】 ２つの層の類似面間で電気信号を交換
    するための多層マイクロストリップ・アセンブリを製造
    する方法において、 第１の上面及びこの第１の上面から離れた第１の底面を
    有する第１の基板と、前記第１の上面に配設された第１
    の上面回路を含む第１の回路と、前記第１の底面に配設
    された第１の底面回路と、前記第１の上面回路と前記第
    １の底面回路との間に亘って設けられた第１の相互接続
    回路とを含む第１の層を設ける第１の工程と、 第２の上面及びこの第２の上面から離れた第２の底面を
    有する第２の基板と、前記第２の上面に配設された第２
    の上面回路を含む第２の回路とを含む第２の層を設ける
    第２の工程と、 前記第２の上面が前記第１の底面と前記第２の底面との
    間に位置し、且つ、前記第１の底面回路が前記第２の上
    面回路と重なって重なり領域を形成し、前記第１の底面
    回路と前記第２の上面回路とを容量的、電気的に接続す
    ることにより、前記第１の上面回路と前記第２の上面回
    路とを電気的に接続するように、前記第１の層を前記第
    ２の層に接合する工程と、 から成ることを特徴とする方法。
  11. 【請求項１１】 前記第１及び第２の工程が、前記接合
    工程中、位置合わせ公差を許容するように、前記第１の
    底面回路及び前記第２の上面回路の一方を他方より幅広
    くすることを含む、請求項１０に記載した方法。
  12. 【請求項１２】 前記第１及び第２の工程が、前記第１
    の底面回路と前記第２の上面回路の各々に実質的に第１
    の幅をもたせ、前記第１の底面回路と前記第２の上面回
    路の一方に、前記第１の幅より大きい第２の幅とマイク
    ロストリップ・アセンブリの動作周波数の波長の１／２
    と実質的に等しい長さとを有するスタブを持つ端部を形
    成することを含み、前記接合工程中、前記スタブと、前
    記第１の底面回路及び前記第２の上面回路の他方は、前
    記重なり領域を波長の１／４と実質的に等しい距離の広
    がりとするように、配置されることを特徴とする、請求
    項１０に記載した方法。
  13. 【請求項１３】 前記第１及び第２の工程が、前記第１
    の底面回路に、分岐線直角回路を形成するのに必要な第
    １の素子をもたせること、及び、前記第２の上面回路
    に、分岐線直角回路を形成するのに必要な第２の素子を
    もたせることを含み、前記接合の工程における位置合わ
    せ公差を許容するように、前記第１の素子及び前記第２
    の素子の一方が他方より大なる幅を有することを特徴と
    する、請求項１０に記載した方法。
  14. 【請求項１４】 少なくとも、前記第１の上面回路と前
    記第２の上面回路の下方に、接地面を位置させる工程を
    更に含み、 前記接合工程が、前記第１の上面回路と前記第１の底面
    回路との間に前記接地面に対する重なりを実質的になく
    すように、前記第１の上面回路と前記第１の底面回路と
    を横方向にずらして配置することを含み、前記第１の上
    面回路と前記接地面との間、及び、前記第２の上面回路
    と前記接地面との間には、実質的に誘電体のみが介在す
    ることを特徴とする請求項１０に記載した方法。
JP5268649A 1992-10-28 1993-10-27 層間接続を有する多層マイクロストリップ・アセンブリ Pending JPH06260813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/967,828 US5309122A (en) 1992-10-28 1992-10-28 Multiple-layer microstrip assembly with inter-layer connections
US07/967,828 1992-10-28

Publications (1)

Publication Number Publication Date
JPH06260813A true JPH06260813A (ja) 1994-09-16

Family

ID=25513392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5268649A Pending JPH06260813A (ja) 1992-10-28 1993-10-27 層間接続を有する多層マイクロストリップ・アセンブリ

Country Status (6)

Country Link
US (1) US5309122A (ja)
JP (1) JPH06260813A (ja)
CA (1) CA2109133A1 (ja)
DE (1) DE4336874A1 (ja)
FR (1) FR2697374B1 (ja)
GB (1) GB2272112B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425760B1 (en) 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
US7869221B2 (en) 1993-06-24 2011-01-11 Oracle America, Inc. Apparatus for non-conductively interconnecting integrated circuits

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314622A (ja) * 1993-04-30 1994-11-08 Murata Mfg Co Ltd チップ型回路部品及びその製造方法
GB9506878D0 (en) * 1995-04-03 1995-05-24 Northern Telecom Ltd A coxial transaction arrangement
FR2747239B1 (fr) * 1996-04-04 1998-05-15 Alcatel Espace Module hyperfrequence compact
US5751201A (en) * 1996-06-19 1998-05-12 Motorola, Inc. Resonator with metal layers devoid of DC connection and semiconductor device in substrate
US6018283A (en) * 1996-12-18 2000-01-25 Texas Instruments Incorporated Ultrawide bandwidth Z-axis interconnect
US6525620B1 (en) * 1999-05-21 2003-02-25 Intel Corporation Capacitive signal coupling device
SE514407C2 (sv) 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Elektrisk transmissionsanordning
SE514408C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Elektrisk transmissionsanordning
EP1069639B1 (en) * 1999-06-29 2006-04-26 Mitsubishi Denki Kabushiki Kaisha Radio-frequency circuit module
US6624722B2 (en) * 2001-09-12 2003-09-23 Radio Frequency Systems, Inc. Coplanar directional coupler for hybrid geometry
US20080009211A1 (en) * 2006-07-07 2008-01-10 Matthew Raymond Himes Assemblies useful for the preparation of electronic components and methods for making same
CN112558016A (zh) * 2020-12-10 2021-03-26 中国电子科技集团公司第三十八研究所 一种采用多层微带连接的雷达收发系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56128001A (en) * 1980-03-13 1981-10-07 Mitsubishi Electric Corp Multilayer unification method of triplate strip line
JPS58123202A (ja) * 1982-01-19 1983-07-22 Mitsubishi Electric Corp トリプレ−ト線路形マイクロ波回路
JPH0244408B2 (ja) * 1984-09-03 1990-10-03 Nippon Denki Kk Ekookyanseragatasohokozofukuki
JPH03237802A (ja) * 1990-02-14 1991-10-23 Murata Mfg Co Ltd 遅延線
JPH04207701A (ja) * 1990-11-30 1992-07-29 Nippon Avionics Co Ltd プログラマブルディレイライン

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2754484A (en) * 1954-11-22 1956-07-10 Itt Shield for microstrip circuits
US3345589A (en) * 1962-12-14 1967-10-03 Bell Telephone Labor Inc Transmission line type microwave filter
US3303439A (en) * 1965-06-14 1967-02-07 Western Electric Co Strip transmission line interboard connection
US3883828A (en) * 1974-06-03 1975-05-13 Merrimac Ind Inc High-power coupler synthesis
GB1501500A (en) * 1975-06-20 1978-02-15 Int Computers Ltd Multilayer printed circuit boards
US4375053A (en) * 1980-12-29 1983-02-22 Sperry Corporation Interlevel stripline coupler
US4459568A (en) * 1982-02-02 1984-07-10 Rockwell International Corporation Air-stripline overlay hybrid coupler
US4761654A (en) * 1985-06-25 1988-08-02 Communications Satellite Corporation Electromagnetically coupled microstrip antennas having feeding patches capacitively coupled to feedlines
US4810981A (en) * 1987-06-04 1989-03-07 General Microwave Corporation Assembly of microwave components
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon
US4906953A (en) * 1988-09-08 1990-03-06 Varian Associates, Inc. Broadband microstrip to coplanar waveguide transition by anisotropic etching of gallium arsenide
US4891612A (en) * 1988-11-04 1990-01-02 Cascade Microtech, Inc. Overlap interfaces between coplanar transmission lines which are tolerant to transverse and longitudinal misalignment
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US4980659A (en) * 1989-08-24 1990-12-25 Raytheon Company Microwave dual level transition
JP3058898B2 (ja) * 1990-09-03 2000-07-04 三菱電機株式会社 半導体装置及びその評価方法
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56128001A (en) * 1980-03-13 1981-10-07 Mitsubishi Electric Corp Multilayer unification method of triplate strip line
JPS58123202A (ja) * 1982-01-19 1983-07-22 Mitsubishi Electric Corp トリプレ−ト線路形マイクロ波回路
JPH0244408B2 (ja) * 1984-09-03 1990-10-03 Nippon Denki Kk Ekookyanseragatasohokozofukuki
JPH03237802A (ja) * 1990-02-14 1991-10-23 Murata Mfg Co Ltd 遅延線
JPH04207701A (ja) * 1990-11-30 1992-07-29 Nippon Avionics Co Ltd プログラマブルディレイライン

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869221B2 (en) 1993-06-24 2011-01-11 Oracle America, Inc. Apparatus for non-conductively interconnecting integrated circuits
US7425760B1 (en) 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables

Also Published As

Publication number Publication date
FR2697374B1 (fr) 1996-08-09
GB2272112B (en) 1996-07-24
GB2272112A (en) 1994-05-04
CA2109133A1 (en) 1994-04-29
US5309122A (en) 1994-05-03
DE4336874A1 (de) 1994-05-05
GB9322170D0 (en) 1993-12-15
FR2697374A1 (fr) 1994-04-29

Similar Documents

Publication Publication Date Title
JPH06260813A (ja) 層間接続を有する多層マイクロストリップ・アセンブリ
US7009467B2 (en) Directional coupler
US5268701A (en) Radio frequency antenna
JP6129857B2 (ja) 偏波共用アンテナ
US4882553A (en) Microwave balun
US6288677B1 (en) Microstrip patch antenna and method
EP0188087A1 (en) Microstrip patch antenna system
US20130285857A1 (en) Antenna arrangement
TW200402906A (en) Single-pole multi-throw switch having low parasitic reactance, and an antenna incorporating the same
US8941540B2 (en) Antenna array
WO2013149347A1 (en) Capacitively coupled patch antenna
US7262744B2 (en) Wide-band modular MEMS phased array
JPH10507613A (ja) カドラーフアイラー螺旋アンテナと給電ネットワーク
JP3255118B2 (ja) 伝送線路および伝送線路共振器
JPH09191205A (ja) 信号分離マイクロ波スプリッタ／コンバイナ
JP4098629B2 (ja) 多層スロット結合アンテナ装置
US20040056819A1 (en) Feed network
US20120274531A1 (en) Antenna array
EP1683229B1 (en) Suspended substrate low loss coupler
JP2004221964A (ja) アンテナモジュール
TWI765755B (zh) 天線模組與無線收發裝置
EP1042843B1 (en) Rf three-way combiner/splitter
JPH08116211A (ja) 平面アンテナ装置
JPS5870601A (ja) トリプレ−ト線路形マイクロ波回路
JPH06188603A (ja) マイクロ波回路