JPH06250666A - 電子楽器 - Google Patents

Abstract

(57)【要約】 【目的】 サイン合成方式の楽音波形発生手段を有する
電子楽器において、各楽音の各高調波の位相を独立して
制御すること。 【構成】 サイン合成方式の楽音波形発生手段を持つ電
子楽器において、楽音波形発生手段は、各楽発生チャネ
ル毎に各高調波の位相偏移情報を記憶する記憶手段と、
各高調波の位相情報を発生する位相情報発生手段と、位
相情報に記憶手段から読み出した位相偏移情報を加算す
る加算手段と、例えばサイン波形メモリのような、位相
情報を振幅情報に変換する手段と、各高調波の振幅情報
を累算し、楽音波形を出力する手段とを備えたこと。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子楽器に関し、特にサ
イン合成方式による楽音波形発生手段を持つ電子楽器に
おいて、各高調波毎の位相が制御可能な電子楽器に関す
るものである。

【０００２】

【従来の技術】従来、電子楽器においては、波形読み出
し方式の楽音発生手段を持つものがある。この方式は、
複数の音色に対応する楽音波形を記憶した波形メモリを
有し、音高に対応したアドレス間隔で該波形メモリから
波形データを読み出すものである。この波形読み出し方
式においては、楽音の音色は基本的には波形メモリに記
憶されている波形の種類によって決定される。従って、
音色を細かく変化させるためには非常に大量の波形メモ
リが必要となる。

【０００３】一方、第２の方式としてサイン合成方式が
ある。これは、あらゆる周期信号は基本周期の整数倍の
高調波の組み合わせで表現できるというフーリエ合成の
理論に基づき、音色によって異なるエンベロープを持つ
複数の高調波を加算し、任意の楽音波形を得るものであ
る。

【０００４】この方式においては、多量のメモリは必要
とはしないが、１つの楽音の波形の１サンプル点の値を
求めるために、複数の高調波の振幅値を求めて、それら
を加算する必要があり、実時間で演算を行うためには高
速の演算が必要となる。

【０００５】

【発明が解決しようとする課題】上記したような第１の
方式と第２の方式の楽音発生手段の出力を合成する場合
に、たまたま異なる楽音の高調波どうしの周波数が等し
く、位相が１８０度異なっていると高調波どうしが打ち
消し合い、各高調波の振幅が同じであれば該高調波が全
く出力されないという問題点があった。

【０００６】また、波形読み出し方式の楽音信号の高調
波の位相を制御することは非常に困難であり、また制御
をすると、リアルさを要求されるＰＣＭ波形からリアル
さが欠けてしまうというという問題点があった。

【０００７】本発明の目的は、前記のような従来技術の
問題点を改良し、サイン合成方式の楽音波形発生手段を
有する電子楽器において、各高調波の位相を自由に制御
することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、サイン合成方
式の楽音波形発生手段を持つ電子楽器において、楽音波
形発生手段は、各楽発生チャネル毎に各高調波の位相偏
移情報を記憶する記憶手段と、各高調波の位相情報を発
生する位相情報発生手段と、位相情報に記憶手段から読
み出した位相偏移情報を加算する加算手段と、例えばサ
イン波形メモリのような、位相情報を振幅情報に変換す
る手段と、各高調波の振幅情報を累算し、楽音波形を出
力する手段とを備えたことを特徴とする。

【０００９】

【作用】このような手段により、各楽音波形の各高調波
の位相を独立して制御可能となり、他の高調波との間の
不自然な干渉を無くすことができる。

【００１０】

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図１は一実施例である電子楽器のハード
ウェア構成を表すブロック図である。ＣＰＵ１はキーア
サイン、発音制御など電子楽器全体の制御を行う。ＲＯ
Ｍ２には、制御に必要なプログラム、及び音色毎の高調
波係数、位相偏移データ、エンベロープデータ等のデー
タが格納されている。

【００１１】ＲＡＭ３には、音色、テンポ、ボリューム
等のパネル設定情報、楽器内の各種制御データあるいは
自動演奏データ等が記憶される。またその少なくとも一
部はバッテリーバックアップされ、電源を切ってもパネ
ルからセットされた音色情報等を保持することができる
ように構成されている。キーボード部４は、キーボー
ド、およびＣＰＵ１の制御によりキーボードの複数のキ
ースイッチをスキャンする回路から成る。

【００１２】パネル部５は、操作スイッチ、ボリューム
およびＬＣＤあるいはＬＥＤ等の表示器を備えたパネル
と、ＣＰＵ１の制御によりパネルのスイッチをスキャン
するパネルスキャン回路、表示器のドライブ回路から成
る。

【００１３】楽音発生部６は詳細は後述するが、サイン
合成方式によって所望の音色の波形情報を作成し、この
波形情報をＲＡＭに記憶して、波形読み出し方式によっ
て鍵盤に対応した音高のデジタル楽音信号を発生するも
のである。また音像効果回路、残響効果回路等も含まれ
る。Ｄ／Ａ変換器７は全てのチャネルのデジタル楽音信
号を加算、合成し、該信号をＤ／Ａ変換する。アナログ
信号処理部８はアナログ楽音信号に対して雑音除去のた
めのフィルタ処理を施す回路である。

【００１４】アンプ９は、１個または複数個のスピーカ
１０を駆動するために楽音信号を増幅する。バス１１は
楽器内の各回路を接続している。なお楽音発生部から左
右２系統のステレオ信号を出力するように構成し、Ｄ／
Ａ変換器７からスピーカ１０までをそれぞれ２系統設け
てもよい。またこの他に、ＭＩＤＩインターフェース回
路等を設けてもよい。

【００１５】図２は、図１の楽音発生回路６の内部構成
を示すブロック図である。実行制御回路２０は、楽音発
生部６の動作を規定するシステムカウンタを内蔵してお
り、クロック、アドレス信号あるいは補間用信号等の各
種制御信号を発生する。またＣＰＵ１と以下に述べる各
音源回路とのインターフェース回路も含み、この回路の
中にはデータのやり取りのためのバッファメモリを有す
る。

【００１６】高調波情報発生部２１は、詳細は後述する
が、サイン合成方式の各高調波毎のエンベロープ情報、
位相偏移情報を発生し、つぎの波形計算部２２に転送す
るために内蔵するバッファメモリ（後述する高調波メモ
リ３６）に書き込む。

【００１７】波形計算部２２は、やはり詳細は後述する
が、前記バッファメモリから各高調波のエンベロープ情
報、位相偏移情報を読み出し、各高調波毎の振幅情報を
求め、さらに該振幅情報を各楽音毎に累算して、各楽音
毎の波形情報を出力する。この波形の演算は実時間では
なく、例えば約８ミリ秒といった周期で波形メモリ２３
の複数の波形データが更新される。

【００１８】波形メモリ２３は、図１５（ｄ）に示すよ
うに、３つの領域Ａ、Ｂ、Ｃから成る合成波形記憶用の
波形メモリであり、各領域は複数（例えば１６チャネ
ル）の楽音発生チャネル用の領域に分かれている。各チ
ャネルの領域には、波形計算部２２から１周期分の楽音
波形データ（例えば５１２サンプル点）が書き込まれ
る。

【００１９】Ａ領域の各チャネル領域に波形計算部２２
から波形データが書き込まれているときに、Ｂ、Ｃ領域
からは前々回、前回に書き込まれた波形データが読み出
される。２つの領域から波形を読み出すのは、波形切り
替え時に振幅値が急激に変化するのを防ぐために、後段
の波形補間回路２６によって補間演算を行うためであ
る。

【００２０】Ａ領域の波形書き込みが完了すると、書き
込みと読み出しの領域が切り替えられ、今度は波形デー
タがＢ領域に書き込まれ、Ｃ、Ａ領域から読み出され
る。書き込み等の制御信号は実行制御回路２０から供給
される。

【００２１】波形読み出し回路２４は、通常の波形読み
出し方式の回路と同様の構成のものであり、押下された
キーに対応した、所望とする楽音周波数に応じたアドレ
ス間隔で波形メモリから波形データを読み出すためのア
ドレス信号を発生する。セレクタ２５は、実行制御回路
２０からの書き込みアドレスと波形読み出し回路２４か
らの読み出しアドレスとを、実行制御回路２０からの制
御信号により切り替え、波形メモリ２３にアドレス信号
を供給する。

【００２２】波形補間回路２６は、前記したように、波
形データの切り替え時に波形値が急激に変化しないよう
に、波形メモリ２３の現在書き込まれている領域以外の
２つの領域から同時に波形データを読み出し、補間演算
を行って波形データを出力する。

【００２３】補間の仕方としては、例えば以下のような
方式が採用できる。まず波形の更新周期を１６のタイム
スロットに分割する。今、領域Ｂの書き込みが終了し、
領域Ｃへの書き込みが開始されたものとすると、この時
点（最初のタイムスロット）での出力波形データＤは、
Ｄ＝（１６／１６）Ａｎ＋（０／１６）Ｂｎ となる。
ここで、Ａｎ、ＢｎはそれぞれＡ、Ｂ領域から読み出さ
れた波形データである。

【００２４】そして、次のタイムスロットでは、Ｄ＝
（１５／１６）Ａｎ＋（１／１６）Ｂｎ というよう
に、徐々にＡ領域のデータの重みが減少し、Ｂ領域の波
形データの重みが増加していく。そして、最後のタイム
スロットでは、Ｄ＝（１／１６）Ａｎ＋（１５／１６）
Ｂｎ となる。

【００２５】領域Ｃへの書き込みが終了し、領域の切り
替えが行われると、読み出し領域がＢ、Ｃとなり、最初
のタイムスロットの出力は、Ｄ＝（０／１６）Ｃｎ＋
（１６／１６）Ｂｎとなる。すると今度は、徐々にＢ領
域のデータの重みが減少し、Ｃ領域の波形データの重み
が増加していく。波形補間回路２６は以上のような補間
演算を行い、徐々に変化する波形データを出力する。

【００２６】エンベロープ発生器２７は、詳細は後述す
るが、音色、押鍵の強さ等に従ってＣＰＵ１がセットし
たデータに基づき、楽音波形のエンベロープ情報を発生
する。乗算器２８は波形補間回路２６から出力された波
形情報とエンベロープ発生器２７から出力されるエンベ
ロープ情報とを乗算し、デジタル楽音信号を出力する。

【００２７】楽音発生部６は波形メモリ２３、波形読み
出し回路２４、エンベロープ発生器２７、乗算器２８に
よって、通常の波形読み出し方式の楽音信号発生回路と
同様の機能を有しており、従って波形メモリの一部を、
波形データを記憶したＲＯＭ等により構成することによ
り、チャネル毎にサイン合成方式の楽音信号発生と、Ｐ
ＣＭ波形読み出し方式の楽音信号発生とを選択すること
も可能である。

【００２８】なお、図２の各回路は時分割多重動作によ
って、複数チャネルの独立した楽音信号を発生するよう
に構成されており、以下の実施例においては、チャネル
数を１６として説明する。また図示していないが、乗算
器２８とＤ／Ａ変換器７の間に、楽音信号を左右に分配
し、それぞれのレベルを制御する音像効果回路、あるい
は残響効果回路等を挿入してもよい。

【００２９】＜高調波情報発生部＞。

【００３０】図３は、図２の高調波情報発生部２１の内
部構成を示すブロック図である。位相偏移情報発生器３
０、および高調波係数発生器３１は同じ回路構成になっ
ており、それぞれ実行制御回路２０から出力される高調
波次数信号ｑ（例えば第１次、つまり基本波から第１６
次高調波まで）に従って、各高調波次数毎の位相偏移情
報Ｐ（後述するサイン波形メモリにおけるアドレスのオ
フセット量）、および音色に対応した高調波係数情報ｈ
を出力する。

【００３１】なお詳細は後述するが、ＲＯＭ２内には、
ある音色のある音域毎あるいはタッチ強度毎に基準とな
る位相偏移および高調波係数データを記憶しておき、各
発生器内での補間演算によって特定の音高あるいはタッ
チ強度に対応したデータを出力する構成になっている。

【００３２】フォルマント係数発生器３２は、詳細は後
述するが、例えば音色および音高に対応して、高調波係
数ｈを補正するためのフォルマント係数ＦＳを発生す
る。乗算器３３は高調波係数ｈとフォルマント係数ＦＳ
とを乗算する。

【００３３】高調波エンベロープ発生器３４は、やはり
詳細は後述するが、各高調波毎のエンベロープを制御す
るための高調波エンベロープ信号Ｅを発生する。乗算器
３５は、フォルマント係数ＦＳによって補正された高調
波係数ｈと、高調波エンベロープ信号Ｅとを乗算する。
この回路により、各高調波毎の係数に独立して時間的変
化をつけることができ、発音中に楽音の音色を徐々に変
化させることが可能となる。

【００３４】高調波係数発生器３１から乗算器３５まで
の回路により、フォルマント特性によって補正され、各
高調波毎に時間変化を付けた、例えば各チャネル毎の基
本波から第１６次高調波までの高調波係数データＨが得
られる。

【００３５】高調波メモリ３６は、図１５（ｃ）に示す
ように、２つの領域Ａ、Ｂから成り、各領域は例えば１
チャネル分の１次から１６次までの各高調波の領域に分
かれている。各高調波の領域には、各高調波毎の位相偏
移情報Ｐと高調波係数Ｈとが書き込まれる。

【００３６】Ａ領域の各高調波領域に位相偏移および高
調波係数データが書き込まれているときに、Ｂ領域から
は前回書き込まれた１チャネル分のデータが波形計算部
２２に読み出されており、一方の領域の書き込みが完了
すると、書き込みと読み出しの領域が切り替えられる。
セレクタ３７は実行制御回路２０からの書き込みアドレ
スＷＡおよび読み出しアドレスＲＡを、やはり実行制御
回路２０からの制御信号によって切り替え、高調波メモ
リ３６にアドレス信号を供給する。

【００３７】＜波形計算部＞。

【００３８】図４は、図２の波形計算部２２の内部構成
を示すブロック図である。アキュムレータ４０は実行制
御回路２０からの制御信号に基づいて、各高調波の位相
情報を順次発生する。この位相情報は、サイン波形メモ
リ４２から各次数の高調波の各サンプル点（位相点）の
振幅値を読み出すためのアドレス信号となる。

【００３９】図５（ａ）はアキュムレータ４０の内部構
成を示すブロック図である。加算器４０１は実行制御回
路２０から入力されるワード番号ＷＮ（基本波の位相情
報に相当する）と、アンドゲート４０３の出力とを加算
する。ラッチ４０２は、各高調波の計算周期毎に、ラッ
チパルスにより加算器４０１の出力をラッチする。アン
ドゲート４０３は、各ワード番号の計算期間の内の第１
高調波、つまり基本波の計算期間のみ０となり、他の期
間は１である制御信号と、ラッチ４０２の出力との論理
積を出力する。

【００４０】図５（ｂ）はワード番号ＷＮと高調波次数
ｑに対するラッチ４０２の出力信号を表す図である。例
えばワード番号２の計算期間においては、まず高調波次
数ｑが１の期間にはアンドゲート４０３からは０が出力
されているので、ラッチ４０２にはワード番号がそのま
まラッチされる。

【００４１】つぎの高調波次数ｑが２の期間において
は、アンドゲート４０３の制御信号は１であり、アンド
ゲート４０３からはラッチ４０２の内容が出力されてい
る。従って加算器４０１の出力にはワード番号の２倍の
値が出力され、該値がラッチされる。このように、順次
ワード番号の２倍、３倍、４倍の値が出力される。これ
らの値は各高調波の位相情報に相当する。

【００４２】なお、後述するサイン波形メモリ４２が、
例えば１周期分として５１２サンプル点（アドレス９ビ
ット）のデータを記憶している場合には、加算器４０
１、およびラッチ４０２も９ビット分あればよく、オー
バーフローしたビットは無視される。また、ワード番号
ＷＮは、後述するように半周期分の２５５まであればよ
い。

【００４３】図４に戻って、加算器４１は、各高調波毎
に位相情報であるアキュムレータ４０の出力アドレス信
号と、高調波メモリ３６から読み出された位相偏移情報
Ｐとを加算する。そして加算出力アドレス信号によっ
て、サイン波形メモリ４２から各高調波に対応した振幅
情報を読み出す。

【００４４】サイン波形メモリ４２は、サイン波形の例
えば５１２のサンプル点毎の振幅値データを記憶してい
るメモリであり、１周期分のデータを記憶してもよい
が、波形の対称性を利用して、１／２あるいは１／４周
期分のデータを記憶しておき、アドレスおよび読み出し
データの処理により、１周期分のデータを得るようにす
ることもできる。

【００４５】乗算器４３は、サイン波形メモリ４２から
読み出された振幅値データと、高調波メモリ３６から読
み出された高調波係数Ｈとを乗算する。従って、乗算器
４３の出力には、あるサンプル点における、所望の音
色、及びフォルマントに対応した楽音の第１から第１６
次高調波の振幅データが順に得られる。

【００４６】加算器４４からラッチＥ５２までの回路は
高調波振幅値の累算器を形成しており、また１回の累算
によって半周期離れた２つのサンプル点の波形振幅値を
求めることができる構成になっている。そこで、まず１
回の累算によって半周期離れた２つのサンプル点の波形
振幅値を求める方法について説明する。

【００４７】図１６は、位相のずれた奇偶それぞれの高
調波の、２サンプル点の振幅値の求め方を示す概念図で
ある。奇数高調波については、図１６（ａ）に示すよう
に、ある点Ｐ1 の振幅値が得られた場合に、基本周期の
半周期先の点Ｐ2 の振幅値はＰ1 の振幅値の正負の符号
を反転したものになる。従って負の数を２の補数表示に
よって処理する場合には、入力データを２の補数に変換
する補数器を通すことによりＰ2 の振幅値が得られる。

【００４８】偶数高調波については、図１６（ｂ）に示
すように、ある点Ｐ1 の振幅値が得られた場合に、基本
周期の半周期先の点Ｐ2 の振幅値はＰ1 の振幅値と等し
くなる。従って、２サンプル点における、１から１６ま
での高調波の振幅の累算値を求めるためには、つぎのよ
うな演算を行う。

【００４９】まず、奇数高調波のみの累算値と偶数高調
波のみの累算値とを求める。つぎに、両累算値を加算す
ることにより、点Ｐ1 における累算値を求める。さらに
偶数高調波の累算値に奇数高調波累算値を補数変換した
ものを加算することにより、点Ｐ2 の累算値を得る。こ
のような演算処理を行うことにより、位相のずれた高調
波による波形データを半分のサンプル点の演算により求
めることができる。

【００５０】図４に戻って、加算器４４はアンド・オア
回路４５の出力と、乗算器４３の出力とを加算すること
によって順次累算を行っていく。ラッチＡ４６はラッチ
信号ＷＧＬ１に従い、１、３、５…など奇数番目の高調
波振幅データ累算値を順次ラッチしていく。ラッチＢ４
７はラッチ信号ＷＧＬ２に従い、２、４、６…など偶数
番目の高調波振幅データ累算値を順次ラッチしていく。
アンド・オア回路４５は後述する制御信号ＷＧＧ１、Ｗ
ＧＧ２に従ってラッチＡ４６またはラッチＢ４７の出力
信号を選択し、加算器４４に供給する。

【００５１】動作タイミングは後述するが、乗算器４３
からあるチャネルの１６高調波までの振幅値が出力され
た時点では、ラッチＡ４６には１から１５までの奇数番
目の高調波振幅データの累算値が保持されており、また
ラッチＢ４７には２から１６までの偶数番目の高調波振
幅データの累算値が保持されている。

【００５２】ラッチＣ４８、ラッチＤ４９はそれぞれ、
上記奇数および偶数高調波の累算値をそれぞれのラッチ
信号ＷＧＬ３、ＷＧＬ４に従ってラッチする。２の補数
器５０は制御信号ＣＣＳが０の場合には入力信号をその
まま通過させ、ＣＣＳが１の場合には入力信号を２の補
数表現に変換（０と１を反転して１を加算）して出力す
る。加算器５１はラッチＤ４９の出力と２の補数器５０
の出力とを加算する。

【００５３】ラッチＥ５２は、まずＣＣＳが０の期間に
おいて、加算器５１の出力をラッチ信号ＷＧＬ５に従っ
てラッチし、その出力データが波形メモリに書き込まれ
る。次に、ラッチＥ５２は、ＣＣＳが１の期間におい
て、加算器５１の出力をラッチ信号ＷＧＬ５に従ってラ
ッチし、その出力データは波形メモリの半周期離れたサ
ンプル点に対応するアドレスに書き込まれる。このよう
な構成により、例えば２５６回の振幅値演算により、５
１２サンプル点を有する波形メモリへの書き込みが完了
する。

【００５４】＜位相偏移情報発生器＞。

【００５５】位相偏移情報発生器３０、及び後述する高
調波係数発生器３１は同じ回路構成を有しており、これ
らは、音域毎あるいはタッチ強度毎の基準データを基
に、必要とする音高あるいはタッチ強度の位相偏移およ
び高調波係数データを生成する補間回路を形成してい
る。

【００５６】図６は位相偏移情報発生器３０の内部構成
を示すブロック図である。第１位相偏移情報メモリ３０
１、及び第２位相偏移情報メモリ３０２は、共に図１５
（ｂ）に示すようなメモリマップを有している。第１位
相偏移情報メモリ３０１には、ＣＰＵ１から実行制御回
路２０を介して、押下されたキーを含む音域の、あるい
は押下されたキーの強度範囲の基準位相偏移データＰａ
が書き込まれる。

【００５７】この基準データは、例えば該音域の中の最
も低い音高、あるいは該強度範囲の中の最も弱い強度に
対応するデータである。第２位相偏移情報メモリ３０２
には、一つ上の音域あるいは強度の基準位相偏移データ
Ｐｂが書き込まれる。これらのデータは実行制御回路２
０からのチャネル番号Ｃ、高調波次数ｑをアドレスとし
て読み出される。

【００５８】乗算器３０３は第１位相偏移情報メモリ３
０１の出力Ｐａと、補数器３０５の出力とを乗算する。
乗算器３０４は第２位相偏移情報メモリ３０２の出力Ｐ
ｂとバランス信号ＢＬとを乗算する。補数器３０５は、
バランス信号ＢＬを２の補数表現に変換し、（１−Ｂ
Ｌ）を出力する回路である。加算器３０６は両乗算器３
０３、３０４の出力を加算する。従って、出力位相偏移
情報Ｐは、下記のようになる。

【００５９】Ｐ＝（１−ＢＬ）Ｐａ＋ＢＬ・Ｐｂ 。

【００６０】ここでバランス信号ＢＬについて説明す
る。バランス信号ＢＬは、位相偏移情報発生器３０、お
よび高調波係数発生器３１において補間演算を行う場合
の補間係数信号であり、図８は、例えば実行制御回路２
０内にある音高情報によるバランス信号発生回路の一例
を示すブロック図である。

【００６１】入力信号ＢＫＮｏは図６の第１位相偏移情
報メモリ３０１あるいは図７の第１高調波係数メモリ３
１１にセットされる位相偏移あるいは高調波係数情報に
対応するキーナンバーである。入力信号ＴＫＮｏは図６
の第２位相偏移情報メモリ３０２あるいは図７の第２高
調波係数メモリ３１２にセットされる位相偏移あるいは
高調波係数情報に対応するキーナンバーである。ＣＫＮ
ｏは現在押鍵されていて、波形を演算しようとする鍵の
キーナンバーである。

【００６２】加算器７０はＣＫＮｏからＢＫＮｏを減算
する。また加算器７１はＴＫＮｏからＢＫＮｏを減算す
る。割算器７２は乗算器７０の出力を乗算器７１の出力
で割算する。従って割算器７２の出力には下記のような
出力ＰＢＬが得られる。

【００６３】ＰＢＬ＝（ＣＫＮｏ−ＢＫＮｏ）／（ＴＫ
Ｎｏ−ＢＫＮｏ） 。

【００６４】ＢＫＮｏは押下された鍵を含む音域の基準
となるキーナンバーであり、ＴＫＮｏはそれより１つ上
の音域の基準キーナンバーであるから、ＢＫＮｏ＜ＣＫ
Ｎｏ＜ＴＫＮｏとなりＰＢＬの範囲は、０≦ＰＢＬ＜１
となる。

【００６５】アドレスデコーダ７３はＰＢＬを変換メモ
リ７４のアドレスに変換する。変換メモリ７４は複数の
メモリ７４１〜７４ｎからなっており、各メモリには図
８に示すように０から１の範囲において、異なる変化カ
ーブを有するデータが記憶されており、選択された１つ
のメモリからバランス信号ＢＬが出力される。デコーダ
７５は、ＣＰＵ１から音色に基づいて設定されるカーブ
選択信号に基づき、メモリ選択信号を出力する。

【００６６】タッチ強度による補間を行う場合にも、回
路構成は図８のものでよく、入力信号がタッチ強度に替
わるだけである。図８の入力信号のＣＫＴＨは押下され
たキーのタッチ強度データであり、ＢＫＴＨはＣＫＴＨ
値を含む強度範囲の中の最も弱い強度に対応するデータ
であり、ＴＫＴＨは一つ上の強度範囲の中の最も弱い強
度に対応するデータである。

【００６７】＜高調波係数発生器＞。

【００６８】図７は高調波係数発生器３１の内部構成を
示すブロック図である。この回路は前述したように位相
偏移情報発生器３０と同じ回路構成を有しており、音域
毎あるいはタッチ強度毎の基準データを基に、必要とす
る高調波係数データを生成する補間回路を形成してい
る。

【００６９】第１高調波係数メモリ３１１、及び第２高
調波係数メモリ３１２は、共に図１５（ａ）に示すよう
なメモリマップを有している。第１高調波係数メモリ３
１１には、ＣＰＵ１から実行制御回路２０を介して、指
定された音色の、押下されたキーを含む音域あるいはタ
ッチ強度の基準高調波係数データが書き込まれ、第２高
調波係数メモリ３１２には、指定された音色の、一つ上
の音域あるいはタッチ強度の基準高調波係数データが書
き込まれる。

【００７０】３１３、３１４は乗算器、３１５はＢＬを
補数変換し、さらに（１−ＢＬ）を出力する補数器、３
１６は加算器である。この回路の動作は前述した位相偏
移情報発生器と同じであり、バランス信号ＢＬに基づき
補間された高調波係数データｈを出力する。

【００７１】なお、上記位相偏移情報発生器３０、およ
び高調波係数発生器３１の使用法としては、上記したよ
うな補間の他に、効果付加回路として以下のような使用
法もある。

【００７２】例えば、位相偏移情報発生器３０および高
調波係数発生器３１の第１のメモリ３０１、３１１と第
２のメモリ３０２、３１２とにそれぞれ異なる音色のデ
ータをセットしておく。そして、ＢＬ信号として、例え
ば振幅が０．５を中心に最大０から１の間で変化する５
０Ｈｚ以下の正弦波データ（ＬＦＯ信号）を用いれば、
いわゆるＬＦＯ効果をかけることができる。

【００７３】あるいは、パネル部にホィール（ボリュー
ム）を設け、これを手動で操作すると、０から１の範囲
のデジタル信号を発生するような回路を介して、ＢＬ信
号を供給するようにすれば、手動で連続的に音色を変化
させることができる。

【００７４】従って、位相偏移情報発生器３０および高
調波係数発生器３１のＢＬ信号入力部に、図８に示すよ
うなＢＬ信号発生回路からの信号、ＬＦＯ信号発生回路
からの信号、ホィールからの信号等を切り替える回路を
設けるようにしてもよい。

【００７５】＜フォルマント係数発生器＞。

【００７６】図９は、図３のフォルマント係数発生器３
２の内部構成を示すブロック図である。キーナンバー変
換メモリ８０は高調波次数ｑをキーナンバーＨＫＮｏに
変換するためのものであり、ＨＫＮｏとｑの関係は次式
のようになっている。

【００７７】ＨＫＮｏ＝１２・Ｌｏｇ2 （ｑ） 。

【００７８】加算器８１はキーナンバー変換メモリ８０
の出力と、押下された鍵のキーナンバーＫＮｏとを加算
する。フォルマントエンベロープ発生器８２は、キーの
オン／オフ信号およびキーナンバーによって、経時変化
するエンベロープ信号を発生する。乗算器８３はフォル
マントエンベロープ発生器８２の出力と、ＣＰＵ１から
設定されるデプス情報とを乗算する。このデプス（深
さ）情報は、フォルマントエンベロープ信号をフォルマ
ント係数メモリ８６の読み出しアドレスにどれだけ作用
させるかを制御する深さ信号である。

【００７９】加算器８４は加算器８１の出力と、乗算器
８３の出力とを加算する。この出力の整数部Ｉｎはアド
レスデコーダ８５に入力され、アドレスデコーダ８５か
らは、フォルマント係数メモリ８６の読み出しアドレス
として、Ｉｎおよび（Ｉｎ＋１）が順次出力される。

【００８０】フォルマント係数メモリ８６は、例えば図
１２に示すように、キーナンバーに対応してフォルマン
ト係数を記憶しており、アドレスデコーダ８５からのア
ドレス信号に従って、フォルマント係数値ＦｎおよびＦ
ｎ+1を順次出力する。なおこのメモリに複数のフォルマ
ント特性データを記憶しておき、音色、効果などによっ
て選択するようにしてもよい。

【００８１】補間器８７はフォルマント係数メモリ８６
から出力されるフォルマント係数値Ｆｎ、Ｆｎ+1、およ
び加算器８４から出力される小数部ｆｒに基づき、次式
のように補間されたフォルマント係数ＦＳを出力する。

【００８２】ＦＳ＝Ｆｎ＋（Ｆｎ+1−Ｆｎ）・ｆｒ 。

【００８３】このフォルマント係数発生器３２は、高調
波係数発生器３１と同期して動作し、高調波係数発生器
３１がある高調波次数の高調波係数ｈを出力するタイミ
ングに合わせて同じ高調波次数のフォルマント係数ＦＳ
を出力する。

【００８４】図１２はフォルマント係数発生器３２の動
作を説明するための概念図である。図１２（ａ）におい
ては、押下されたキーナンバーがＫで示されている。ま
たデプス値を乗算したフォルマントエンベロープが図の
ような波形を発生するように設定されており、現在値が
点Ａであるものとする。

【００８５】この時、加算器８４の出力には各高調波次
数ｑに対応するキーナンバー値が順次得られ、このキー
ナンバー値によって、図１２（ａ）のフォルマント係数
メモリからフォルマント係数が読み出され、更に補間さ
れて図の右側に示すような、各高調波次数に対応したフ
ォルマント係数値ＦＳが得られる。

【００８６】時間が経過し、エンベロープ値が例えば図
１２（ｂ）の点Ｂに達すると、キーナンバー値も全体が
上部に移動し、出力されるフォルマント係数値ＦＳも、
図１２（ｂ）右側に示すように変化する。デプス値を変
えるとフォルマントエンベロープのレベル（全体の変化
幅）が増減する。

【００８７】このように、フォルマントエンベロープ発
生器８２のパラメータとデプス値を適当に設定すること
により、周波数軸上で動作する固定フォルマントフィル
ターの特性を経時変化させることができる。

【００８８】＜エンベロープ発生器＞。

【００８９】図１０はエンベロープ発生器の内部構成を
示すブロック図である。このエンベロープ発生器は、図
２のエンベロープ発生器２７、図３の高調波エンベロー
プ発生器３４、図９のフォルマントエンベロープ発生器
８２に適用可能なものである。

【００９０】このエンベロープ発生器は、４つのセグメ
ント（アタック、ディケイ等に対応する期間）を有して
おり、それぞれのセグメントの目標値および、スピード
データ、並びに後述するＣＮ、ＲＳ、ＲＴの各フラグを
制御装置（ＣＰＵ１）から設定することにより、所望の
エンベロープを発生する。

【００９１】パラメータ、データメモリ１００は、エン
ベロープを発生させるためにＣＰＵ１から設定された各
種パラメータ、およびエンベロープ現在値、セグメント
値等を記憶している。ラッチＦ１０１は、各演算周期の
初めに、パラメータ、データメモリ１００から読み出さ
れたエンベロープ現在値、現在のセグメントＲＳＧ１、
０、リピート要求状態ＲＰＴをラッチする。

【００９２】ラッチＧ１０２は、ラッチＦ１０１の出力
およびキーオン／オフデータに基づく現在のセグメント
状態ＡＳＧ０、１に応じてパラメータデータメモリ１０
０から読み出された目標値、スピード、コントロールフ
ラグからなるパラメータを保持する。ラッチＨ１０３
は、エンベロープリピート時のセグメント２からセグメ
ント１への移行時に使用される場合のために、セグメン
ト２のパラメータ（スピードデータ）を保持する。

【００９３】ゲート１０４は入力されるゲート信号によ
って、演算回路への現在値の供給を阻止する。セレクタ
Ｃ１０５はゲート１２３からの信号に応じて、ラッチＧ
１０２からのセグメントｍのスピードデータか、あるい
はラッチＨ１０３からのセグメント２のスピードデータ
を選択して演算回路１０６に供給する。

【００９４】演算回路１０６は、ゲート１０４から供給
されるエンベロープ現在値、ラッチＧ１０２から供給さ
れるセグメントｍの目標値、セレクタＣから供給される
スピードデータに基づいて、次の時点における新たなエ
ンベロープ値を計算し、セレクタＤ１０７に出力すると
共に、新たなエンベロープ値が目標値に到達したか、あ
るいは越えた時に到達信号を発生する。なお、このよう
な演算回路は従来から種々のものが提案されており、任
意のものが適用可能であるので、内部の説明は省略す
る。

【００９５】セレクタＤ１０７は到達信号に応じて、未
到達の場合には新たなエンベロープ値を、また到達時に
は目標値を出力する。この出力信号は外部に出力される
と共に、新たなエンベロープ現在値として、パラメー
タ、データメモリ１００に書き込まれる。

【００９６】以上の回路により、エンベロープ値の演算
が行われるが、つぎにセグメント等の制御回路について
説明する。ＮＡＮＤゲート１０８はＲＳＧ０、１が共に
１（つまりセグメント３：キーオフ状態）であり、かつ
キーオンになった場合に０を出力する。なお、図１０に
おいてゲートの入力線と他の線の交点に丸印が付されて
いるものは、これらの線がＮＡＮＤゲートに入力されて
いることを表している。

【００９７】ＡＮＤゲート１０９〜１１１はＮＡＮＤゲ
ート１０８の出力により、キーオン時にセグメントおよ
びリピート要求状態信号を０にする。ＡＮＤゲート１１
２はキーオフになった時にリピート要求状態信号を０に
する。ＯＲゲート１１３、１１４はキーオン時にはＡＮ
Ｄゲート１１０、１１１から出力されるセグメント信号
をそのまま通すが、キーオフ時にはＮＯＴ回路１１５の
出力が１になるため、双方とも出力が１となり、セグメ
ント３を示す。このセグメント信号ＡＳＧ０、１はパラ
メータデータメモリ１００にセグメント信号（アドレス
信号）として供給される。

【００９８】１２１、１２２はＮＯＴ回路である。ＡＮ
Ｄゲート１１９は、セグメントが２（ＡＳＧ０＝０、Ａ
ＳＧ１＝１）であり、リピートフラグＲＴが１であり、
さらに到達信号が１（到達した）である場合に１を出力
する。またＡＮＤゲート１２０は、セグメントが０か１
で到達信号が１である場合に１を出力する。

【００９９】ＯＲゲート１１８はＡＮＤゲート１１９、
１２０の出力のいずれかが１である場合に１を出力す
る。ＯＲゲート１１７はＡＮＤゲート１１２、１１９の
出力のいずれかが１である場合に１を出力する。加算器
１２５は、２つの入力Ａ０、１およびＢ０、１から入力
される２ビットデータを加算し、２ビットの新たなセグ
メント出力ＷＳＧ０、１を出力する。これらの出力ＷＲ
Ｔ、ＷＳＧ０、１は新たなリピート要求状態信号、およ
びセグメント番号として、パラメータ、データメモリ１
００に書き込まれる。

【０１００】ＮＯＴ回路１１６はＮＡＮＤゲート１０８
の出力を反転する。ＮＡＮＤゲート１２４はＮＯＴ回路
の出力と、ラッチＧ１０２に保持されるフラグＣＮが共
に１である場合に０を出力し、ゲート１０４の出力を０
にする。これは、ＣＮが１の場合に、キーオン時のエン
ベロープ初期値を０にするためである。

【０１０１】ＡＮＤゲート１２３は、セグメントが１
（ＡＳＧ０＝１、ＡＳＧ１＝０）であり、フラグＲＳと
リピート要求状態信号が共に１である場合にセレクタＣ
１０５に１を出力し、セグメント１であるにもかかわら
ず、ラッチＨ１０３に保持されているセグメント２のス
ピードデータを演算回路１０６に供給する。

【０１０２】次に、セグメント状態の遷移について説明
する。このエンベロープ発生器は３つのフラグＣＮ、Ｒ
Ｔ、ＲＳを備えている。ＣＮはキーオフ（セグメント
３）からキーオンになった時のエンベロープ初期値を制
御する。ＲＴはキーオンの間にセグメント１とセグメン
ト２を交互に繰り返すモードを選択する。ＲＳはＲＴが
１の時、セグメント１のスピードデータとしてセグメン
ト２のものを用いるか否かを制御する。

【０１０３】図１１は、各コントロールフラグの状態に
よるセグメントの遷移の仕方を示すエンベロープ波形図
である。まず、フラグＣＮについて説明する。エンベロ
ープ発生器は、発音動作終了時のセグメント３の目標値
をラッチＦ１０１に現在値として保持している。

【０１０４】フラグＣＮが０の場合には、キーオン時に
ＮＡＮＤゲート１２４の出力が１となるので、この値が
現在値として演算回路１０６に供給される。従って、エ
ンベロープ波形は図１１（ａ）のように、キーオン時の
エンベロープ初期値は前回のセグメント３の目標値とな
る。なお、発音動作中に新たに割り当てた場合には、そ
のときの現在値が初期値となる。

【０１０５】フラグＣＮが１の場合には、キーオン時に
ＮＡＮＤゲート１２４の出力が０となるので、０が現在
値として演算回路１０６に供給される。従って、エンベ
ロープ波形は図１１（ｂ）のように０から開始される。

【０１０６】つぎに、フラグＲＴ、ＲＳについて説明す
る。図１１（ｃ）はＲＴ＝０、ＣＮ＝１の場合のエンベ
ロープ波形を示す。フラグＲＴが０の場合には、ＡＮＤ
ゲート１１９の出力は０のままである。キーオン時には
ＡＮＤゲート１１２、ＯＲゲート１１３、１１４の出力
は全て０である。またＡＮＤゲート１２０の出力も０で
ある。従って加算器１２５の出力およびＯＲ回路１１７
の出力は全て０となる。

【０１０７】時間が経過し、演算回路１０６からの到達
信号が１になると、ＡＮＤゲート１２０の出力が１とな
り、ＯＲゲート１１８の出力も１となる。従って加算器
の出力もＷＳＧ０＝１、ＷＳＧ１＝０となり、セグメン
ト１に移行する。

【０１０８】セグメント信号が１になると、パラメー
タ、データメモリ１００からセグメント１の目標値、ス
ピードデータ、フラグが読み出され、ラッチＧに保持さ
れる。従って、演算回路は再び新たな目標値に向かって
演算を開始する。

【０１０９】更に時間が経過し、演算回路１０６からの
到達信号が再び１になると、ＡＮＤゲート１２０の出力
が１となり、ＯＲゲート１１８の出力も１となる。加算
器１２５のＢ０、１端子にはセグメント１の信号が入力
されているから、加算器出力はＷＳＧ０＝０、ＷＳＧ１
＝１となり、セグメント２に移行する。

【０１１０】この後は、演算回路から到達信号が発生し
てもＡＮＤゲート１２０が１にならないので、セグメン
ト２の状態が続き、現在値がセグメント２の目標値に達
すると、セレクタＤ１０７が切り替わり、目標値が継続
して出力される。キーオフになると、ＯＲ回路１１３、
１１４の出力が共に１になり、セグメント３に移行す
る。

【０１１１】図１１（ｄ）は、ＲＴ＝１、ＲＳ＝０の場
合のエンベロープ波形を示す。ＲＴが１の場合には、セ
グメント２まではＲＴ＝０の場合と同様であるが、現在
値がセグメント２の目標値に達した場合にＡＮＤゲート
１１９の出力が１になる。この出力はＯＲゲート１１７
の出力ＷＲＴを１にすると共に、加算器１２５のＡ０、
１入力を共に１にする。

【０１１２】加算器のＢ０、１入力にはセグメント値２
が入力されているから、加算器の出力であるセグメント
値はＷＳＧ０＝１、ＷＳＧ１＝０、つまりセグメント１
となる。（桁上げは無視する。）従って、エンベロープ
波形は図１１（ｄ）に示すように、キーオフまでセグメ
ント１とセグメント２を繰り返す。

【０１１３】図１１（ｅ）は、ＲＴ＝１、ＲＳ＝１の場
合のエンベロープ波形を示す。ＲＳが１の場合には、や
はりセグメント１とセグメント２を繰り返すが、前記し
た例とはスピードデータが異なる。ＲＴが１の場合に
は、セグメント２の目標値に達した場合に、リピート要
求状態信号ＲＰＴが１になり、かつＲＳが１であると、
ＡＮＤゲート１２３の出力が１になる。すると、セレク
タＣ１０５はラッチＨ１０３に保持されているセグメン
ト２のスピードデータを演算回路１０６に出力する。

【０１１４】従って、セグメント状態は前述の例と同様
に１に戻るが、演算回路にはセグメント２のスピードデ
ータが供給されることになる。よって、波形は図１１
（ｅ）のようにセグメント２と２回目以降のセグメント
１の波形の変化率（傾き）の絶対値が等しくなる。

【０１１５】なお、ＣＮフラグはセグメント０で、ＲＳ
フラグはセグメント１で、ＲＴフラグはセグメント２で
それぞれ出力されればよいので、各フラグ別個のラッチ
および信号線を設ける必要はなく、１本の信号線を時分
割で用いればよい。またセグメントの数は５以上であっ
てもよい。

【０１１６】＜動作タイミング＞。

【０１１７】図１３（ａ）は、図２の高調波情報発生部
２１および波形計算部２２の動作タイミングの概略を示
すタイムチャートである。図において、チャネル番号は
独立して楽音を発生するチャネルの番号であり、この例
では１から１６まで存在する。またＷは書き込み、Ｒは
読み出しを意味する。

【０１１８】チャネル１の演算期間においては、図３に
示すような高調波情報発生部２１はＣＰＵ１から設定さ
れた、高調波係数、位相偏移など各種の情報に基づき、
チャネル１の楽音の各高調波の位相偏移情報Ｐと高調波
係数Ｈを計算し、図１５（ｃ）に示す高調波メモリ３６
の例えばＡ領域に書き込む。

【０１１９】チャネル２の演算期間においては、高調波
情報発生部２１は高調波メモリのＢ領域にチャネル２の
データを書き込み、この間に波形計算部２２は領域Ａか
らチャネル１のデータを読み出し、前述したような方法
により、波形の各サンプル点の振幅値を求め、波形メモ
リ２３に書き込んでいく。

【０１２０】このように、高調波メモリ３６は２つの領
域を交互に使用して１６チャネル分のデータを順次受け
渡していき、波形メモリ２３は１６チャネル分全ての波
形データが揃ったところで領域を切り替え、波形が更新
される。

【０１２１】図１３（ｂ）は波形演算部２２の動作タイ
ミングの概略を示すタイムチャートである。波形メモリ
２３への書き込み周期はチャネル数（１６）に分割され
ており、１つのチャネルの演算期間は２５６のサンプル
点演算期間に分かれている。なお、図におけるワード番
号とは、波形メモリ内に記憶される波形データの番号
（アドレス）である。さらに各サンプル点演算周期は、
１６個の各高調波の振幅値演算期間に分かれている。

【０１２２】１つの高調波振幅値の演算時間が例えば１
２５ナノ秒であるとすると、１つのサンプル点演算時間
（実際には２つのサンプル点データが得られる）は２マ
イクロ秒になり、１つのチャネルの波形データの演算時
間は５１２マイクロ秒となる。従って１６チャネル全て
の波形を演算し波形を更新する周期は約８．２ミリ秒と
なる。

【０１２３】図１４は、図４の波形計算部２２の動作を
示すタイムチャートである。波形演算部２２は、最も高
速の演算が必要な回路であり、図４の乗算器４３からは
例えば図１３（ｂ）に示すように１２５マイクロ秒の周
期で、各高調波の振幅値が出力されてくる。

【０１２４】信号ＷＧＧ１は奇数番目の高調波を累算す
るためのゲート信号であり、第１高調波以外の奇数高調
波のタイミングで１になる。またＷＧＧ２は偶数高調波
を累算するためのゲート信号であり、第２高調波以外の
偶数高調波のタイミングで１になる。ＷＧＬ１、ＷＧＬ
２はそれぞれ、奇数高調波累算値用ラッチＡ４６、偶数
高調波累算値用ラッチＢ４７のラッチパルスであり、各
ラッチ回路はラッチパルスの立ち上がりで入力信号をラ
ッチする。

【０１２５】従って、ラッチＡおよびＢには図のよう
に、奇数高調波および偶数高調波の累算値が順にラッチ
されていく。そしてｎワードの演算期間の最後には、ラ
ッチＡには１から１５までの奇数高調波の累算値Ｏｎ
が、またラッチＢには２から１６までの偶数高調波の累
算値Ｅｎがラッチされる。

【０１２６】ＷＧＬ３、ＷＧＬ４は、図に示すようなタ
イミングでそれぞれラッチＡ、ラッチＢの出力をラッチ
Ｃ、ラッチＤにラッチするためのパルスである。ラッチ
Ｃ、Ｄの出力は、図のように奇数及び偶数高調波の累算
値を保持する。

【０１２７】信号ＣＣＳは補数器５０の動作を制御する
ものであり、補数器５０はＣＣＳが０の場合には入力信
号をそのまま通過させ、ＣＣＳが１の場合には入力信号
を２の補数表現に変換（０と１を反転して１を加算）し
て出力する。従ってＣＣＳが０の期間においては、ラッ
チＣとラッチＤの出力がそのまま加算器５１によって加
算されて（Ｏｎ＋Ｅｎ）が出力され、ＣＣＳが１の期間
においては（−Ｏｎ＋Ｅｎ）が出力される。

【０１２８】ＷＧＬ５はＣＣＳが変化する直前に加算器
５１の出力をラッチＥがラッチするためのパルスであ
る。ラッチＥの出力には、図のように（Ｏｎ＋Ｅｎ）と
（−Ｏｎ＋Ｅｎ）とが順に現れる。この（−Ｏｎ＋Ｅ
ｎ）値は、図１６に従って説明したように、波形メモリ
における基本周期の半周期（２５６番地）先のサンプル
点の値となる。

【０１２９】従って、実行制御回路２０から供給される
波形メモリの書き込みアドレスに従って（Ｏｎ＋Ｅｎ）
値がｎ番地に書き込まれ、（−Ｏｎ＋Ｅｎ）値が（ｎ＋
２５６）番地に書き込まれる。なお、図１４の最下行の
Ｗは基本周期の半周期分のアドレス値であり、この例で
は２５６である。

【０１３０】＜キーオン時の処理＞。

【０１３１】最後に、キーオン時のＣＰＵ１の動作につ
いて説明する。ＣＰＵ１は、ＲＯＭ２に記憶されている
プログラムに従って、常にキーボード、パネルをスキャ
ンしており、いずれかのキーが押下されると、これを検
出し、空いているチャネルを探して、該キーに対応する
楽音を発生するチャネルを決定する。

【０１３２】つぎに、ＣＰＵ１は高調波発生部２１の各
回路に各種データを設定する。まず、押下されたキーを
含む音域あるいはタッチ強度とその１つ上の音域あるい
はタッチ強度の位相偏移情報をＲＯＭ２から読み出し、
位相偏移情報発生器３０内の２つの位相偏移情報メモリ
３０１、３０２に設定する。

【０１３３】次に、指定された音色に対応した、押下さ
れたキーを含む音域あるいはタッチ強度とその１つ上の
音域あるいはタッチ強度の高調波係数データをＲＯＭ２
から読み出し、高調波係数発生器３１内の２つの高調波
係数メモリ３１１、３１２に設定する。

【０１３４】フォルマント係数発生器３２には、キーナ
ンバー、デプス情報を設定し、さらにフォルマントエン
ベロープ発生器３２には、各セグメントの目標値とスピ
ードデータ等が設定される。高調波エンベロープ発生器
３４には、時間の経過による音色の変化を付けるために
各高調波毎のエンベロープ情報が設定される。

【０１３５】更に実行制御回路２０内のバランス信号発
生回路には、押下されたキーおよびその上下の基準キー
ナンバーあるいはタッチ強度が設定される。これらの設
定により、高調波情報発生部、および波形計算部は自動
的に波形を計算し、波形メモリに例えば約８．２ミリ周
期で波形を出力する。

【０１３６】ＣＰＵ１は、また通常の波形読み出し方式
と同様に、波形読み出し回路２４にキーナンバーをセッ
トし、またエンベロープ発生器２７にエンベロープ情報
を設定する。これらの回路は周知の方法により、波形メ
モリからキーナンバーに対応したアドレス間隔で波形デ
ータを読み出し、エンベロープ信号を乗算して楽音信号
を発生する。

【０１３７】以上、実施例を説明したが、次のような変
形例も考えられる。位相偏移情報発生器と高調波係数発
生器とは回路構成が同じであるので、時分割多重処理を
行うことにより１つの回路で実現することも可能であ
る。

【０１３８】

【発明の効果】以上述べたように、本発明の電子楽器に
よれば、各楽音波形の各高調波の位相を独立して制御可
能となり、他の高調波との間の不自然な干渉を無くすこ
とができるという効果がある。

【図面の簡単な説明】

【図１】 電子楽器のハードウェア構成を表すブロック
図である。

【図２】 楽音発生回路６の内部構成を示すブロック図
である。

【図３】 高調波情報発生部２１の内部構成を示すブロ
ック図である。

【図４】 波形計算部２２の内部構成を示すブロック図
である。

【図５】 アキュムレータ４０の内部構成を示すブロッ
ク図である。

【図６】 位相偏移情報発生器３０の内部構成を示すブ
ロック図である。

【図７】 高調波係数発生器３１の内部構成を示すブロ
ック図である。

【図８】 バランス信号発生回路の一例を示すブロック
図である。

【図９】 フォルマント係数発生器３２の構成を示すブ
ロック図である。

【図１０】 エンベロープ発生器の内部構成を示すブロ
ック図である。

【図１１】 エンベロープ波形を示す波形図である。

【図１２】 フォルマント係数発生器の動作説明のため
の概念図である。

【図１３】 楽音発生部の動作タイミングを示すタイム
チャートである。

【図１４】 波形計算部の動作タイミングを示すタイム
チャートである。

【図１５】 各種メモリのメモリマップの一例を示す説
明図である。

【図１６】 位相のずれた高調波の、２サンプル点の振
幅値の求め方を示す概念図である。

【符号の説明】

１…ＣＰＵ、２…ＲＯＭ、３…ＲＡＭ、４…キーボード
部、５…パネル部、６…楽音発生部、７…Ｄ／Ａ変換
器、８…アナログ信号処理部、９…アンプ、１０…スピ
ーカ、１１…バス、２０…実行制御回路、２１…高調波
情報発生部、２２…波形計算部、２３…波形メモリ、２
４…波形読み出し回路、２５…セレクタ、２６…波形補
間回路、２７…エンベロープ発生器、２８…乗算器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 サイン合成方式の楽音波形発生手段を持
   つ電子楽器において、前記楽音波形発生手段は、各楽発
   生チャネル毎に各高調波の位相偏移情報を記憶する記憶
   手段と、各高調波の位相情報を発生する位相情報発生手
   段と、前記位相情報に前記記憶手段から読み出した前記
   位相偏移情報を加算する加算手段と、前記加算手段の出
   力位相情報を振幅情報に変換する手段と、各高調波の振
   幅情報を累算する手段とを備えたことを特徴とする電子
   楽器。
2. 【請求項２】 前記電子楽器は、波形読み出し方式の楽
   音発生手段を有し、前記楽音波形発生手段により発生し
   た波形情報を、前記楽音発生手段の波形記憶手段に書き
   込むことを特徴とする請求項１に記載の電子楽器。