JPS60192997A - 複音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は、電子楽音合成に関するものであシ。

特に鍵スイツチアレイにおいて作動された鍵スイッチに
応答しての複音発生に関する。

先行技術の説明 電子鍵盤楽器は単音発生器か又は複音発生器かのいずれ
かに分類できる。単音型の楽器は１時に１つの音しか出
ないように制限されている。２つ以上の鍵スィッチを同
時に作動させても、１個を除く他のすべての鍵スィッチ
は無視されるので。

１音だけが発生する。複音発生器は対応する鍵スイツチ
作動に応答して複数の音を発生させることができる楽器
である。

楽音波形の１周期を規定する１組のデータ点からなる記
憶された波形を有することによって動作するデジタル楽
音発生器は、複数の楽音発生器の各々に関連した独立し
たメモリ手段を有することによって複音楽器として実施
することができる。

これらの楽音発生器は作動された鍵スィッチに割当てら
れる。この種類の楽器は“複音シンセサイザと題する米
国特許第４，０８５，６４４号（特願昭５ｌ−９３５１
９）に記述されている。

１個の波形メモリを数個の楽音発生器で共有することも
できる。時分割又は多重化方式で１個の波形メモリを利
用するシステムは、′選択的に制御された速度でメモリ
をアドレスする方法および装置”と題する米国特許第３
，７４３，７５５号に記述されている。その各々が波形
メモリのアドレス間の異なる間隔を規定する１組の数を
連続的に計ａ４するのに計算器が用いられる。計算され
た数はそのこれらの数は次にはメモリをアドレスし、数
個の楽音発生器の各々に対応する波形サンプル点を得る
のに用いられる。

発明の要約 米国特許第４，０８５，６４４号（特願昭５ｌ−９３５
１９）に記述されている種類の複音シンセサイザにおい
ては、計算サイクルとデータ転送サイクルとが反復して
独立して実施されてデータを与え、これらのデータが楽
音波形に変換される。一連の計算サイクルが実施され、
各計算サイクルの期間中に主データセットが作られる。

各計算サイクルの終シには、計算された主データセット
が主レジスタに記憶される。

各計算サイクルに引きつづいて転送サイクルが開始され
、その期間中に、記憶された主データセットが音調レジ
スタに転送される。音調レジスタに記憶されたデータは
一定の速度で逐次反復して読出される。音調レジスタか
ら読出されたデータを、カウンタのカウント状態および
各楽音発生器に対して生じた累算された周波数ナンバー
に応答して多数の楽音発生器の各々に割当てるのに比較
器が用いられる。出力楽音発生は計算ザイクルと転送サ
イクルの期間中途切れることなく続けられる。

３、発明の詳細な説明 本発明は、多数の楽音発生器が１個の毛調レジスタに記
憶された波形データを共有する複音発生器を指向する。

この複音発生器は、離散的フーリエ変換算法を実施する
ことによって楽音波形−を合成する種類の楽音発生器に
組み込まれている。この種類の楽音発生システムは、こ
こに参考のため述べである１複音シンセサイザ”と題す
る米国特許第４，０８５，６４４号（特願昭５ｌ−９３
５１９）に詳述されている。以下の説明において、参考
のために述べられている特許に説明されているシステム
のすべての素子は２桁数字によって識別されておシ、こ
れらの２桁数字は参考のために述べである特許に現われ
る同一数字の素子に対応する。６桁数字で識別されてい
るすべてのシステム素子ブロックは複合シンセサイザに
追加されたシステム素子に対応するか、又は参考のため
に述べである特許に現われるいくつかの素子の組合せに
対応する。

第１図は米国特許第４，０８５，６４４号（特願昭５１
−９３５１９　）に記述されているシステムの変形およ
び付加物として説明されている本発明の１実施例を示す
。参考のために述べである特許に説明されているように
、との複音シンセサイザは鍵盤スイッチアレイを含む。

このアレイは鍵盤スイッチ１２と表示されているシステ
ムブロックに含まれている。

１つ又は複数の鍵盤スイッチがスイッチ状態を変え、楽
器鍵盤上で作動されると（ｌオン”の位置になると）、
音調検出・割当装置１４は作動された鍵スィッチに対す
る対応する楽音情報を記憶し。

１組の楽音発生器１００のうちの１個の楽音発生器が作
動された各鍵スィッチに割当てられる。適当な音調検出
・割当装置サブシステムがここに参考のために述べであ
る米国特許第４，０２２，０９８号（特願昭５１−１１
０６５２　）に記述されている。

鍵盤上の１つ又は複数の鍵スィッチが作動されると、実
行制御回路１６は一連の計算サイクルを開始する。各計
算サイクルの期間中に、６４デ一タ語からなる主データ
語が後述する方法で計りされ。

主レジスタに記憶される。主データセツト中の６４デ一
タ語は、高調波係数メモリ２６および２７に記憶されて
いる６２の高調波係数を用いて発生させられる。高調波
係数の特定の組合せの選択は、楽音スイッチ５６および
５７をセットすることによって制御される。楽音スイッ
チはしばしばストップ又はストップスイッチと呼ばれる
。

主データセツト中の６４テ一タ語は、楽音発生器１００
が発生させた楽音に対するオーディオ波形の１サイクル
の等間隔におかれた６４の点の振幅に対応する。一般原
則としては、オーディオ楽音スペクトルの最大高調波数
は、１つの完全な波形同期のデータ点数の凭にすぎない
というものである。

従って、６４デ一タ語を含む主データセットは最大３２
の高調波に対応する。

一連の計算サイクルのうちの各計算サイクルが終了する
と、転送サイクルが開始され、転送サイクルの期間中に
は主レジスタ３４内にある主データセットが音調レジス
タ１０１に転送される。音調レジスタ１０１に記憶され
たデータ語は後述する方法で逐次反復して読出されて多
数の楽音発生器の各々に割当てられる。各楽音発生器に
割当てられたデータはＤ−Ａ変換器に転送され、　Ｄ−
Ａ変換器はデジタルデータ語をアナログ波形に変換する
。Ｄ−Ａ変換器は音舎システム１１と表示されたシステ
ムブロックに含まれている。楽音波形は、これもまた音
響システム１１と表示されたシステムブロックに含まれ
る従来の増幅器とスピーカサブシステムからなる音響シ
ステムによって可聴音に変えられる。

参考のために述べである米国特許第４，０８５，６４４
号（％願昭５ｌ−９３５１９）に記述されているように
。

作動された鍵が鍵盤上で押鍵されたままになっている一
方で２発生した主データセットを一連の舊１算サイクル
の期間中に連続的に再計算し記憶し。

このデータを音調レジスタにロードできることが望まし
い。このシステム機能はＤ−Ａ変換器へのデータ点の流
れを妨げることなしに達成される。

参考のために述べである米国特許第・４，０８５，６４
４号（特願昭５ｌ−９３５１９）に記述されているよう
に。

高調波カウンタ２０は各計算サイクルの開始時に初期設
定される。語カウンタが増分され、そのモジュロカウン
ティングの故にその初期状態に戻る度毎に、高調波カウ
ンタ２０のカウント状態を増分させる信号が与えられる
。語カウンタ１９はモジュロ６４をカウントするように
実施されておシ、この数は発生させられて主レジスタ５
４に記憶されている主データセットのデータ語の数であ
る。高調カウンタ２０はモジュロ３２をカウントするよ
うに実施でれている。この数は６４語を含む主データセ
ツトと一致する最大高調波数に対応する。

各計算サイクルの開始時に、加算器−アキュムレータ２
１は零値に初期設定される。語カウンタ１９がその初期
値又社最小カウント状態にリセットされる度毎に、アキ
ュムレータは零値にリセットされる。語カウンタ１９が
増分される度毎に、アキュムレータはモジュロ６４で高
調波カウンタ２０の現在のカウント状態をアキュムレー
タにすでに含まれている合計に加算する。

値をアドレスアウトするのに用いられる。正弦波関数表
２４は、Ｄの間隔で０＜φ〈６４　に対する三角関数値
Ｉｉｎ　（２πφ／６４）の値を記憶する固定メモリと
して実施されている。Ｄは表解析定数である。

乗算器２８はメモリアドレスデコーダ２５によって与え
られるアドレスに応答して、正弦波関数表２４から読出
された三角関数値と高調波係数メモリ２６および２７か
ら読出された高調波係数値とを乗算する。メモリアドレ
スデコーダ２５は高調波力ウンタ２０のカウント状態に
対応するメモリアドレスを与える。スイッチ５６および
５７は選択的に作動されて２乗算器２８に与えられる１
組の高調波係数を決定する。乗算器２８によって作られ
た積値は１人力として加算器３３に与えられる。

主レジスタ３４の内容は計算ブイクルの開始時に零値に
初期設定される。語カウンタ１９が増分される度毎に１
語カウンタ１９のカウント状態に対応するアドレスにお
ける主レジスタ３４の内容が読出され、１人力として加
算器３５に与えられる。加勢器３３への入力の合計は２
語カウンタ１９のカウント状態に等しい又は対応するメ
モリ位置において主レジスタ６４に記憶される。語カウ
ンタ１９が１サイクル６４カウントの完全な３２カウン
トサイクル循環した後に、主レジスタ３４は楽音スイッ
チ又はストップ５６および５７の作動状態によって選択
された楽音に対応する主データセットを含む。

第２図は音調レジスタから読出されたデータを多数の楽
音発生器の各々に割当てる論理の詳細を示す。第２図の
破線によって囲まれている論理は楽音発生器１００に含
まれる。

音調検出・割当装置１４は楽器鍵盤上の鍾スイッチ状態
を検出する。作動されてないスイッチ状態から作動され
たスイッチ状態へのスイッチ状態の変化に応答して、音
調検出・割当装置は対応する周波数ナンバーを周波数ナ
ンバーメモリ１１６からアドレスアウトさせる。

周波数ナンバーメモリ１１６は値：２−（Ｍ−Ｎ）／＋
２を有する２進形の語を含むアドレス可能な固定メモリ
である。但し、Ｎは値＃＝１．２．・・・・・・、Ｈの
範囲を有し２Ｍは楽器鍵盤上の鍵スィッチの数に等しい
。

周波数ナンバーは等分平均律音階の基本周波数の比を表
わす。周波数ナンバーの詳細碌説明は、ここに参考のた
めに述べである・複音シンセサイザ用楽音周波数発生器
”と題する米国特許第４，１１４゜４９６号に含まれて
いる。

周波数ナンバーメモリ１１６から読出された周波数ナン
バーは１作動された鍵スィッチに音調検出割当装置１４
によって割当てられた楽音発生器に対応するアドレスに
おいて周波数ナンバーレジスタに記憶される。

クロック１０５はカウンタ１０３のカウント状態を増分
させるのに用いられるタイミング信号源を提供する。カ
ウンタ１０６はモジュロ６４をカウントするように実施
されており、このモジュロ数は箸調レジスタ１０１に転
送された主データセットの語数に等しい。

メモリアドレステコーダ１０２はカウンタ１０６のカウ
ント状態に応答して音調レジスタ１０１から主データセ
ット語をアドレスアウトする。音調レジスタ１０１から
読出されたデータは入力データ源としてゲート１０６に
与えられる。

カウンタ１０４は、カウンタ１０６が増分されてそのモ
ジュロカウンティング実施の故にその最小カウント状態
に戻る度毎にカウンタ１０３が発生させるリセット信号
によって増分される。カウンタ１０４はモジュロＫをカ
ウントするように実施されている。Ｋは楽音発生器１０
０に含まれる楽音発生器の数である。

カウンタ１０４のカウント状態に応答して、カウンタ１
０４のカウント状態に対応する楽音発生器に関連したレ
ジスタに対して周波数ナンノ（−が周波数ナンバレジス
タ１１０から読出される。同時に。

アドレスナンバーがカウンタ１０４のカウント状態に対
応するアドレスにおいて周波数レジスタ１０８から読出
される。周波数ナンバーレジスタ１１０から読出された
周波数ナンバーは加算器１０９によって加算され新らし
いアドレスナンバーを作る。この新らしいアドレスナン
バーはカウンタ１０４のカウント状態に関連したアドレ
ス位置において周波数レジスタ１０８に記憶される。ア
ドレスアウト（−は累算周波数ナンバーとも云われる。

加算器１０９と周波数レジスタ１０８との組合せは。

非整数分周器と云う一般名を与えられている分周器の１
素子として用いられる通常の加勢器−アキュムレータの
周知の方法で機能する。

比較器１０７は、カウンタ１０６のカウント状態と。

周波数レジスタ１０８から読出された現在のアドレスナ
ンバー又は累算された周波数ナンノく−の最上桁のビッ
ト６ビツトとを比較する。比較器１０７が比較した値の
間に等しい状態を発見すると、同等信号を発生する。こ
の比較はカウンタ１０３のカウント状態と現在のアドレ
スナンバーとの間の数の差を検査し、その差が予め選択
された比較数よυ小さいと同等信号を発生することに相
当する。

同等信号に応答してグー）　１Ｄ６は音調レジスタ１０
１からアクセスされた現在のデータ値をデータラッチ１
１１に転送する。カウンタ１０４が増分される度毎に、
データラッチ１１１に一時的に記憶されたデータ値はＤ
−Ａ変換器１１２に転送される。変換されたアナログ信
号はデータ選択回路１１３に与えられる。

データラッチ１１１の目的は、に楽音発生器の各々に対
し等しい時間的間隔でデータをＤ−Ａ変換器に与えるこ
とである。これは、比較器１０７が同等信号を発生させ
る時間が一定していないで周波数レジスタ１０８ニよっ
て与えられたアドレスナンバーの関数として変化するか
ら必要となる。

データ選択回路１１３は、カウンタ１０４のカウント状
態から１を差引いた数に対応するに音チャネルのうちの
１つにその入力信号を逆送する。−１の減分は、データ
ラッチ１１１に含まれるデータ値がカウンタ１０４の直
前のカウント状態に対する音チャネルに対応する故に用
いられる。

クロック１０５の必要とされるクロック周波数ｆは下記
の式から計算される。

ｆ　＝　１０ＥＥＬ　式１ ％式％ Ｈ＝高調波の最大数 Ｌ＝２Ｈである。

代表的な場合には、ｆｏ＝２０９３ｈＺ、に＝７．Ｈ＝
６２であシ、従って必要とされるクロック周波数はｆ　
＝３０ＭＡｚとなる。

参考のために述べである米国特許第４　、０８５　、６
４４号（特願昭５ｌ−９３５ｊ９）に記述されている波
形対称を用いることによって、計算サイクル時間、転送
時間サイクルおよびクロック周波数ｆに対して凭の減少
をうろことができる。主データセットの要素Ｚ）　；　
）　”　１，２．・・・・・・、６４が例えば９点対称
で発生すると。

ｚ　＝−Ｚ、ｓ−、式２ 第３図は、主データセツト点の点対称を利用することに
よってクロック１０５周波数を発に減らすことができる
。第２図に示したシステムの代わシのシステムを示す。

主データセットの外だけが計算期間中に計算され主レジ
スタ３４に記憶される。

主データセットは転送サイクルの期間中に音調レジスタ
１０１に転送される。

第３図において、カウンター０３は、計算された主デー
タセットに対応する楽音波形の完全な１周期に対するデ
ータ点数の外に等しい３２モジユロとしてカウントする
ように実施されている。

周波数レジスター０８からアクセスアウトされたアドレ
スナンバー毒の最上位のビット５ビツトに相等する１０
進値が３２よシ小さいか又は５２に等しいと、補数回路
１１８はアドレスナンバーを変化させずにその′ｔま周
波数ナンバーレジスター０８がら比較器１０７に転送す
る。周波数レジスター０８がらアクセスアウトされたア
ドレスナンバーが３２よシ大きいと、補数回路１１８は
アドレスナンバーを補数演算された（　ｃｏｍｐｌｅｍ
ｅｎｔｅｄ　）アドレスナンバー、又は補数演算された
周波数ナンバーｍ−３２に変える。補数演算されたアド
レスナンバーは比較器１０７に転送され、付号信号（ｓ
ｉｇｎ　’ｚεｐαｌ）が発生される。補数回路１１８
は補数演算されたアドレスナンバーが発生したかどうか
を決定する比較器を含む。

付号信号に応答して２の補数回路１１９は、比較器１０
７が発生させた同等信号に応答してゲート１０６によっ
て転送されたデータについて２の補数演算を行う。

参考のために述べである米国特許第４　、０８５　、６
４４号（特願昭５ｌ−９３５１９）に記述されているも
う１つの代わシの方法は、軸対称（ｇｖｇｎ　ｔｙｍｍ
εｔｒｙ）を有する主データセットの点を発生させるこ
とである。

軸対称は ノ　Ａ！＋−ｊ　式　３ を意味する。

軸対称点が計算される場合には、第３図に示しである２
の補数回路１１９は使用されず、ゲート１０６によって
転送されたデータ値はそのまま変化せずにデータラッチ
１１１に送られる。

第２図に示しであるシステムの個々の楽音発生器は周波
数ナンバレジスタ１１０に含まれるレジスタと音チャネ
ルを含む。すべての楽音発生器は周波数ナンバーメモ１
７１１６．加算器１０９．比較器１０７゜グー）　１０
６．データラッチ１１１．Ｄ−、（変換器１１２および
データ選択回路１１５の共通素子を共有する。

本発明の代わシのシステムが第４図に示されている。こ
の代わシのシステムの目的はクロック１０５の周波数を
減らすことである。

作動された鍵スィッチに応答して音調検出・割当装置１
４は２周波数ナンバーメモリ１１６に記憶されている周
波数ナンバーを読出す。アクセスされた周波数ナンバー
は同様な数の楽音発生器に対する１組の周波数レジスタ
に記憶される。２個だけの周波数ナンバーレジスタ１４
０および１４１が第２図に明示的に示されているが、こ
れらは多数の同様な周波数ナンバーレジスタを象徴的に
表わし。

各楽音発生器に対し１つの周波数ナンバーレジメタがあ
ることを理解すべきである。

６２のデータ点を含む主データセットが計算サイクル期
間中に軸対称で計算され、主レジスタ６４に記憶される
。これら３２のデータ点は選択された楽音波形の捧周期
に対応する。

カウンタ１０６はクロック１０５が発生させたクロック
信号をカウントする。カウンタ１０６はモジュロ５２を
カウントするように実施されている。カウンタ１０３が
増分されその最小カウント状態に戻る度毎に、リセット
信号が発生する。リセット信号に応答して１組の加算器
−アキュムレータ１３８−１３９の各々は、その対応す
る周波数ナンバーレジスタに含まれる周波数ナンバーを
そのアキュムレータに含まれる合計に加算する。周波数
ナンバーレジスタの各々に関連した加算器−アキュムレ
ータがある。

１組の補数回路１２Ｂ−１２９は、相当する１０　通値
が３２を超えると、第３図に示したシステムについて上
述した方法によって関連した加算器−アキュムレータに
含まれるデータ語の最初の５ビツトについて補数演算を
する。

１組の比較器１２１−１２７の各々は、その関連した補
数回路からの最初の５ビツトの出力かメモリアドレスデ
コーダ１０２によって与えられる現在のアドレスナンバ
ーに等しいと同ｅ＋信号を発生する。

同等信号に応答してオアゲート１４２は、ゲート１０６
に音調レジスタから読出された現在のデータ値をデータ
選択回路１３０に転送させる。

比較器１２１−１２７のうちのどれかが同等信号を発生
すると、データ選択回路１３９へのデータ入力は１組の
レジスタ１３１−１り３のうちの１一つに転送される。

これらのレジスタのうちの１つの選択は同等信号を発生
させた比較器に対応するように決められる。本発明のシ
ステムは２つ以上の比較器に同時に同等信号を発生させ
ることができる点が注目される。

カウンタ１０４はクロック１０５が発生させたクロック
信号をカウントする。カウンタ１０４はモジュロＫをカ
ウントするように実施されている。但し。

Ｋは楽音発生器の数である。カウンタ１０４はカウンタ
１０５が３２のカウント状態に達するのに必要な同じ時
間にＫのカウント状態に達しなければならない。これら
のカウント状態は１０進数列１，２．・・・ｋに対応す
ると仮定されているが、実際にはカウンタは２進数列状
態０００００００００００１．・・・・・・をカウント
する。カウンタ１０４は、クロック１０５に与えられる
各クロックタイミングパルスごとに定数に１５２を自ら
に加舞する加算器−アキュムレータを用いて非整数カウ
ンタとして実施することができる。カウンタ１０４のカ
ウント状態の整数部分はデータ選択回路１３４によって
用いられ、レジスタ１３１−１３３のうちの１つからの
出力をＤ−Ａ変換器の方向へ向ける。

カウンタ１０４のカウント状態の選択部分はデータ選択
回路１３６によって用いられ、Ｄ−Ａ変換器１３５から
の出力信号を１組の音チャネルのうちの対応する音チャ
ネルの方向へ向ける。

クロック１０５０周波数は下記の値にセットされる。

／　＝　ｆｏ　Ｈ”　式４ 但し、ｆｏおよびＨは式１に定義されている。典型的な
システムの値ｆ。”　２０９３Ｈｚ、　Ｅ　＝　３２　
では。

／　”　２−１４　ＭＨｚ　となる。ｆのこの値は現在
の最新式の超小型電子回路の周波数限界内に十分大る。

奇数（ｏｄｄ）対称を用いて計算した主テ〜タセットを
用いることは、第４図に示したシステムの自明な拡張で
ある。第３図に示したのに似た変形はゲート１０６とデ
ータ選択回路１３０の間に２の補数回路手段を挿入する
ことである。

第５図はメモリにおける波形と呼ばれる一般的種類の楽
音発生システムへの本発明の応用を示す。

そのような楽音発生システムはここに参考のために述べ
である米国特許第！１，５１５，７９２号に説明されて
いる。第５図に示しであるシステムブロックには、４０
０に参考のために述べである特許の第１図に示しである
対応するブロック数字を加えた数字を付しである。

波形メモリ４２４は選択された楽音の完全な１ザイクル
を規定する１組のデータ点を記憶するのに用いられる。

メモリアクセス論理回路１７０の詳細は第２図に示して
あシ、その動作は上述した通りである。システムの残シ
の部分は参考のために述べである特許のそれと同じであ
る。

以下本発明の実施の態様を列記する。

１、加算器−アキュムレータ手段ハ。

その各々が周波数ナンバ一手段によシ発生した周波数ナ
ンバーを記憶する複数の第１ナンバーレジスタと。

その各々が前記複数の第１ナンバーレジスタのうちの対
応する１つに関連しておシ、累算された周波数ナンバー
を記憶する複数の第２ナンバーレジスタと。

前記複数の第１ナンバーレジスタの各々から周波数ナン
バーを逐次アクセスし、前記複数の第２ナンバーレジス
タの各対応する１つから累算された周波数ナンバーを逐
次アクセスする第３アドレッシング手段と。

前記複数の第１ナンバーレジスタからの前記アクセスさ
れた各周波数ナンバーと、前記複数の第２ナンバーレジ
スタからアクセスされた前記の対応する累算された各周
波数ナンバーとを加ａ−シて累算された周波数ナンバー
の新しい値を作シ、前記の新しい値を前記複数の第２ナ
ンバーレジスタの対応する１つに記憶する第１加η、器
とを含む。

特許請求の範囲第１項による楽器。

２、前記周波数ナンバ一手段は。

１組の周波数ナンバーを記憶する周波数ナンバーメモリ
手段と。

前記の各検出信号に応答し、対応する周波数ナンバーを
前記周波数ナンバ一手段から読出す第４アドレッシング
手段とを含む。

特許請求の範囲第１項による楽器。

６、前記第２アドレッシング手段は。

タイミング信号を与えるクロックと。

楽音波形を規定する点の振幅に対応する複数のデータ語
の数をモジュロとして前記タイミング信号をカウントし
、第１カクンタのカウント状態がその最小カウント状態
に戻る度毎にカウントリセット信号を発生させる第１カ
ウンタと。

前記第１カウンタの内容に応答し、波形メモリ手段に記
憶されているデータを読出すメモリアクセツシング手段
とを含む。

特許請求の範囲第１項による楽器。

４、選択ゲート手段は。

データラッチメモリ手段と。

前記第１カウンタの内容および前記複数の第２ナンバー
レジスタからアクセスされた前記の累算された各周波数
ナンバーに応答し、前記第１カウンタの前記内容と前記
の累算された周波数ナンバーとの間の数の差が所定の比
較数よシ小さいと同等信号を発生させる比較器手段と。

前記波形メモリ手段と前記データラッチメモリ手段との
間に置かれておシ、前記同等信号に応答して前記波形メ
モリ手段から読出された前記データ語を前記データラッ
チメモリ手段に記憶する抑止ゲートとを含む。

前記第６項による楽器。

５、楽音波形を発生させる前記手段は。

前記複数の楽音の数をモジュロとして前記の各カウント
リセット信号をカウントする第２カウンタと。

前記カウントリセット信号に応答し、前記データラッチ
手段に記憶されたデータ値を読出すラッチアドレッシン
グ手段と。

前記カウントリセット信号に応答し、前記データラッチ
手段から読出された前記データ値をアナログ信号に変換
する変換手段とを含む。

前記第４項による楽器： ６、楽音波形を発生させる前記手段は。

その各々が前記複数の楽音の１つに対応する複数のオー
ディオ増幅器手段と。

前記第２カウンタのカウント状態に応答し、前記変換手
段が発生させたアナログ信号を前記複数のオーディオ増
幅器手段の１つに転送するデータ選択手段を更に含む。

前記第５項による楽器。

７、計算手段は。

論理タイミング信号を与える論理クロック手段と。

前記波形メモリ手段に記憶された前記複数のデータ語数
をモジュロとして前記論理タイミング信号をカウントす
る語カウンタと。

前記語カウンタがその最小カウント状態に戻る度毎に増
分される高調波カウンタと。

前記論理タイミング信号に応答し前記高調波カウンタの
カウント内容をアキュムレータの内容ニ連続的に加算す
る第２加算器−アキュムレータと。

１組の三角関数値を記憶する正弦波関数表と。

前記第２加算器−アキュムレータ手段の内容に応答し、
前記正弦波関数表から三角関数値を読出す正弦波関数表
アドレッシング手段と。

前記の読出された三角関数値と前記の読出された１組の
高調波係数の１つとを乗算して出力積データ値を作る乗
算手段と。

前記出力積データ値と前記波形メモリ手段から読出され
たデータ語とを連続的に合計し、その合計した値を前記
波形メモリ手段に記憶する手段とを含む。

特許請求の範囲第１項による楽器。

８、楽音波形を規定する点を波形メモリに記憶し、逐次
読出してＤ−Ａ変換器へ転送して楽音波形に変換する錐
スイッチの鍵盤アレイを有する鍵盤楽器において。

楽音波形を規定する１組のデータ語を記憶する波形メモ
リ手段と。

検出信号に応答して周波数ナンバーを発生させる周波数
ナンバ一手段と。

鍵スィッチの前記鍵盤アレイにおける作動された各鍵ス
ィッチに応答して前記検出信号を発生させる鍵スイツチ
状態検出手段と。

前記波形メモリ手段に記憶されたデータｍ＋を逐次読出
す第１アドレッシング手段と。

前記の発生した各周波数ナンバーに応答し前記波形メモ
リ手段から読出されたデータ語を選択する選択ゲート手
段と。

前記選択ゲート手段によって選択されたデータ語から楽
音波形を発生させ、前記複数の楽音を発生させる手段と
を含む。

作動された鍵スィッチに対応する周波数において複数の
楽音を発生させる装置。

９、選択ゲート手段は。

その各々が前記周波数ナンバ一手段が発生させた周波数
ナンバーを記憶する複数の第１ナンノ（−レジスタと。

その各々が前記複数の第１ナンバーレジスタの対応する
１つに関連していて累算された周波数ナンバーを記憶す
る複数の第２ナンバーレジスタと。

前記複数の第１ナンバーレジスタの各々から周波数ナン
バーを逐次アクセスし、前記複数の第２ナンバーレジス
タの対応する１つから累算された周波数ナンバーを逐次
アクセスする第２アドレッシング手段と。

前記複数の第１ナンバーレジスタからの前記アクセスさ
れた各周波数ナンバーと前記複数の第２ナンバーレジス
タからアクセスされた前記の対応する累算された各周波
数ナンバーとを加算して累算された周波数ナンバーの新
らしい値を作シ、前記の新らしい値を前記複数の第２ナ
ンバーレジスタの対応する１つに記憶する第１加算器手
段とを含む。

前記第８項による楽器。

１０．前記第１アドレッシング手段は。

タイミング信号を与えるクロックと。

前記波形メモリ手段に記憶されたデータ語数をモジュロ
として前記タイミング信号をカウントし。

前記第１カウンタのカウント状態がその最小カウント状
態に戻る度毎にカウントリセット信号を発生させる第１
カウンタと。

前記第１カウンタの内容に応答し、前記波形メモリ手段
に記憶されたデータを読出すメモリアクセツシング手段
とを含む。

前記第８項による楽器。

１１、前記選択ゲート手段は。

データラッチメモリ手段と。

前記第１カウンタの内容と前記複数の第２ナンバーレジ
スタからアクセスされた前記の累算された各周波数ナン
バーとに応答し、前記第１カウンタの前記内容と前記累
算された周波数ナンバーとの数の差が予め選択された比
較数の値よシ小さいと同等信号を発生させる比較器手段
と。

前記同等信号に応答し、前記波形メモリ手段から読出し
た前記データ語を前記データラッチメモリ手段に記憶す
る抑止ゲートとを含む。

前記第１０項による楽器。

１２、楽音波形を発生させる前記手段は。

前記複数の楽音の数をモジュロとして前記の各カウント
リセット信号をカウントする第２カウンタと。

前記カウントリセット信号に応答し、前記データラッチ
メモリ手段に記憶されたデータ語を読出すラッチアドレ
ーツシング手段と。

前記カウントリセット信号に応答し、前記データラッチ
手段から読出された前記データ値をアナログ信号に変換
する変換手段とを含む。

前記第１０項による楽器。

１３、楽音波形を発生させる前記手段は。

その各々が前記複数の楽音の１つに対応する複数のオー
ディオ増幅器手段と。

前記第２カウンタのカウント状態に対応し、前記変換手
段が発生させたアナログ信号を前記複数のオーディオ増
幅器手段の１つに転送するデータ選択手段とを更に含む
。

前記第１２項による楽器。

１４、前記波形メモリ手段は、１７２周期データ諸値上
値いて点対称を有する楽音の波形の捧周期を規定する１
組のデータ語を記憶し。

前記選択ゲート手段は。

データラッチメモリ手段と。

前記複数の第２ナンバーレジスタからアクセスされた前
記の累算された各周波数ナンバーに応答し、前記の累算
された周波数ナンバーの値が前記波形メモリに記憶され
た前記の１組のデータ語の総数Ｎよシ大きくないならば
前記の累算された周波数ナンバーに等しい値を有する補
数演算された周波数ナンバーを発生させ、累算された周
波数ナンバーと前記波形メモリに記憶された前記１組の
データ語の総数Ｎとの差の値に等しい値を有する補数演
算された周波数ナンバーを発生させる周波数ナンバー補
数手段と。

前記第１カウンタの内容と前記の補数演舞、された周波
数ナンバーに応答し、前記第１カウンタの前記内容と前
記補数演算された周波数ナンバーとの数の差が予め選択
された比較数よシ小さいと同等信号を発生させる比較器
手段と。

前記同等信号に応答し、前記波形メモリの手段から読出
されたデータ語を選択する抑止ゲートと。

前記の累算された周波数ナンバーが前記数Ｎより大きく
ないと前記抑止ゲートによって選択されたデータ語を変
化させずにそのまま転送して前記デークラッチメモリ手
段に記憶し、前記の累算された周波数ナンバーが前記数
Ｎよシ大きいと前記抑止ゲートによって選択されたデー
タ語をその相当する２進２の補数の形に変換し前記デー
タラッチメモリ手段に記憶するデータ補数手段とを含む
。

前記第１０項による楽器。

１５、前記波形メモリ手段はμ周期データ語値について
軸対称を有する楽音波形の捧周期を規定する数Ｎの１組
のデータ語を記憶し。

前記選択ゲート手段は。

データラッチメモリ手段と。

前記複数の第２ナンバーレジスタからアクセスされた前
記の累算された各周波数ナンバーに応答し、前記の累算
された周波数ナンバーの値が前記数Ｎよシ大きくないと
前記の累算された周波数ナンバーに等しい値を有する補
数演算された周波数ナンバーを発生させ、累算された周
波数ナンバーと前記Ｎとの差の値に等しい値を有する補
数演算された周波数ナンバーを発生させる周波数ナンバ
ー補数手段と。

前記第１カウンタの内容と前記の補数演クーされた周波
数ナンバーに応答し、前記第１カウンタの前記内容と前
記補数演算された周波数ナンバーとの数の差か予め選択
された比較数の値よシ小さいと同等信号を発生させる比
較器手段と。

前記同等信号に応答し、前記波形メモリ手段から読出さ
れたデータ語を前記データラッチメモリ手段に記憶する
抑止ゲートとを含む。

前記第１０項による楽器。

１６、前記選択ゲート手段は。

その各々が前記周波数ナンバーメモリが発生させた周波
数ナンバーを記憶する複数の第１ナンバーレジスタと。

その各々が前記複数の第１ナンバーレジスタの対応する
１つに関連しておシ、累算されたレジスタナンバーを記
憶する複数の第２ナンバーレジスタと。

前記カウントリセット信号に応答し、前記複数の第１ナ
ンバーレジスタの各々に記憶された周波数ナンバーを前
記複数の第２ナンバーレジスタの対応する１つのレジス
タに累算された周波数ナンバーに加算し２合計された値
を前記複数の第２ナンバーレジスタの前記の対応する１
つに記憶する複数の第２加算器手段とを含む。

前記第１０項による楽器。

１７、前記選択ゲート手段は。

その各々が前記複数の第１ナンバーレジスタの対応する
１つに関連している複数のデータラッチメモリ手段と。

その各々が前記複数の第１ナンバーレジスタの対応する
１つに関連しておシ、前記第１カウンタの内容と前記複
数の第２ナンバーレジスタの対応する１つに記憶された
累算された周波数ナンバーとの間の数の差が予め選択さ
れた比較数の値よシ小さいと同等信号を発生させる複数
の比較器手段と。

前記の各同等信号に対応し、前記波形メモリ手段から読
出された前記データ語を前記枚数のデータラッチメモリ
手段に記憶する抑止ゲートとを含む。

前記第１６項による楽器。

１８、楽音波形を発生させる前記手段は。

楽音を規定する前記１組のデータ語のデータ語数を前記
複数の楽音数で除算した数であるＰをモジュロとして前
記タイミング信号をカウントする第２カウンタと。

前記カウントリセット信号に応答し、前記第２カランタ
の内容に対応して前記複数のデータラッチメモリ手段の
１つに記憶されたデータ語を軌出すデータラッチ加算手
段と。

前記の読出式れたデータ語をアナログ信号に変換する変
換手段とを含む。

前記第１７項による楽器。

１９゜楽音波形を発生させる前記手段は。

その各々が前記複数の楽音の１つに対応する複数のオー
ディオ増幅器手段と。

前記第２カウンタのカウント状態に対応し、前記変換手
段によって変換されたアナログ信号を前記複数のオーデ
ィオ増幅器手段の１つに転送するデータ選択手段とを含
む。

前記第１８項による楽器。

【図面の簡単な説明】

第１図は２本発明の１実施例の概略図である。 第２図は、楽音発生器の概略図である。 第３図は、奇数対称（ｏｄｄ　ｓｙｍｍｅｔｒｙ）デー
タ点を用いた楽音発生器論理の代ゎシの１変形（ｖｇｒ
ｚｉｏｎ）である。 第４図は１本発明の代わシの１変形である。 第５図は、メモリ楽音発生器における波形のために用い
られる本発明の１変形でちる。 第１図において、１１は音響システム、１２は楽音鍵盤
スイッチ、１４は音調検出・側渦装置、１６は実行制御
回路、１９は語カウンタ、２０は高調波カウンタ、２１
は加算器−アキュムレータ、２２はゲート、２３．２５
はメモリアドレスデコーダ、２４は正弦波関数表、２６
．２７は高調波係数メモリ。 ２８は乗算器、６６は加算器、６４は主レジスタ。 １００は楽音発生器、１０１は音調レジスタ。 特許出願人株式会社河合楽器製作所 代理人弁理士田坂＠重

Claims (1)

1. 【特許請求の範囲】 １、楽音波形を規定する点の振幅に対応する複数のデー
   タ語を計算サイクル期間中に計算し、逐次Ｄ−Ａ変換器
   に転送して楽音波形に変換する鍵スィッチの鍵盤アレイ
   を有する鍵盤楽器において。 １組の高調波係数を記憶する係数メモリ手段と。 前記１組の高調波係数を読出す第１アドレッシング手段
   と。 波形メモリ手段と。 前記の読出された１組の高調波係数に応答し。 楽音波形を規定する点の前記振幅に対応する前記複数の
   データ語を計算サイクルの期間中にｉｔｌ算し前記波形
   メモリ手段に記憶する手段と。 検出信号に応答して周波数ナンバーを発生させる周波数
   ナンバ一手段と。 鍵スィッチの前記純盤アレイのうちの作動された各鍵ス
   ィッチに応答して前記検出信号を発生させる鍵スイツチ
   状態検出手段と。 発生した前記の各周波数ナンバーをアキュムレータの内
   容に連続的に加算して累算された周波数ナンバーを作る
   第１加算器−７キユムレ一タ手段と。 前記波形メモリ手段に記憶されたデータ語を逐次読出す
   第２アドレッシング手段と。 前記累算された周波数ナンバーに応答し、前記波形メモ
   リ手段がら読出されたデータ語を選択する選択ケート手
   段と。 前記選択ゲート手段によって選択されたデータ語から計
   算サイクルの期間中に楽音波形を発生させ、前記複数の
   楽音を発生させる手段とを含む。 作動された鍵スィッチに対応する周波数で複数の楽音を
   発生させる複音発生装置。