JPH06244718A - 電圧制御発振回路およびcrt表示装置 - Google Patents

電圧制御発振回路およびcrt表示装置

Info

Publication number
JPH06244718A
JPH06244718A JP5050055A JP5005593A JPH06244718A JP H06244718 A JPH06244718 A JP H06244718A JP 5050055 A JP5050055 A JP 5050055A JP 5005593 A JP5005593 A JP 5005593A JP H06244718 A JPH06244718 A JP H06244718A
Authority
JP
Japan
Prior art keywords
circuit
current
oscillation frequency
voltage
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5050055A
Other languages
English (en)
Inventor
Yoshifumi Nagai
芳文 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5050055A priority Critical patent/JPH06244718A/ja
Publication of JPH06244718A publication Critical patent/JPH06244718A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】コンデンサの充放電を利用した簡易なIC化に
適した回路でありながら、調整が簡単な構成の電圧制御
発振回路およびCRT表示装置を実現する。 【構成】電圧制御発振回路20の自走発振周波数が許容
範囲の中央値f0になるような設計値の出力電流を生成
するカレントミラー回路22は、トランジスタTr1,
Tr2にマルチエミッタ形トランジスタが用いられ、こ
れらのエミッタラインに切断可能部位22a〜22dが
設けられ、1つを切断するとほぼ許容範囲の幅に対応し
た周波数だけ自走発振周波数が変化する。そして、IC
がパッケージングされる前に切断可能部位の切断によっ
て自走発振周波数が調整される。これにより、切断回数
が少なくて調整が簡単になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電圧制御発振回路お
よびCRT表示装置に関し、詳しくは、オーディオ機器
や映像機器等の信号処理回路に用いられる電圧制御発振
回路の改良、およびこの電圧制御発振回路を有するCR
T表示装置に関する。
【0002】
【従来の技術】CRT表示装置は、偏向回路を有し、電
子ビームを掃引するための掃引信号を発生している。す
なわち、コンポジット映像信号から同期分離された水平
同期信号Aに基づいてドライブパルスEを生成し、これ
を掃引信号とする。水平同期信号Aはジッタ等の変動が
多く、これを直接に掃引信号の基準タイミングとしたの
では、表示映像のちらつき等の不都合が発生する。そこ
で、かかる不都合を避けるべく、水平同期信号Aに追従
しながらも変動の少ない発振信号を発生し、これを基準
信号として掃引信号を生成することが要請される。そし
て、通常、このような発振信号の発生には電圧制御発振
回路が用いられる。
【0003】従来の電圧制御発振回路を用いたCRT表
示装置の偏向回路の例を図2と図3に示す。図2の例
は、水平同期信号よりもかなり高い周波数で電圧制御発
振回路(VCO)を発振させ、水平同期信号Aとの位相
比較によって発振周波数の定まる発振出力をデジタルの
カウンタでカウントダウンし、さらにこのカウント値か
らパルス発生回路3でドライブドライブパルスEを生成
する。これは、高い周波数での安定した発振を得るため
に、電圧制御発振回路にセラミックス振動子や水晶発振
器が接続される。
【0004】また、図3の例は、水平同期信号と同等の
周波数で電圧制御発振回路を発振させるものである。こ
の電圧制御発振回路は、コンデンサC1が接続され、こ
のコンデンサC1に対する充放電によって発生する充放
電電圧Cを波形整形してドライブパルスEを生成する。
この電圧制御発振回路は、全てがアナログなので回路が
簡易なもので済むという利点があるのに対し、自走発振
周波数がばらつき易いという欠点がある。このため、こ
の電圧制御発振回路には、自走発振周波数を調整するた
めの調整回路が必要とされる。そして、この調整回路の
一部として接続された個別素子の可変抵抗器を操作する
ことにより、電圧制御発振回路の自走発振周波数が規格
で定められた水平同期信号の周波数になるように調整さ
れる。
【0005】
【発明が解決しようとする課題】このように従来の電圧
制御発振回路およびCRT表示装置では、セラミックス
振動子や水晶発振器を使用する方式と、コンデンサを使
用する方式とが一般的である。しかし、前者は、セラミ
ックス振動子等が高価なため、部品原価に関するコスト
制約等の観点から採用できる場合が高級品に限られると
いう不都合がある。特に、ほとんどの回路がIC化され
る今日では、高価な個別部品はコスト削減の障害とな
る。
【0006】一方、後者は、かかる制約のない簡易な回
路であるが、上述の如く自走発振周波数の調整が必要で
ある。この調整は電圧制御発振回路を含めた周辺の回路
全体が組み上がってから行わざるを得ない。このことか
ら、調整作業は厄介であり、調整コストがかさんでしま
う。このため、簡易な回路の割には、最終コストがそれ
程には小さくならず、問題である。この発明の目的は、
このような従来技術の問題点を解決するものであって、
コンデンサの充放電を利用した簡易なIC化に適した回
路でありながら、調整が簡単な構成の電圧制御発振回路
およびこれを有するCRT表示装置を実現することであ
る。
【0007】
【課題を解決するための手段】このような目的を達成す
るこの発明の電圧制御発振回路の構成は、制御電圧に応
じて出力信号の発振周波数が制御される電圧制御発振回
路において、一定値の入力電流を反転して出力電流を生
成するカレントミラー回路と、前記制御電圧を受けこの
制御電圧を前記カレントミラー回路の前記出力電流によ
り決定される変換比率で電流に変換することにより変換
電流を生成する電圧電流変換回路と、前記変換電流を受
けこの変換電流でコンデンサを充電又は放電することに
より前記出力信号としての発振信号を生成する充放電発
振回路と、を備え、前記カレントミラー回路は、設計上
前記出力電流が前記発振周波数についての自走発振周波
数を所定の許容範囲のほぼ中央に対応付けるように設定
され、1チップIC内に集積化され、入力側トランジス
タと出力側トランジスタとの双方にマルチエミッタ形ト
ランジスタあるいは並列接続の複数のトランジスタが用
いられ、これらトランジスタのそれぞれは、少なくとも
1つのエミッタラインが前記IC内で切断可能であり、
前記エミッタラインの何れか1つを切断するとほぼ前記
許容範囲の幅に対応した周波数だけ前記自走発振周波数
が変化するように前記エミッタラインのそれぞれを流れ
る電流の値が設定されているものである。
【0008】先の目的を達成するこの発明のCRT表示
装置の構成は、上記の電圧制御発振回路を有し、この電
圧制御発振回路の前記充放電発振回路の前記コンデンサ
の充放電電圧又はこれの増幅信号を掃引信号として用い
るものである。
【0009】
【作用】このような構成のこの発明の電圧制御発振回路
およびCRT表示装置では、コンデンサの充放電を利用
した簡易な回路構成を採用し、さらにその調整回路とし
てトランジスタからなるカレントミラー回路を採用して
いる。よって、この回路はIC化に適する。また、自走
発振周波数を調整するためのカレントミラー回路は、マ
ルチエミッタ形トランジスタ等のエミッタラインが切断
可能である。そして、この切断によって許容範囲の幅に
対応した周波数だけ自走発振周波数が変化する。そこ
で、ICチップがパッケージングされる前に、このIC
チップ内の回路における自走発振周波数を測定し、ばら
つきがひどくて許容範囲外のときには、その外れ方の程
度に応じた数だけエミッタラインを切断する。これによ
って、自走発振周波数が許容範囲内に収まるように調整
することができる。
【0010】さらに、設計上は自走発振周波数が所定の
許容範囲のほぼ中央値に対応付けられている。このこと
から、複数のICにおける自走発振周波数のばらつき
は、通常、許容範囲に収まるものの比率が最も高く、許
容範囲からの外れ方の程度の大きいものほど比率が少な
くなる。すなわち、調整の最も簡単な切断不要のものが
最も多く、調整工数のかかる切断数の多いものほど発生
頻度が少ない。したがって、製造した全製品についての
平均を見れば調整工数は少なくて済む。つまり、全体と
しての調整が簡単である。
【0011】
【実施例】以下、この発明の構成の電圧制御発振回路の
一実施例について、CRT表示装置の偏向回路への適用
例を図1に示す。(a)は、偏向回路のブロック図であ
り、(b)は、その中のVCOすなわち電圧制御発振回
路のブロック図であり、(c)は、その調整回路として
のカレントミラー回路であり、(d)は、無調整のまま
の電圧制御発振回路における自走発振周波数のばらつき
を示す分布図である。ここで、1は、いわゆるAFCの
機能を果たすための位相比較回路である。これは、パル
ス化されてフィードバックされた発振信号Cの位相と、
コンポジット映像信号から分離された水平同期信号Aの
位相とを比較する。そして、これらの位相のずれの程度
に応じた値の制御電圧Bを生成し、電圧制御発振回路
(VCO)20に送出する。なお、詳細回路については
図示を割愛するが、通常ローパスフィルタがこれに内蔵
又は後置され、これによって、制御電圧Bは穏やかに変
化する。
【0012】20は、コンデンサC1への充放電を利用
した電圧制御発振回路(VCO)である。その詳細を図
1(b)に示すが、これは、制御電圧Bを受けこの制御
電圧Bを変換電流B’に変換する電圧電流変換回路すな
わちV/I変換回路21と、変換電流B’を受けこの変
換電流B’でコンデンサC1を充電又は放電することに
より発振する充放電発振回路23とからなる。充放電発
振回路23からは、コンデンサの充放電電圧が鋸歯状波
であることからこの充放電電圧がそのまま発振信号Cと
して出力される。
【0013】3は、パルス発生回路である。この発振信
号Cがパルス発生回路3によって波形整形されドライブ
パルスEが生成される。そして、このドライブパルスE
が偏向回路の出力信号とされ、掃引信号としてCRTの
電子ビームを掃引するために用いられる。また、発振信
号Cは、バッファー4を介して位相比較回路1へフィー
ドバックされる。これにより、発振信号Cひいてはドラ
イブパルスEが水平同期信号に穏やかに追従し、タイミ
ング変動の少ない掃引信号が得られる。
【0014】V/I変換回路21は、IC化を考慮して
差動トランジスタ対21aを主体として構成され、その
動作電流Iを定電流回路22が供給する。この定電流回
路22の具体的な構成は、(c)に図示するが、マルチ
エミッタ形のトランジスタTr1を入力側トランジスタ
とし、やはりマルチエミッタ形のトランジスタTr2を
出力側トランジスタとするカレントミラーが主体であ
る。なお、マルチエミッタ形のトランジスタに替えて並
列接続の複数のトランジスタを用いてもよい。このカレ
ントミラーは、定電流iを受け、これに対応した反転電
流Iを出力電流として生成する。この反転電流Iがその
まま差動トランジスタ対21aの動作電流Iとされる。
この定電流iと反転電流Iとは、設計上は、電圧制御発
振回路20の自走発振周波数が所定の許容範囲のほぼ中
央すなわち後述のf0に対応付けられるように定められ
る。
【0015】定電流回路22におけるトランジスタTr
1の2つのエミッタラインにはそれぞれレーザトリミン
グ可能な切断対象部位22c,22dが設けられ、さら
にトランジスタTr2の2つのエミッタラインにはそれ
ぞれレーザトリミング可能な切断対象部位22a,22
bが設けられている。切断対象部位22aや22bが切
断されると、カレントミラーのミラー比が大きくなり、
反転電流Iすなわち動作電流Iも増大する。一方、切断
対象部位22cや22dが切断されると、カレントミラ
ーのミラー比が小さくなり、動作電流Iが減少する。つ
まり、切断対象部位22a,22b,22c,22dの
切断によって、動作電流Iを変更することができる。
【0016】また、V/I変換回路21での電圧電流の
変換比率は動作電流Iによって制御可能であり、この変
換比率が変えられると電圧制御発振回路20の自走発振
周波数も変化する。そこで、これらのことから、切断対
象部位22a,22b,22c,22dを切断すること
で、定電流回路22は電圧制御発振回路20における自
走発振周波数に対する調整回路として機能する。したが
って、この電圧制御発振回路20は、コンデンサC1を
除いて調整回路(22)までもIC化できる。また、パ
ッケージング前にレーザトリミング等によって調整が容
易に行える。かかる調整の済んだICは、その後は、調
整不要の部品としての価値を発揮することができる。
【0017】具体的に説明するために、自走発振周波数
の設計目標値をf0とし、自走発振周波数に対する許容
範囲を±αとする。かかる許容範囲に対しては、切断対
象部位22a,22b,22c,22dの全てが未切断
の状態のとき、すなわち無調整のときの自走発振周波数
がf0に対応付けられるように電流i等が設計される。
また、切断対象部位22a,22b,22c,22d何
れかが切断されるとほぼ2αだけ自走発振周波数が変化
するように設計上は各エミッタラインを流れる電流値が
定められる。すると、電圧制御発振回路20における自
走発振周波数のばらつきは、(d)に太線で示す分布の
如く、周波数f0を中心とするガウス曲線にほぼ従う。
【0018】この場合、切断による調整作業の不要な許
容範囲R(周波数f0−α〜f0+α)が最も発生比率
の高い範囲となる。未調整時の自走発振周波数が範囲Q
(周波数f0−3α〜f0−α)のときには、切断対象
部位22c,22dの何れか一方を切断すればよい。こ
れにより、周波数が+2α変化して、自走発振周波数を
許容範囲Rに収めることができる。逆に未調整時の自走
発振周波数が範囲S(周波数f0+α〜f0+3α)の
ときには、断対象部位22a,22bの何れか一方を切
断すればよい。これにより、周波数が−2α変化して、
やはり自走発振周波数を許容範囲Rに収めることができ
る。一回の切断で調整作業の完了する範囲Q,Sが次に
比率の高い範囲となる。
【0019】未調整時の自走発振周波数が範囲P(周波
数f0−5α〜f0−3α)のときには、切断対象部位
22c,22dの両方を切断すればよい。これにより、
周波数が+4α変化して、自走発振周波数を許容範囲R
に収めることができる。未調整時の自走発振周波数が範
囲T(周波数f0+3α〜f0+5α)のときには、や
はり断対象部位22a,22bの両方を切断すればよ
い。これにより、周波数が−4α変化して、自走発振周
波数を許容範囲Rに収めることができる。調整作業に複
数回の切断を要する範囲P,Tは、発生比率が低い範囲
となる。
【0020】つまり、切断回数の少ないICの比率が高
く、切断回数の多いICの比率が低い。これによって、
製造されたIC全てに要する切断回数の合計は、ほぼ最
小化される。したがって、調整作業に要する全体工数が
少なくて済む。なお、IC内のラインの切断は通常レー
ザを用いて行われ、これには、切断部位の一部が熔けて
飛散し他の部分に損傷を与えることがあるという短所も
あるが、切断個数が少なくて済む本発明はこの点に関し
ても有利である。
【0021】
【発明の効果】以上の説明から理解できるように、この
発明の構成の電圧制御発振回路およびCRT表示装置に
あっては、一定値の入力電流を反転して出力電流を生成
するカレントミラー回路と、この制御電圧をカレントミ
ラー回路の出力電流に応じた変換比率で電流に変換する
ことにより変換電流を生成する電圧電流変換回路と、こ
の変換電流でコンデンサを充電又は放電することにより
出力信号としての発振信号を生成する充放電発振回路
と、を備え、カレントミラー回路は、設計上その出力電
流が自走発振周波数を所定の許容範囲のほぼ中央に対応
付けるように設定され、1チップIC内に集積化され、
入力側トランジスタと出力側トランジスタとの双方にマ
ルチエミッタ形トランジスタが用いられ、これらトラン
ジスタのそれぞれは、少なくとも1つのエミッタライン
が切断可能であり、エミッタラインの何れか1つを切断
するとほぼ許容範囲の幅に対応した周波数だけ自走発振
周波数が変化するようにエミッタラインのそれぞれを流
れる電流の値が設定されている。これにより、コンデン
サの充放電を利用した簡易なIC化に適した回路であり
ながら、調整が簡単になる。その結果、調整工数をも含
めた全体のコストを低減することができるという効果が
ある。
【図面の簡単な説明】
【図1】図1は、この発明の構成の電圧制御発振回路の
一実施例について、CRT表示装置の偏向回路への適用
例を示す。(a)は、偏向回路のブロック図である。
(b)は、その中の電圧制御発振回路のブロック図であ
る。(c)は、その調整回路としてのカレントミラー回
路である。(d)は、無調整のままの電圧制御発振回路
における自走発振周波数のばらすきを示す分布図であ
る。
【図2】図2は、従来の電圧制御発振回路を用いたCR
T表示装置の偏向回路の例である。
【図3】図3は、従来の電圧制御発振回路を用いたCR
T表示装置の偏向回路の他の例である。
【符号の説明】
1 位相比較回路 3 パワーアンプ 4 パルス発生回路 20 電圧制御発振回路 21 V/I変換回路 21a 差動トランジスタ対 22 定電流回路(カレントミラー回路) 22a,22b,22c,22d 切断対象部位 23 充放電発振回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】制御電圧に応じて出力信号の発振周波数が
    制御される電圧制御発振回路において、 一定値の入力電流を反転して出力電流を生成するカレン
    トミラー回路と、前記制御電圧を受けこの制御電圧を前
    記カレントミラー回路の前記出力電流により決定される
    変換比率で電流に変換することにより変換電流を生成す
    る電圧電流変換回路と、前記変換電流を受けこの変換電
    流でコンデンサを充電又は放電することにより前記出力
    信号としての発振信号を生成する充放電発振回路と、を
    備え、 前記カレントミラー回路は、設計上前記出力電流が前記
    発振周波数についての自走発振周波数を所定の許容範囲
    のほぼ中央に対応付けるように設定され、1チップIC
    内に集積化され、入力側トランジスタと出力側トランジ
    スタとの双方にマルチエミッタ形トランジスタあるいは
    並列接続の複数のトランジスタが用いられ、これらトラ
    ンジスタのそれぞれは、少なくとも1つのエミッタライ
    ンが前記IC内で切断可能であり、前記エミッタライン
    の何れか1つを切断するとほぼ前記許容範囲の幅に対応
    した周波数だけ前記自走発振周波数が変化するように前
    記エミッタラインのそれぞれを流れる電流の値が設定さ
    れていることを特徴とする電圧制御発振回路。
  2. 【請求項2】請求項1記載の電圧制御発振回路を有し、
    この電圧制御発振回路の前記充放電発振回路の前記コン
    デンサの充放電電圧又はこれの増幅信号を掃引信号とし
    て用いることを特徴とするCRT表示装置。
JP5050055A 1993-02-16 1993-02-16 電圧制御発振回路およびcrt表示装置 Pending JPH06244718A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5050055A JPH06244718A (ja) 1993-02-16 1993-02-16 電圧制御発振回路およびcrt表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5050055A JPH06244718A (ja) 1993-02-16 1993-02-16 電圧制御発振回路およびcrt表示装置

Publications (1)

Publication Number Publication Date
JPH06244718A true JPH06244718A (ja) 1994-09-02

Family

ID=12848319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5050055A Pending JPH06244718A (ja) 1993-02-16 1993-02-16 電圧制御発振回路およびcrt表示装置

Country Status (1)

Country Link
JP (1) JPH06244718A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205853B2 (en) 2005-03-28 2007-04-17 Kabushiki Kaisha Toshiba Method to configure phase-locked loop dividing ratio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205853B2 (en) 2005-03-28 2007-04-17 Kabushiki Kaisha Toshiba Method to configure phase-locked loop dividing ratio

Similar Documents

Publication Publication Date Title
US4496977A (en) Synchronizing circuit for matrix television set
JPH0879068A (ja) 電圧制御発振器およびフェーズロックドループ回路
US5900754A (en) Delay control circuit
JPS61502437A (ja) 周波数制御発振器
JPH06244718A (ja) 電圧制御発振回路およびcrt表示装置
JP2773703B2 (ja) Pll回路
JPH06105963B2 (ja) テレビジヨン受信機用遅延線の校正用制御回路
JPH07176996A (ja) 電流制御発振器
JPH08509338A (ja) 切換えアクティブ素子を具えた発振器
JPS5925401B2 (ja) クロツクパルス発生装置
JP2706088B2 (ja) 周波数発生装置
JP3294116B2 (ja) 半導体集積回路
JPH02277311A (ja) ゲート処理発振器
JPH07231223A (ja) 周波数逓倍回路
US4806883A (en) Multifrequency oscillator circuit
JPS6151828B2 (ja)
JPH0368203A (ja) 圧電振動子による電圧制御発振回路
JPH10126719A (ja) 3相クロックパルス発生回路
JP3276718B2 (ja) マイクロコンピュータ
JPH06350447A (ja) 自動周波数制御回路
JPS5857948B2 (ja) 電磁偏向装置
JPH03192812A (ja) 電圧制御発振回路
JP3088151B2 (ja) 半導体集積回路
JPH04117706A (ja) 半導体集積装置
KR940000257Y1 (ko) 텔레비젼 수상기의 자동주파수 제어회로