JPH06244422A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06244422A JPH06244422A JP2938293A JP2938293A JPH06244422A JP H06244422 A JPH06244422 A JP H06244422A JP 2938293 A JP2938293 A JP 2938293A JP 2938293 A JP2938293 A JP 2938293A JP H06244422 A JPH06244422 A JP H06244422A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- drain
- thin film
- source
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】ＯＮ／ＯＦＦ比の大きいＴＦＴの実現と、それ
を安価に信頼性高く作製する製造方法を提供する。 【構成】ＴＦＴの半導体層３に添加される不純物イオン
８に濃度分布を持たせてこれに対応した抵抗分布を形成
し、ドレイン端１０ｃを相対的に高抵抗領域にする。こ
のことにより、逆バイアス時のＯＦＦ電流が抑制される
ので、ＯＮ／ＯＦＦ比を大きくとれる。しかも、この不
純物の濃度分布が半導体層３の膜厚方向に形成されるの
で、不純物イオン８添加の際のマスク工程が一度で済
み、半導体層３の各層の間でのパターンずれが起こらな
い。
を安価に信頼性高く作製する製造方法を提供する。 【構成】ＴＦＴの半導体層３に添加される不純物イオン
８に濃度分布を持たせてこれに対応した抵抗分布を形成
し、ドレイン端１０ｃを相対的に高抵抗領域にする。こ
のことにより、逆バイアス時のＯＦＦ電流が抑制される
ので、ＯＮ／ＯＦＦ比を大きくとれる。しかも、この不
純物の濃度分布が半導体層３の膜厚方向に形成されるの
で、不純物イオン８添加の際のマスク工程が一度で済
み、半導体層３の各層の間でのパターンずれが起こらな
い。
Description
【０００１】
【産業上の利用分野】本発明は表示装置等で広く用いら
れているスイッチング素子としての薄膜トランジスタ
（以下、ＴＦＴと略称する）およびその製造方法に関す
る。
れているスイッチング素子としての薄膜トランジスタ
（以下、ＴＦＴと略称する）およびその製造方法に関す
る。
【０００２】
【従来の技術】図５に従来のＴＦＴの一例の概略構成を
示す。このＴＦＴはガラス等の絶縁性基板１の上に金属
薄膜から成るソース電極２ａとドレイン電極２ｂが所定
の距離をおいて配設されている。このソース電極２ａと
ドレイン電極２ｂを覆って、多結晶シリコンの薄膜から
成る半導体層３が形成されている。この半導体層３が前
記ソース電極２ａおよびドレイン電極２ｂのそれぞれに
対応する部分にはリンやボロン等の不純物イオンが添加
されている。不純物イオンが添加された半導体層３のそ
れぞれの部分が半導体層のソース１０ａおよび半導体層
のドレイン１０ｂである。半導体層３の中央部１０ｄは
不純物を含有しない多結晶シリコン層である。また、半
導体層のソース１０ａおよび半導体層のドレイン１０ｂ
のそれぞれの中央部寄りの端部がドレイン端１０ｃであ
る。この半導体層３全体を覆って基板表面全面にゲート
絶縁膜４が形成されている。このゲート絶縁膜４に接し
半導体層３に交差してゲート電極６が形成されている。
示す。このＴＦＴはガラス等の絶縁性基板１の上に金属
薄膜から成るソース電極２ａとドレイン電極２ｂが所定
の距離をおいて配設されている。このソース電極２ａと
ドレイン電極２ｂを覆って、多結晶シリコンの薄膜から
成る半導体層３が形成されている。この半導体層３が前
記ソース電極２ａおよびドレイン電極２ｂのそれぞれに
対応する部分にはリンやボロン等の不純物イオンが添加
されている。不純物イオンが添加された半導体層３のそ
れぞれの部分が半導体層のソース１０ａおよび半導体層
のドレイン１０ｂである。半導体層３の中央部１０ｄは
不純物を含有しない多結晶シリコン層である。また、半
導体層のソース１０ａおよび半導体層のドレイン１０ｂ
のそれぞれの中央部寄りの端部がドレイン端１０ｃであ
る。この半導体層３全体を覆って基板表面全面にゲート
絶縁膜４が形成されている。このゲート絶縁膜４に接し
半導体層３に交差してゲート電極６が形成されている。
【０００３】このような構造のＴＦＴにおいては、逆バ
イアス時、ゲート電圧がソース電圧よりも低くなると、
ドレイン端１０ｃが高電界となり、上記半導体層３のゲ
ート電極下のチャネル部にＯＦＦ電流が流れる。この
時、図６に示すようなドレイン電流がドレイン・ソース
間に流れるので、大きなＯＮ／ＯＦＦ比がとれず、この
ような構造のＴＦＴは液晶ディスプレイ等に用いられる
画素トランジスタには不適である。そこで、このＯＦＦ
電流を抑制するため、従来よりＬＤＤ（ｌｉｇｈｔｌｙ
ｄｏｐｅｄ ｄｒａｉｎ）構造のＴＦＴが開発されて
いる。
イアス時、ゲート電圧がソース電圧よりも低くなると、
ドレイン端１０ｃが高電界となり、上記半導体層３のゲ
ート電極下のチャネル部にＯＦＦ電流が流れる。この
時、図６に示すようなドレイン電流がドレイン・ソース
間に流れるので、大きなＯＮ／ＯＦＦ比がとれず、この
ような構造のＴＦＴは液晶ディスプレイ等に用いられる
画素トランジスタには不適である。そこで、このＯＦＦ
電流を抑制するため、従来よりＬＤＤ（ｌｉｇｈｔｌｙ
ｄｏｐｅｄ ｄｒａｉｎ）構造のＴＦＴが開発されて
いる。
【０００４】ＬＤＤ構造のＴＦＴは、その半導体層３に
おいて、それぞれの部分の不純物濃度が均一でない構造
をとる。このＴＦＴの半導体層１０ｄと半導体層のソー
ス１０ａとにはさまれた部分およびＴＦＴの半導体層１
０ｄと半導体層のドレイン１０ｂとにはさまれた部分、
すなわちそれぞれのドレイン端１０ｃは半導体層のソー
ス１０ａや半導体層のドレイン１０ｂよりも不純物濃度
が低く、ここが抵抗の大きな抵抗層となっている。こう
することにより、ドレイン端１０ｃでの電界集中を小さ
くしてＯＦＦ電流を抑えている。
おいて、それぞれの部分の不純物濃度が均一でない構造
をとる。このＴＦＴの半導体層１０ｄと半導体層のソー
ス１０ａとにはさまれた部分およびＴＦＴの半導体層１
０ｄと半導体層のドレイン１０ｂとにはさまれた部分、
すなわちそれぞれのドレイン端１０ｃは半導体層のソー
ス１０ａや半導体層のドレイン１０ｂよりも不純物濃度
が低く、ここが抵抗の大きな抵抗層となっている。こう
することにより、ドレイン端１０ｃでの電界集中を小さ
くしてＯＦＦ電流を抑えている。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な従来のＬＤＤ構造のＴＦＴは以下のような手順で作製
される。図７にその作製工程の概略を示す。図７（ａ）
は、ガラス基板１上に、後にＴＦＴの構成要素となる種
々の薄膜が積層された状態である。
な従来のＬＤＤ構造のＴＦＴは以下のような手順で作製
される。図７にその作製工程の概略を示す。図７（ａ）
は、ガラス基板１上に、後にＴＦＴの構成要素となる種
々の薄膜が積層された状態である。
【０００６】この状態になるまでには、まずガラス基板
１上に多結晶シリコンから成る半導体層３を所定の形状
でパターニングする。この半導体層３を覆って基板全面
にゲート絶縁膜４を形成する。さらに、このゲート絶縁
膜４を覆ってゲート電極の材料である金属膜５を積層す
る。
１上に多結晶シリコンから成る半導体層３を所定の形状
でパターニングする。この半導体層３を覆って基板全面
にゲート絶縁膜４を形成する。さらに、このゲート絶縁
膜４を覆ってゲート電極の材料である金属膜５を積層す
る。
【０００７】この図７（ａ）に示す状態から、まず図７
（ｂ）に示すように金属膜５上に半導体層３に交差して
感光性レジスト７をパターン形成する。この感光性レジ
スト７をもとにして金属膜５をエッチングしてゲート電
極６を形成する。ゲート電極６の形成後、このゲート電
極６およびこのゲート電極６上の感光性レジスト７を第
１のマスクにして不純物８を半導体層３の両側部に添加
する。これが図７（ｃ）の状態である。そしてゲート電
極６で遮られて不純物８が添加されなかった半導体層３
は多結晶シリコンのままであり、この部分がＴＦＴの半
導体層１０ｄとなる。
（ｂ）に示すように金属膜５上に半導体層３に交差して
感光性レジスト７をパターン形成する。この感光性レジ
スト７をもとにして金属膜５をエッチングしてゲート電
極６を形成する。ゲート電極６の形成後、このゲート電
極６およびこのゲート電極６上の感光性レジスト７を第
１のマスクにして不純物８を半導体層３の両側部に添加
する。これが図７（ｃ）の状態である。そしてゲート電
極６で遮られて不純物８が添加されなかった半導体層３
は多結晶シリコンのままであり、この部分がＴＦＴの半
導体層１０ｄとなる。
【０００８】続いてゲート電極６形成時のゲート電極パ
ターンの感光性レジスト７を剥離し、代わりに２回目の
不純物８添加の際に必要な第２のマスク９をゲート電極
６を覆って形成する。この第２のマスク９は前記ＴＦＴ
の半導体層１０ｄの両端のそれぞれから所定の距離だけ
半導体層３を覆う形にする。第２のマスク９の載置に引
き続いて、半導体層３へ２回目の不純物添加を行う。第
２のマスク９によって２回目の不純物８の添加を受けな
かった部分は、低濃度の不純物層と不純物の添加が全く
無い多結晶シリコンの部分から成る。そして、この不純
物の添加を全く受けなかった多結晶シリコンの部分、す
なわち、ＴＦＴの半導体層１０ｄの両側部のそれぞれが
半導体層のソース１０ａおよび半導体層のドレイン１０
ｂである。これら半導体層のソース１０ａおよび半導体
層のドレイン１０ｂはそれぞれ不純物が低濃度の部分と
高濃度の部分とから成る。その後、２回目の不純物８添
加の際に用いた第２のマスクを剥離する。
ターンの感光性レジスト７を剥離し、代わりに２回目の
不純物８添加の際に必要な第２のマスク９をゲート電極
６を覆って形成する。この第２のマスク９は前記ＴＦＴ
の半導体層１０ｄの両端のそれぞれから所定の距離だけ
半導体層３を覆う形にする。第２のマスク９の載置に引
き続いて、半導体層３へ２回目の不純物添加を行う。第
２のマスク９によって２回目の不純物８の添加を受けな
かった部分は、低濃度の不純物層と不純物の添加が全く
無い多結晶シリコンの部分から成る。そして、この不純
物の添加を全く受けなかった多結晶シリコンの部分、す
なわち、ＴＦＴの半導体層１０ｄの両側部のそれぞれが
半導体層のソース１０ａおよび半導体層のドレイン１０
ｂである。これら半導体層のソース１０ａおよび半導体
層のドレイン１０ｂはそれぞれ不純物が低濃度の部分と
高濃度の部分とから成る。その後、２回目の不純物８添
加の際に用いた第２のマスクを剥離する。
【０００９】最後に半導体層３の両側部に形成された不
純物の高濃度領域、すなわちＴＦＴのソース１０ａおよ
びＴＦＴのドレイン１０ｂの位置のゲート絶縁膜４上に
電極を形成する。ＴＦＴのソース１０ａの上に形成され
るのがソース電極２ａ、ＴＦＴのドレイン１０ｂの上に
形成されるのがドレイン電極２ｂである。これが図７
（ｄ）の状態である。
純物の高濃度領域、すなわちＴＦＴのソース１０ａおよ
びＴＦＴのドレイン１０ｂの位置のゲート絶縁膜４上に
電極を形成する。ＴＦＴのソース１０ａの上に形成され
るのがソース電極２ａ、ＴＦＴのドレイン１０ｂの上に
形成されるのがドレイン電極２ｂである。これが図７
（ｄ）の状態である。
【００１０】以上の作製方法では２回の不純物添加の際
のそれぞれで別々のマスク７、９の形成が必要で、マス
ク形成時にパターンずれが生じたり作製工程が多い等の
欠点を有している。
のそれぞれで別々のマスク７、９の形成が必要で、マス
ク形成時にパターンずれが生じたり作製工程が多い等の
欠点を有している。
【００１１】本発明は、このような課題を解決するため
になされたものであり、半導体層の各層同士にパターン
ずれが無く、従って信頼性の高いＬＤＤ構造のＴＦＴと
その作製方法を提供することを目的とする。
になされたものであり、半導体層の各層同士にパターン
ずれが無く、従って信頼性の高いＬＤＤ構造のＴＦＴと
その作製方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁性基板上に形成された半導体層と、該半導体
層に不純物が添加されて形成されたソースおよびドレイ
ンと、該半導体層に交差して間にゲート絶縁膜を挟んで
形成されたゲート電極とを有する薄膜トランジスタにお
いて、該ソースおよびドレインの不純物濃度が該絶縁性
基板から該ゲート絶縁膜にかけて小さくなっている薄膜
トランジスタであり、そのことにより上記目的が達成さ
れる。
タは、絶縁性基板上に形成された半導体層と、該半導体
層に不純物が添加されて形成されたソースおよびドレイ
ンと、該半導体層に交差して間にゲート絶縁膜を挟んで
形成されたゲート電極とを有する薄膜トランジスタにお
いて、該ソースおよびドレインの不純物濃度が該絶縁性
基板から該ゲート絶縁膜にかけて小さくなっている薄膜
トランジスタであり、そのことにより上記目的が達成さ
れる。
【００１３】好ましくは、前記半導体層を多結晶シリコ
ンで形成する。
ンで形成する。
【００１４】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上に形成された半導体層と、該半導体層に不
純物が添加されて形成されたソースおよびドレインと、
該半導体層に交差して間にゲート絶縁膜を挟んで形成さ
れたゲート電極とを有する薄膜トランジスタの製造方法
において、該絶縁性基板上に第１の導電性薄膜を堆積す
る工程と、該第１の導電性薄膜をパターニングしてソー
ス電極とドレイン電極を形成する工程と、該ソース電極
とドレイン電極を覆って該絶縁性基板表面に該半導体層
をパターン形成する工程と、該半導体層を覆って、該絶
縁性基板表面全面に該ゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に接して、該絶縁性基板表面全面に第
２の導電性薄膜を形成する工程と、該第２の導電性薄膜
上であって、該ソース電極およびドレイン電極の間に該
半導体層に交差して感光レジストを載置する工程と、該
第２の導電性薄膜をエッチングして該ゲート電極を形成
する工程と、該ゲート電極側から、該ゲート電極をマス
クにして該半導体層に不純物を注入するにあたり、該絶
縁性基板側から該ゲート絶縁膜にかけて不純物濃度が小
さくなっていくように注入する工程と、該感光レジスト
を剥離する工程とを包含する薄膜トランジスタの製造方
法であって、そのことにより上記目的が達成される。
絶縁性基板上に形成された半導体層と、該半導体層に不
純物が添加されて形成されたソースおよびドレインと、
該半導体層に交差して間にゲート絶縁膜を挟んで形成さ
れたゲート電極とを有する薄膜トランジスタの製造方法
において、該絶縁性基板上に第１の導電性薄膜を堆積す
る工程と、該第１の導電性薄膜をパターニングしてソー
ス電極とドレイン電極を形成する工程と、該ソース電極
とドレイン電極を覆って該絶縁性基板表面に該半導体層
をパターン形成する工程と、該半導体層を覆って、該絶
縁性基板表面全面に該ゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に接して、該絶縁性基板表面全面に第
２の導電性薄膜を形成する工程と、該第２の導電性薄膜
上であって、該ソース電極およびドレイン電極の間に該
半導体層に交差して感光レジストを載置する工程と、該
第２の導電性薄膜をエッチングして該ゲート電極を形成
する工程と、該ゲート電極側から、該ゲート電極をマス
クにして該半導体層に不純物を注入するにあたり、該絶
縁性基板側から該ゲート絶縁膜にかけて不純物濃度が小
さくなっていくように注入する工程と、該感光レジスト
を剥離する工程とを包含する薄膜トランジスタの製造方
法であって、そのことにより上記目的が達成される。
【００１５】好ましくは、前記半導体層に不純物を注入
する工程を、イオン注入装置を用いて行う。
する工程を、イオン注入装置を用いて行う。
【００１６】
【作用】上記構成によれば、薄膜トランジスタのソース
およびドレインに含有される不純物の濃度が絶縁性基板
側からゲート絶縁膜側にかけて小さい分布となる。これ
により、ゲート絶縁膜とソースおよびドレインとの界面
付近の抵抗が絶縁性基板とソースおよびドレインとの界
面付近の抵抗より相対的に高くなる。従って、逆バイア
ス時、ドレイン・ソース電極間を流れるＯＦＦ電流が抑
制される。
およびドレインに含有される不純物の濃度が絶縁性基板
側からゲート絶縁膜側にかけて小さい分布となる。これ
により、ゲート絶縁膜とソースおよびドレインとの界面
付近の抵抗が絶縁性基板とソースおよびドレインとの界
面付近の抵抗より相対的に高くなる。従って、逆バイア
ス時、ドレイン・ソース電極間を流れるＯＦＦ電流が抑
制される。
【００１７】また、半導体薄膜への不純物添加の際のマ
スク形成工程および不純物添加が１回で済み、半導体薄
膜に形成されるソース、ドレイン、半導体層の各層のパ
ターンずれが生じない。
スク形成工程および不純物添加が１回で済み、半導体薄
膜に形成されるソース、ドレイン、半導体層の各層のパ
ターンずれが生じない。
【００１８】
【実施例】以下、本発明の実施例を説明する。
【００１９】（実施例１）図１に本発明にかかるＴＦＴ
の作成工程の概略を示す。図１（ｄ）は本実施例に係る
ＴＦＴの最終の形成状態を示したものである。
の作成工程の概略を示す。図１（ｄ）は本実施例に係る
ＴＦＴの最終の形成状態を示したものである。
【００２０】このＴＦＴは図１（ｄ）に示すように、ガ
ラス等の絶縁性基板１の上に金属薄膜から成るソース電
極２ａとドレイン電極２ｂが所定の距離をおいて配設さ
れている。このソース電極２ａとドレイン電極２ｂを覆
って、シリコン薄膜から成る半導体層３が形成されてい
る。この半導体層３がソース電極２ａおよびドレイン電
極２ｂに対応する部分にはそれぞれリンやボロン等の不
純物イオンが添加されており、不純物イオンが添加され
た半導体層３のそれぞれが半導体層のソース１０ａおよ
び半導体層のドレイン１０ｂである。この半導体層３全
体を覆って、基板全面にゲート絶縁膜４が形成されてい
る。このゲート絶縁膜４に接し、半導体層３に交差して
ゲート電極６が形成されている。
ラス等の絶縁性基板１の上に金属薄膜から成るソース電
極２ａとドレイン電極２ｂが所定の距離をおいて配設さ
れている。このソース電極２ａとドレイン電極２ｂを覆
って、シリコン薄膜から成る半導体層３が形成されてい
る。この半導体層３がソース電極２ａおよびドレイン電
極２ｂに対応する部分にはそれぞれリンやボロン等の不
純物イオンが添加されており、不純物イオンが添加され
た半導体層３のそれぞれが半導体層のソース１０ａおよ
び半導体層のドレイン１０ｂである。この半導体層３全
体を覆って、基板全面にゲート絶縁膜４が形成されてい
る。このゲート絶縁膜４に接し、半導体層３に交差して
ゲート電極６が形成されている。
【００２１】このようなＴＦＴは以下のように作製され
る。まず、ガラス等の絶縁性基板１の上にスパッタリン
グ法、蒸着法等の薄膜形成法によりモリブデン等の高融
点金属薄膜を堆積し、この金属薄膜をパターン化してソ
ース電極２ａおよびドレイン電極２ｂを形成する。これ
が図１（ａ）の状態である。
る。まず、ガラス等の絶縁性基板１の上にスパッタリン
グ法、蒸着法等の薄膜形成法によりモリブデン等の高融
点金属薄膜を堆積し、この金属薄膜をパターン化してソ
ース電極２ａおよびドレイン電極２ｂを形成する。これ
が図１（ａ）の状態である。
【００２２】続いて、このソース電極２ａおよびドレイ
ン電極２ｂを覆って多結晶シリコンの薄膜をＣＶＤ法、
スパッタリング法、蒸着法等を用いて、膜厚が１００ｎ
ｍ以上になるように基板全面に形成し、パターニングに
より半導体層３を形成する。この半導体層３を覆い、Ｃ
ＶＤ法、スパッタリング法、蒸着法等を用いてゲート絶
縁膜４を形成する。さらに、このゲート絶縁膜４上に導
電性多結晶シリコン膜５を形成する。これが図１（ｂ）
の状態である。
ン電極２ｂを覆って多結晶シリコンの薄膜をＣＶＤ法、
スパッタリング法、蒸着法等を用いて、膜厚が１００ｎ
ｍ以上になるように基板全面に形成し、パターニングに
より半導体層３を形成する。この半導体層３を覆い、Ｃ
ＶＤ法、スパッタリング法、蒸着法等を用いてゲート絶
縁膜４を形成する。さらに、このゲート絶縁膜４上に導
電性多結晶シリコン膜５を形成する。これが図１（ｂ）
の状態である。
【００２３】次に感光性レジスト７等によりゲート電極
用のパターンを形成後、導電性多結晶シリコン膜５をエ
ッチングしてゲート電極６を形成する。
用のパターンを形成後、導電性多結晶シリコン膜５をエ
ッチングしてゲート電極６を形成する。
【００２４】続いて図１（ｃ）に示すように、イオン注
入法によりリンまたはボロンなどの不純物イオン８を添
加する。イオン注入法により添加を行った場合、図２に
示すように半導体層３の厚み方向に濃度分布を生じる。
入法によりリンまたはボロンなどの不純物イオン８を添
加する。イオン注入法により添加を行った場合、図２に
示すように半導体層３の厚み方向に濃度分布を生じる。
【００２５】この濃度分布を利用して絶縁性基板１と半
導体層３の界面で不純物イオン８の濃度が最大になるよ
うイオン注入時のエネルギーを設定して不純物イオン８
を添加する。その後活性化処理を行うが、半導体層のソ
ース１０ａおよび半導体層のドレイン１０ｂは半導体層
３の厚み方向に不純物イオン８の濃度分布を持ってお
り、この不純物８の濃度分布に対応して抵抗値も分布す
る。すなわち、半導体層３のゲート絶縁膜４側は不純物
イオン８の濃度が小さいので抵抗の大きい抵抗層にな
る。一方、絶縁性基板１側は不純物イオン８の濃度が大
きいので低抵抗の層になる。これが図１（ｄ）の状態で
ある。
導体層３の界面で不純物イオン８の濃度が最大になるよ
うイオン注入時のエネルギーを設定して不純物イオン８
を添加する。その後活性化処理を行うが、半導体層のソ
ース１０ａおよび半導体層のドレイン１０ｂは半導体層
３の厚み方向に不純物イオン８の濃度分布を持ってお
り、この不純物８の濃度分布に対応して抵抗値も分布す
る。すなわち、半導体層３のゲート絶縁膜４側は不純物
イオン８の濃度が小さいので抵抗の大きい抵抗層にな
る。一方、絶縁性基板１側は不純物イオン８の濃度が大
きいので低抵抗の層になる。これが図１（ｄ）の状態で
ある。
【００２６】以上の構造のＴＦＴにおいて、半導体層の
ソース１０ａ、半導体層のドレイン１０ｄを流れる電流
はソース電極２ａから抵抗値の大きい抵抗層を通り、ゲ
ート絶縁膜４界面に形成されたチャネル部１０ｅを通
り、再度抵抗層を通ってドレイン電極２ｂへと流れる。
これは、従来のＬＤＤ構造と同じ電流経路であり、電気
機能的にＬＤＤ構造のＴＦＴと同様のものが実現されて
いる。
ソース１０ａ、半導体層のドレイン１０ｄを流れる電流
はソース電極２ａから抵抗値の大きい抵抗層を通り、ゲ
ート絶縁膜４界面に形成されたチャネル部１０ｅを通
り、再度抵抗層を通ってドレイン電極２ｂへと流れる。
これは、従来のＬＤＤ構造と同じ電流経路であり、電気
機能的にＬＤＤ構造のＴＦＴと同様のものが実現されて
いる。
【００２７】最後にゲート電極６上の感光性レジスト７
を剥離してＴＦＴを得る。
を剥離してＴＦＴを得る。
【００２８】（実施例２）以下、本発明にかかる他の実
施例を説明する。図４に本実施例２のＴＦＴの構造を示
す。前記実施例１と異なるのはソース電極２ａおよびド
レイン電極２ｂが基板上に形成されているのではなく、
半導体層３上のゲート絶縁膜４上に接して形成されてい
ることである。以下に本実施例２のＴＦＴの製造法を図
４に基づいて説明する。
施例を説明する。図４に本実施例２のＴＦＴの構造を示
す。前記実施例１と異なるのはソース電極２ａおよびド
レイン電極２ｂが基板上に形成されているのではなく、
半導体層３上のゲート絶縁膜４上に接して形成されてい
ることである。以下に本実施例２のＴＦＴの製造法を図
４に基づいて説明する。
【００２９】まず、ガラス等の絶縁性基板１の上に多結
晶シリコン薄膜をＣＶＤ法、スパッタ法、蒸着法等を用
いて膜厚が１００ｎｍ以上になるように形成し、パター
ニングにより半導体層３を形成する。
晶シリコン薄膜をＣＶＤ法、スパッタ法、蒸着法等を用
いて膜厚が１００ｎｍ以上になるように形成し、パター
ニングにより半導体層３を形成する。
【００３０】続いてこの半導体層３を覆ってＣＶＤ法、
スパッタ法、蒸着法等を用いてゲート絶縁膜４を形成す
る。このゲート絶縁膜４上に接して導電性多結晶シリコ
ン薄膜５を形成する。
スパッタ法、蒸着法等を用いてゲート絶縁膜４を形成す
る。このゲート絶縁膜４上に接して導電性多結晶シリコ
ン薄膜５を形成する。
【００３１】次に、この導電性多結晶シリコン薄膜５上
に接して半導体層３の中央の位置に感光性レジスト７等
によりゲート電極用のパターンを形成する。
に接して半導体層３の中央の位置に感光性レジスト７等
によりゲート電極用のパターンを形成する。
【００３２】パターンを形成後、前記導電性多結晶シリ
コン膜５をエッチングしてゲート電極６を形成する。
コン膜５をエッチングしてゲート電極６を形成する。
【００３３】続いてイオン注入法によりリンまたはボロ
ンなどの不純物イオン８を半導体層３に添加する。この
際、半導体層３の中央部はすでに形成されているゲート
電極６にさえぎられて不純物イオン８が添加されず、も
との多結晶シリコンのままＴＦＴの半導体層３となる。
ンなどの不純物イオン８を半導体層３に添加する。この
際、半導体層３の中央部はすでに形成されているゲート
電極６にさえぎられて不純物イオン８が添加されず、も
との多結晶シリコンのままＴＦＴの半導体層３となる。
【００３４】イオン注入法により不純物イオン８の添加
を行った場合、図４（ｃ）に示すように半導体層３の膜
厚方向に不純物イオン８の濃度分布を生じる。この不純
物イオン８濃度分布を利用して絶縁性基板１と半導体層
３の界面の不純物濃度が最大になるようにイオン注入時
のエネルギーを設定する。その後活性化処理を行うこと
により半導体層のソース１０ａおよび半導体層のドレイ
ン１０ｂが、半導体層３の膜厚方向の不純物イオン８の
濃度分布に対応した抵抗分布を持つ。
を行った場合、図４（ｃ）に示すように半導体層３の膜
厚方向に不純物イオン８の濃度分布を生じる。この不純
物イオン８濃度分布を利用して絶縁性基板１と半導体層
３の界面の不純物濃度が最大になるようにイオン注入時
のエネルギーを設定する。その後活性化処理を行うこと
により半導体層のソース１０ａおよび半導体層のドレイ
ン１０ｂが、半導体層３の膜厚方向の不純物イオン８の
濃度分布に対応した抵抗分布を持つ。
【００３５】すなわち、ゲート絶縁膜４側は不純物イオ
ン８の濃度が小さく抵抗の大きな抵抗層となる。
ン８の濃度が小さく抵抗の大きな抵抗層となる。
【００３６】次にソース電極２ａおよびドレイン電極２
ｂ形成のため、半導体層のソース１０ａおよび半導体層
のドレイン１０ｂのそれぞれの位置のゲート絶縁膜４上
から半導体層３にかけてエッチングを行う。このエッチ
ングは半導体層３の抵抗が低くなっている深さまで行
う。最後に、このエッチング部にアルミ等の金属薄膜を
用いて半導体層のソース１０ａの位置にソース電極２ａ
を、半導体層のドレイン１０ｂの位置にドレイン電極２
ｂを形成して薄膜トランジスタが完成する。
ｂ形成のため、半導体層のソース１０ａおよび半導体層
のドレイン１０ｂのそれぞれの位置のゲート絶縁膜４上
から半導体層３にかけてエッチングを行う。このエッチ
ングは半導体層３の抵抗が低くなっている深さまで行
う。最後に、このエッチング部にアルミ等の金属薄膜を
用いて半導体層のソース１０ａの位置にソース電極２ａ
を、半導体層のドレイン１０ｂの位置にドレイン電極２
ｂを形成して薄膜トランジスタが完成する。
【００３７】本実施例２に係るＴＦＴにおいても半導体
層のソース１０ａ、半導体層のドレイン１０ｂを流れる
電流はソース電極２ａからこのＴＦＴのゲート絶縁膜４
側の抵抗層を通り、ゲート絶縁膜４の界面にできたチャ
ネル部１０ｅを通り、再度、抵抗層を通ってドレイン電
極２ｂへ流れるという従来のＬＤＤ構造と同じ電流経路
をとる。すなわち、本実施例２のＴＦＴにおいても逆バ
イアス時のＯＦＦ電流が小さい。
層のソース１０ａ、半導体層のドレイン１０ｂを流れる
電流はソース電極２ａからこのＴＦＴのゲート絶縁膜４
側の抵抗層を通り、ゲート絶縁膜４の界面にできたチャ
ネル部１０ｅを通り、再度、抵抗層を通ってドレイン電
極２ｂへ流れるという従来のＬＤＤ構造と同じ電流経路
をとる。すなわち、本実施例２のＴＦＴにおいても逆バ
イアス時のＯＦＦ電流が小さい。
【００３８】
【発明の効果】以上、本発明によれば、ＴＦＴのソース
およびドレインとゲート絶縁膜との界面付近での不純物
濃度がＴＦＴのソースおよびドレインと基板との界面付
近での濃度より低濃度であるので、つまりこの部分が相
対的に高抵抗であるので、逆バイアス時のＯＦＦ電流が
抑制された、すなわち、ＯＮ／ＯＦＦ比の大きいＴＦＴ
を得ることができる。しかも、本発明による構造のＴＦ
Ｔでは不純物濃度が半導体層の膜厚方向に分布した構造
であるので、その作製においては、１回の不純物の添加
で半導体層の各層、すなわち、ＴＦＴのソース、ＴＦＴ
のドレインおよびＴＦＴの半導体層が形成できる。従っ
て、半導体層の各層にパターンずれがなく信頼性の高い
ＴＦＴが作製できる。また、マスク工程が従来より少な
いので、安価に効率よく作製できる。
およびドレインとゲート絶縁膜との界面付近での不純物
濃度がＴＦＴのソースおよびドレインと基板との界面付
近での濃度より低濃度であるので、つまりこの部分が相
対的に高抵抗であるので、逆バイアス時のＯＦＦ電流が
抑制された、すなわち、ＯＮ／ＯＦＦ比の大きいＴＦＴ
を得ることができる。しかも、本発明による構造のＴＦ
Ｔでは不純物濃度が半導体層の膜厚方向に分布した構造
であるので、その作製においては、１回の不純物の添加
で半導体層の各層、すなわち、ＴＦＴのソース、ＴＦＴ
のドレインおよびＴＦＴの半導体層が形成できる。従っ
て、半導体層の各層にパターンずれがなく信頼性の高い
ＴＦＴが作製できる。また、マスク工程が従来より少な
いので、安価に効率よく作製できる。
【図１】本発明に係るＴＦＴ作製の概略工程図。
【図２】本発明に係るＴＦＴ作製における半導体層の不
純物濃度分布。
純物濃度分布。
【図３】本発明に係るＴＦＴの特性。
【図４】本発明の実施例２に係るＴＦＴ作製の概略工程
図。
図。
【図５】従来の非ＬＤＤ構造のＴＦＴの概略図。
【図６】従来の非ＬＤＤ構造のＴＦＴの特性。
【図７】従来のＬＤＤ構造のＴＦＴの概略とその作製の
概略工程図。
概略工程図。
１ ガラス基板 ２ａ ソース電極 ２ｂ ドレイン電極 ３ 半導体層 ４ ゲート絶縁膜 ５ 導電性多結晶シリコン膜 ６ ゲート電極 ７ 感光性レジスト ８ 不純物イオン １０ａ 半導体層のソース １０ｂ 半導体層のドレイン １０ｃ ドレイン端 １０ｄ ＴＦＴの半導体層 １０ｅ チャネル部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土本 修平 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】絶縁性基板上に形成された半導体層と、 該半導体層に不純物が添加されて形成されたソースおよ
びドレインと、 該半導体層に交差して間にゲート絶縁膜を挟んで形成さ
れたゲート電極とを有する薄膜トランジスタにおいて、 該ソースおよびドレインの不純物濃度が該絶縁性基板か
ら該ゲート絶縁膜にかけて小さくなっている薄膜トラン
ジスタ。 - 【請求項２】前記半導体層が多結晶シリコンから成る請
求項１に記載の薄膜トランジスタ。 - 【請求項３】絶縁性基板上に形成された半導体層と、 該半導体層に不純物が添加されて形成されたソースおよ
びドレインと、 該半導体層に交差して間にゲート絶縁膜を挟んで形成さ
れたゲート電極とを有する薄膜トランジスタの製造方法
において、 該絶縁性基板上に第１の導電性薄膜を堆積する工程と、 該第１の導電性薄膜をパターニングしてソース電極とド
レイン電極を形成する工程と、 該ソース電極とドレイン電極を覆って該絶縁性基板表面
に該半導体層をパターン形成する工程と、 該半導体層を覆って、該絶縁性基板表面全面に該ゲート
絶縁膜を形成する工程と、 該ゲート絶縁膜上に接して、該絶縁性基板表面全面に第
２の導電性薄膜を形成する工程と、 該第２の導電性薄膜上であって、該ソース電極およびド
レイン電極の間に該半導体層に交差して感光レジストを
載置する工程と、 該第２の導電性薄膜をエッチングして該ゲート電極を形
成する工程と、 該ゲート電極側から、該ゲート電極をマスクにして該半
導体層に不純物を注入するにあたり、該絶縁性基板側か
ら該ゲート絶縁膜にかけて不純物濃度が小さくなってい
くように注入する工程と、 該感光レジストを剥離する工程とを包含する薄膜トラン
ジスタの製造方法。 - 【請求項４】前記半導体層に不純物を注入する工程を、
イオン注入装置を用いて行う請求項３に記載の薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2938293A JPH06244422A (ja) | 1993-02-18 | 1993-02-18 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2938293A JPH06244422A (ja) | 1993-02-18 | 1993-02-18 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244422A true JPH06244422A (ja) | 1994-09-02 |
Family
ID=12274594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2938293A Withdrawn JPH06244422A (ja) | 1993-02-18 | 1993-02-18 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010206214A (ja) * | 2010-05-13 | 2010-09-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-02-18 JP JP2938293A patent/JPH06244422A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010206214A (ja) * | 2010-05-13 | 2010-09-16 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| KR19980042862A (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법 및액정표시장치 | |
| JPH07211920A (ja) | オフセット型多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH08148693A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20010056037A (ko) | 박막트랜지스터 제조방법 | |
| JP3401036B2 (ja) | 半導体素子の構造 | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH06244422A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11354808A (ja) | 薄膜トランジスタの製造方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100349913B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| KR20020076932A (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 | |
| JP2709214B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0572749B2 (ja) | ||
| JPH10163494A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |