JPH06244236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06244236A
JPH06244236A JP50A JP2514693A JPH06244236A JP H06244236 A JPH06244236 A JP H06244236A JP 50 A JP50 A JP 50A JP 2514693 A JP2514693 A JP 2514693A JP H06244236 A JPH06244236 A JP H06244236A
Authority
JP
Japan
Prior art keywords
wiring
bonding
semiconductor substrate
wiring layer
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP50A
Other languages
English (en)
Inventor
Shinichi Kawai
真一 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP50A priority Critical patent/JPH06244236A/ja
Publication of JPH06244236A publication Critical patent/JPH06244236A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法に関し、ワイヤボンデ
ィング工程においてゲート酸化膜等の絶縁膜の静電的な
破壊を抑制する手段を提供する。 【構成】 配線層５が接続されている複数のボンディン
グパッド２を電気的に接続する架橋部３を形成して、特
定のボンディングパッド２に接続されている配線層５の
静電容量を増大した状態で、このボンディングパッド２
に金線等をワイヤボンディングし、この後、この架橋部
３をレーザ光等のエネルギービームを照射することによ
って切断する。また、上記のボンディングパッド間の架
橋部を形成し、あるいは、架橋部を形成しないで、ボン
ディングパッドに接続されている配線層と半導体基板の
間を配線架橋部によって接続し、配線層に帯電した電荷
を半導体基板に逃がした後にボンディングパッドにワイ
ヤボンディングし、その後配線架橋部を切断することも
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、半導体集積回路装置のワイヤボンディング工
程において、静電気によって半導体集積回路装置が破壊
するのを防ぐ手段に特徴を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】図４は、従来のＭＯＳ型集積回路の製造
方法の説明図である。この図において、３１は半導体基
板、３２はＬＯＣＯＳ酸化膜、３３はゲート酸化膜、３
４はゲート電極、３５は層間絶縁膜、３６は金属配線
層、３７はボンディングワイヤである。
【０００３】この説明図によって、従来のＭＯＳ型集積
回路のワイヤボンディング工程を説明する。従来のＭＯ
Ｓ型集積回路のワイヤボンディング工程においては、半
導体基板３１の上にＬＯＣＯＳ酸化膜３２とゲート酸化
膜３３を形成し、ゲート酸化膜３３の上にゲート電極３
４を形成し、その上に層間絶縁膜３５を形成し、層間絶
縁膜３５の開口を通してゲート電極３４に接続される金
属配線層３６を形成し、金属配線層３６の一部であるボ
ンディングパッドに、ウェハプロセス後の組み立て工程
においてＡｕ等のボンディングワイヤ３７を圧着して接
続していた。
【０００４】ところが、この例でもそうであるが、一般
に、ボンディングパッドに接続されている金属配線層３
６の系は、電気的に絶縁されて孤立している場合が多
い。このため、半導体製造工程中に、この孤立系が帯電
すると、ワイヤボンディング工程において、帯電してい
た電荷が急激に金属配線層３６を通って、接地電位を有
するボンディングワイヤ３７側に逃げるため、ゲート酸
化膜３３に過渡的に高電界が加わり、ゲート酸化膜３３
が静電的に破壊されることが見出された。
【０００５】
【発明が解決しようとする課題】このように、ゲート酸
化膜３３が静電的に破壊されるのを防ぐため、金属配線
層３６と半導体基板３１の間に、回路動作に支障を生じ
ないで、帯電する電荷を半導体基板３１に放出する極性
の保護用ダイオードを入れる等の対策が講じられている
が、これも付加容量の増大という問題を生じ、特に、高
速半導体集積回路においては有効な解決手段とはいえな
い。
【０００６】このように、半導体基板３１のスクライブ
以後に生じる集積回路の静電的な破壊が重大な問題にな
っている。本発明は、ワイヤボンディング工程において
ゲート酸化膜等の絶縁膜の静電的な破壊を抑制する半導
体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、前記のような絶縁膜の静電的
な破壊を抑制するため、配線層が接続されている複数の
ボンディングパッドを電気的に接続する架橋部を形成す
る工程と、該ボンディングパッドにワイヤボンディング
を行う工程と、該架橋部を切断する工程とを採用した。
【０００８】この場合、配線層と架橋部を同一の工程に
よって形成することができ、架橋部をエネルギービーム
の照射によって切断することができる。
【０００９】また、ボンディングパッドに接続されてい
る配線層と半導体基板の間を電気的に接続する配線架橋
部を形成する工程と、該ボンディングパッドにワイヤボ
ンディングを行う工程と、該配線架橋部を切断する工程
を採用することができる。
【００１０】この場合、ボンディングパッドに接続され
ている配線層と半導体基板の間をオーミックに接続する
ことができ、ボンディングパッドに接続されている配線
層と半導体基板の間を接続する場所を、半導体基板のス
クライブラインにすることができる。
【００１１】また、ボンディングパッドに接続されてい
る複数の配線層と半導体基板の間を電気的に接続する配
線架橋部を形成することによって、該配線架橋部と半導
体基板によって配線層の間を接続する工程と、該ボンデ
ィングパッドにワイヤボンディングを行う工程と、該架
橋部を切断する工程を採用することができる。
【００１２】また、配線層が接続されている複数のボン
ディングパッドを電気的に接続する架橋部を形成する工
程と、該配線層の少なくとも一部と半導体基板の間を電
気的に接続する配線架橋部を形成する工程と、該ボンデ
ィングパッドにワイヤボンディングを行う工程と、該架
橋部と配線架橋部を切断する工程を採用することができ
る。
【００１３】
【作用】本発明のように、ワイヤボンディング工程中、
半導体装置の孤立系の複数の配線層を架橋部によって相
互に接続して容量を増大しておき、ワイヤボンディング
工程の終了後、複数の配線層を相互に接続していた架橋
部を切断して、半導体装置の動作に支障がないようにす
ると、ワイヤボンディング工程中に生じる帯電によって
生じる影響を低減することができる。
【００１４】また、ワイヤボンディング工程中、半導体
装置の孤立系の配線層を配線架橋部によって半導体基板
に電気的に接続して、電荷を半導体装置に逃がし、ワイ
ヤボンディング工程終了後に、この配線層と半導体基板
の間を接続している配線架橋部を切断して、半導体装置
の動作に支障がないようにすると、ワイヤボンディング
工程中に生じる帯電によって生じる影響を低減すること
ができる。
【００１５】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１は、第１実施例の半導体装置の製造
方法の説明図である。この図において、１は半導体基
板、２はボンディングパッド、３は架橋部、４はコンタ
クトホール、５は配線層である。この図によって第１実
施例の半導体装置の製造方法を説明する。
【００１６】第１工程 半導体基板１の上に形成された複数の孤立系のＡｌ等の
配線層５にコンタクトホール４によって接続されるボン
ディングパッド２を形成する際に、配線層５が形成され
た半導体基板１の上全面に導電体層を形成し、この導電
体層をフォトリソグラフィー技術を用いて、ボンディン
グパッド２と、このボンディングパッド２を接続する架
橋部３を残してエッチング除去してパターニングする。
この架橋部３の幅は、１０μｍ程度で充分である。架橋
部３によってボンディングパッド２の間を接続したた
め、任意のボンディングパッド２に接続される配線層の
容量は、各ボンディングパッドに接続される配線層５の
容量の総和になる。
【００１７】第２工程 架橋部３によって接続された状態で、ボンディングパッ
ド２に、Ａｕ等のボンディングワイヤを圧着してワイヤ
ボンディングを行う。このとき、各ボンディングパッド
に接続される配線層５の容量は、他のボンディングパッ
ドに接続される配線層５の容量が並列接続されて、ボン
ディングパッド２の数に応じて数十倍程度に大きくなる
ため、一つのボンディングパッド２に接続されている配
線層５に電荷が帯電したとしても、その電荷が分散され
て、ボンディングパッド２と接地電位との電位差が低く
なり、ボンディングパッド２にボンディングワイヤを接
触した時に、電荷の放電によって生じていた静電的な破
壊が起きにくくなる。
【００１８】第３工程 架橋部３に１００ｍＷ程度のＡｒレーザ光を５μｍ程度
に集光して照射することによって架橋部３を切断し、ボ
ンディングパッド２の間を電気的に分離して、本来の機
能を果たす状態にする。この場合、架橋部を切断するた
めに用いたＡｒレーザ光を、電子ビーム等のエネルギー
ビームに代えることができ、さらに、機械的なアブレー
ション等、従来から知られているトリミング工程を適宜
用いることができる。
【００１９】なお、前記のように、ボンディングパッド
２と架橋部３を同じ材料で形成することに代えて、架橋
部３を配線層５より薄い導電体層、低融点導電体層等、
ワイヤボンディングを行った後に容易に除去することが
できる材料によって形成することができる。
【００２０】また、電気的に接続されている一群のボン
ディングパッド２のうち、いずれか１つのボンディング
パッド２に最初にワイヤボンディングを行うとき、接続
されている配線層の大部分の電荷が放電されるから、後
に回路として使用しないダミーの配線層とボンディング
パッド２を形成しておき、これにまずワイヤボンディン
グを行うようにすると、さらに安全である。
【００２１】（第２実施例）図２は、第２実施例の半導
体装置の製造方法の説明図である。この図において、１
１は半導体基板、１２はＬＯＣＯＳ酸化膜、１３はゲー
ト酸化膜、１４は不純物拡散層、１５はゲート電極、１
６は層間絶縁膜、１６1 ，１６2 はコンタクトホール、
１７は配線層、１８はボンディングパッド、１９はボン
ディングワイヤ、２０は配線架橋部である。この図によ
って第２実施例の半導体装置の製造方法を説明する。
【００２２】第１工程 半導体基板１１の上に選択的熱酸化によってＬＯＣＯＳ
酸化膜１２を形成し、ゲート部にゲート酸化膜１３を形
成し、半導体基板１１の一部に半導体基板１１と同導電
型の不純物を選択的に導入して不純物濃度が１０20ｃｍ
-3程度の不純物拡散層１４を形成する。ゲート酸化膜１
３の上にゲート電極１５を形成し、その上の全面に層間
絶縁膜１６を形成し、層間絶縁膜１６のゲート電極１５
の延長部の上にコンタクトホール１６1 を形成し、不純
物拡散層１４の上に２μｍ幅程度のコンタクトホール１
６2 を形成し、さらにその上の全面にＡｌ等の導電体層
を形成し、この導電体層にフォトリソグラフィー技術を
用いて、配線層１７とボンディングパッド１８と配線架
橋部２０を残す。
【００２３】第２工程 配線層１７が配線架橋部２０を経て半導体基板１１に接
続された状態で、配線層１７の一部であるボンディング
パッド１８に、Ａｕ等のボンディングワイヤ１９を圧着
してワイヤボンディングを行う。この状態では、各ボン
ディングパッドに接続されている配線層１７に帯電する
電荷が、配線架橋部２０と不純物拡散層１４を通してオ
ーミック接続された半導体基板１１に逃がされているた
め、従来、ボンディングパッド１８にボンディングワイ
ヤ１９を接触した時に生じていたゲート酸化膜１３の静
電的な破壊を抑えることができる。
【００２４】第３工程 ワイヤボンディング工程が終了した後、配線架橋部２０
に１００ｍＷ程度のＡｒレーザ光を５μｍ程度に集束し
て照射することによって配線架橋部２０を切断し、配線
層１７と半導体基板１１の間を電気的に分離して、本来
の回路機能を果たす状態にする。この場合、配線架橋部
を切断する手段としてＡｒレーザ光の他、適宜のトリミ
ング工程を用いることができることは第１実施例と同様
である。
【００２５】なお、この実施例において、第１実施例と
同様に、複数のボンディングパッド２（図１参照）の間
を、ワイヤボンディング工程後に切断する架橋部３（図
１参照）によって接続すると、数少ない配線架橋部２０
と不純物拡散層１４によって、配線層１７のいずれかに
帯電した電荷を半導体基板１１に逃がすことができ、ま
た、電荷を完全に半導体基板１１に逃がすことができな
い配線層１７があっても、特定のボンディングパッド１
８に接続される配線層の実効的な容量が大きくなるた
め、静電的な破壊をさらに有効に抑制することができ
る。
【００２６】（第３実施例）図３は、第３実施例の半導
体装置の製造方法の説明図であり、（Ａ）は平面を、
（Ｂ）はＸ−Ｘ’線における断面を示している。この図
において、２１は半導体基板、２２はＬＯＣＯＳ酸化
膜、２３は不純物拡散層、２４は層間絶縁膜、２５は配
線層、２６はボンディングパッド、２７はスクライブラ
イン、２８は配線架橋部である。この図によって第３実
施例の半導体装置の製造方法を説明する。
【００２７】第１工程 半導体基板２１の上に選択的熱酸化によってＬＯＣＯＳ
酸化膜２２を形成して回路素子形成領域を画定し、この
回路素子形成領域にＭＯＳトランジスタ等の回路素子を
形成し、その上に層間絶縁膜２４を形成し、その上に配
線層２５を形成して回路素子間を接続し、配線層２５に
はワイヤボンディングするためのボンディングパッド２
６を形成する。
【００２８】その際、半導体基板２１のスクライブライ
ン２７に、スクライブする中央線を避けて半導体基板２
１と同導電型の不純物を選択的に導入して不純物濃度が
１０ 20ｃｍ-3程度の不純物拡散層２３を形成し、ボンデ
ィングパッド２６と不純物拡散層２３の間を接続する配
線架橋部２８を形成する。
【００２９】第２工程 配線架橋部２８によってボンディングパッド２６の間を
接続し、配線層２５を半導体基板２１の不純物拡散層２
３に接続した状態で、ボンディングパッド２６にＡｕ等
のボンディングワイヤを圧着してワイヤボンディングを
行う。この状態では、各ボンディングパッドに接続され
ている配線層２５に帯電する電荷が、配線架橋部２８と
不純物拡散層２３を通してオーミック接続された半導体
基板２１に逃がされているため、ボンディングパッド２
６にボンディングワイヤを接触した時に生じていたゲー
ト酸化膜等の配線層２５の静電的な破壊を抑えることが
できる。
【００３０】また、この実施例のように配線架橋部２８
によってボンディングパッド２６の間を接続すると、第
１実施例で説明したように、ボンディングパッド２６に
接続される配線層２５の実効的容量が大きくなるため配
線層２５の静電的な破壊を抑える効果も生じる。また、
配線層２５と半導体基板２１を接続する配線架橋部２８
の数を少なくすることができるため、設計の自由度を大
きくすることができる。
【００３１】第３工程 ワイヤボンディング工程が終了した後、図３（Ａ）に破
線で示されているように、配線架橋部２８の一部を１０
０ｍＷ程度のＡｒレーザ光を照射することによって切断
し、配線層２５と半導体基板２１の間を電気的に分離し
て、本来の回路機能を果たす状態にする。この場合、架
橋部を切断する手段としてＡｒレーザ光の他、適宜のト
リミング工程を用いることができることは第１実施例、
第２実施例と同様である。
【００３２】なお、配線層２５と半導体基板２１との接
続を、図３（Ａ）に示されるように、スクライブライン
上で行うことに代えて、回路パターンの配置によっては
半導体基板２１の内部で行うこともできる。このよう
に、ボンディングパッド２６の間を配線架橋部２８によ
って完全に接続しない場合でも、第２実施例で説明した
ように、配線層２５の電荷を半導体基板２１に逃がすこ
とによって、ゲート絶縁膜等の孤立系の配線層２５の静
電的な破壊を低減することができる。
【００３３】
【発明の効果】以上説明したように、本発明によると、
ワイヤボンディングによるゲート絶縁膜等の配線層の静
電的な破壊を低減することができ、集積回路装置の歩留
りの向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の製造方法の説明図で
ある。
【図２】第２実施例の半導体装置の製造方法の説明図で
ある。
【図３】第３実施例の半導体装置の製造方法の説明図で
あり、（Ａ）は平面を、（Ｂ）はＸ−Ｘ’線における断
面を示している。
【図４】従来のＭＯＳ型集積回路の製造方法の説明図で
ある。
【符号の説明】
１ 半導体基板 ２ ボンディングパッド ３ 架橋部 ４ コンタクトホール ５ 配線層 １１ 半導体基板 １２ ＬＯＣＯＳ酸化膜 １３ ゲート酸化膜 １４ 不純物拡散層 １５ ゲート電極 １６ 層間絶縁膜 １６1 ，１６2 コンタクトホール １７ 配線層 １８ ボンディングパッド １９ ボンディングワイヤ ２０ 配線架橋部 ２１ 半導体基板 ２２ ＬＯＣＯＳ酸化膜 ２３ 不純物拡散層 ２４ 層間絶縁膜 ２５ 配線層 ２６ ボンディングパッド ２７ スクライブライン ２８ 配線架橋部 ３１ 半導体基板 ３２ ＬＯＣＯＳ酸化膜 ３３ ゲート酸化膜 ３４ ゲート電極 ３５ 層間絶縁膜 ３６ 金属配線層 ３７ ボンディングワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 配線層（５）が接続されている複数のボ
    ンディングパッド（２）を電気的に接続する架橋部
    （３）を形成する工程と、該ボンディングパッド（２）
    にワイヤボンディングを行う工程と、該架橋部（３）を
    切断する工程を含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項２】 ボンディングパッド（１８）に接続され
    ている配線層（１７）と半導体基板（１１）の間を電気
    的に接続する配線架橋部（２０）を形成する工程と、該
    ボンディングパッド（１８）にワイヤボンディングを行
    う工程と、該配線架橋部（２０）を切断する工程を含む
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 ボンディングパッド（２６）に接続され
    ている複数の配線層（２５）と半導体基板（２１）の間
    を電気的に接続する配線架橋部（２８）を形成すること
    によって、該配線架橋部（２８）と半導体基板（２１）
    によって配線層（２５）の間を接続する工程と、該ボン
    ディングパッド（２６）にワイヤボンディングを行う工
    程と、該配線架橋部（２８）を切断する工程を含むこと
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 配線層（５，１７）が接続されている複
    数のボンディングパッド（２，１８）を電気的に接続す
    る架橋部（３）を形成する工程と、該配線層（５，１
    ７）の少なくとも一部と半導体基板（１，１１）の間を
    電気的に接続する配線架橋部（２０）を形成する工程
    と、該ボンディングパッド（２，１８）にワイヤボンデ
    ィングを行う工程と、該架橋部（３）と配線架橋部（２
    ０）を切断する工程を含むことを特徴とする半導体装置
    の製造方法。
JP50A 1993-02-15 1993-02-15 半導体装置の製造方法 Withdrawn JPH06244236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244236A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244236A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06244236A true JPH06244236A (ja) 1994-09-02

Family

ID=12157858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Withdrawn JPH06244236A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06244236A (ja)

Similar Documents

Publication Publication Date Title
EP0693781B1 (en) Grounding method for eliminating process antenna effect
US3608186A (en) Semiconductor device manufacture with junction passivation
JPH09321220A (ja) 薄膜型の静電放電保護構造を有するマイクロエレクトロニクス・デバイス
US5587598A (en) Semiconductor device with charge-up preventing function
JP4814108B2 (ja) センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法
JPH09237799A (ja) 誘電体分離型半導体装置
US6265299B1 (en) Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
CN101207118B (zh) 半导体芯片
JP3347057B2 (ja) 半導体装置
JPH06244236A (ja) 半導体装置の製造方法
JPH06224147A (ja) 電子装置の製造方法
JP3227825B2 (ja) 電力用半導体素子およびその製造方法
JP2000031477A (ja) 半導体装置とその製造方法
US7023070B2 (en) Semiconductor device
JP3389163B2 (ja) 半導体装置の製造方法
JP2002033393A (ja) 半導体集積回路装置およびその製造方法
US6146999A (en) Method for forming metal line of semiconductor device
JPH1070189A (ja) 半導体装置
JPH05308139A (ja) 半導体装置
KR20010065341A (ko) 반도체 소자의 퓨즈제조방법
JPH04158578A (ja) 半導体装置及びその製造方法
JPH0287526A (ja) 半導体装置の製造方法
JP2738011B2 (ja) 静電気対策用ウエーハ
JPH09181113A (ja) 半導体装置の製造方法
JP2000058814A (ja) 半導体素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509