JP2738011B2 - 静電気対策用ウエーハ - Google Patents

Description

【発明の詳細な説明】 〔概要〕 導体パターンを含む回路が形成される複数個のチップ
に切断されるウエーハの構成に関し、 既に形成された該導体パターンが、該回路の形成過程
で発生した静電気等の放電により損傷されないようにす
ることを目的とし、 導体パターンを含む回路が形成される複数個のチップ
に切断されるウエーハには、該切断によって除去される
切除部に導電路が形成され、 該導体パターンと該導電路とに連通し該回路の形成後
に流す渦電流によって溶断される導電細路が、該導体パ
ターンおよび該導電路の最小断面積部よりもさらに小さ
い断面積で形成されてなることを特徴とし構成する。

〔産業上の利用分野〕

本発明は静電気対策の講じられたウエーハの構成、特
に複数のチップに分割する際の切除部に静電気対策用の
導体路および、該チップの導体パターンと該導体路とに
連通する導体細路とが形成されたウエーハに関する。

〔従来の技術〕

第４図は従来のウエーハを示す模式平面図であり、複
数のチップ２に分割されるウエーハ１は、所望の回路等
を各チップ２の領域内に形成したのち、図中に破線３で
示す如く格子状に切断される。

第５図は磁気バブルメモリ素子回路の一部を示す拡大
平面図であり、絶縁基板の上にSiO₂膜を被着し、その上
にAl-Cuにてなる導体パターン、例えば電極５と６およ
び電極5,6の双方に連通されるブートスワープゲート7,
電極８と９および電極8,9の双方に連通されるスワップ
ゲート10等を形成したのち、樹脂等にてなる層間絶縁
層，パーマロイ等にてなる磁性体パターン，樹脂等にて
なる外部絶縁層等が形成され、磁性体パターンおよび導
体パターンをチップ外回路に接続させるため、電極5,6,
8,9等の上に被着された絶縁層を選択的に除去する窓あ
け加工が施されるようになる。

なお、第５図において斜線を書き込んだ部分14は、ウ
エーハ１を各チップ２に分割するとき除去される除去部
である。

〔発明が解決しようとする課題〕

前記絶縁層や磁性体パターンを形成させる等におい
て、RFスパッタ等高周波を利用した装置を使用すると、
前記導体パターンには電位が誘起され、隣接するパター
ン間例えばブートスワップゲート７とスワップゲート10
とが接近する近接部Ａに放電が起こり、その双方の信頼
性が損なわれたり破損されるという問題点があった。

また、導体パターンを形成させた後の製造過程でウエ
ーハの裏面を擦ったり擦られたりすると、摩擦帯電によ
る静電気を帯びそれが放電されると、前記電位によるも
のと同様な損傷が発生するという問題点があった。

これらは、ウエーハが絶縁体でありその絶縁抵抗が高
い程多く発生するようになり、磁気バブルメモリ素子等
の製造に際する対策が強く望まれていた。

〔課題を解決するための手段〕

上記導体パターンの損傷をなくすことを目的とした本
発明のウエーハは、その実施例を示す第１図および第２
図によれば、電極５と６にブートスワップゲート７を連
通せしめてなる導体パターン，電極８と９にスワップゲ
ート10を連通せしめてなる導体パターンを含む回路が形
成される複数個のチップ２に切断されるウエーハ11に
は、該切断によって除去される切除部に導電路12が形成
され、 電極6,8と導電路12とに連通し該回路の形成後に流す
渦電流によって溶断される導電細路13が、該導体パター
ンおよび導電路12の最小断面積部7a,10aよりもさらに小
さい断面積で形成されてなることを特徴とし構成する。

〔作用〕

上記手段よれば、チップに必要な導体パターンは導電
細路を介して導電路に接続されており、該導体パターン
を電気的に損傷する工程が終了したとき、該導電細路は
適当な渦電流を流すことにより容易に切断されるため、
製造工程中に発生する従来の放電がなくなり、製造歩留
まりと信頼性が向上されるようになる。

〔実施例〕

以下に、図面を用いて本発明の実施例を説明する。

第１図は本発明の実施例によるウエーハの模式平面
図、第２図は本発明を磁気バブルメモリ素子の製造に利
用した一実施例の説明図、第３図本発明を磁気バブルメ
モリ素子の製造に利用した他の実施例の説明図である。

第１図において、複数のチップ２に分割されるウエー
ハ11は、チップ２に分割する際の格子状切除部に沿って
導電路12と、導電路12と各チップ２が必要とする導体パ
ターンとを接続する導電細路とが形成される。かかる導
電路12と該導電細路とは、チップ２に形成される導体パ
ターンと一体に形成し、該導電細路の幅は第２図および
第３図を用いて後述するように、導電路12および該導体
パターンの最小断面積部よりさらに小さい断面積に形成
させるようになる。

第５図と共通部分に同一符号を使用した第２図におい
て、絶縁基板の上にSiO₂膜を被着し、その上にAl-Cuに
てなる導体パターン、即ち電極５と６に連通されるブー
トスワップゲート7,電極８と９に連通されるスワップゲ
ート10等の導体パターンと同一Al-Cu膜かつ同一工程
で、導電路12と導電細路13とを形成する。

図中に斜線を書き込んだ部分14はチップ２に分割する
ときの切除部であり、導電路12は切除部14内に形成し、
電極６および８に連通する導電細路13は、チップ２の導
体パターンの最小断面積部7a,10aおよび導電路12の最小
断面積部（図の導電路12は全体が同一断面積）より小さ
い断面積、即ち該導体パターン，導電路12,導電細路13
の厚さが同一であり導体パターンと導電路12とを含む最
小断面積部が7a,10aであるとき、例えば最小断面積部7
a,10aの幅を３μｍとすれば、導電細路13の幅ｗは１μ
ｍ程度に形成する。

そこで、磁気バブルメモリ素子の構成に必要な樹脂の
層間絶縁層，磁性体パターン，外部絶縁層等を形成し、
磁性体パターンおよび導体パターンをチップ外回路に接
続させるため、電極5,6,8,9等の上に被着された絶縁層
を選択的に除去する窓あけ加工を施したのち、導電細路
13を溶断せしめると各素子回路は、その製造過程に発生
する電位差および静電気から保護されることになる。

なお、電極5,6,8,9と導体パターン7,10および導電路1
2と導電細路13とが同じ厚さ、例えば厚さ4000Åである
とき、電極６と導電路12との間、電極８と導電路12との
間に適当な電流、例えば数V,165mAの直流電流を流すと
導電細路13の中間部は溶断され、電極６と導電路12およ
び電極８と導電路12とは電気的接続が切断され、各チッ
プ２の回路がそれぞれが独立するようになる。

第２図と共通部分に同一符号を使用した第３図におい
て、第２図の実施例の異なるのは導電路12に連通する電
極15を、各チップ２の領域内に設けたことであり、その
ことによって導電細路13を溶断せしめる溶断電流の印加
は、第２図の実施例のものより容易になる。

〔発明の効果〕

以上説明したように本発明によれば、チップに必要な
導体パターンは導電細路を介して導電路に接続されてお
り、該導体パターンを電気的に損傷する工程が終了した
とき、該導電細路は適当な過電流を流すことにより容易
に切断されるため、製造工程中に発生する従来の放電が
なくなり、該チップの製造歩留まりと信頼性を向上し得
た効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるウエーハの模式平面図、 第２図は本発明の一実施例の細部の説明図、 第３図は本発明の他の実施例の細部の説明図、 第４図は従来のウエーハの模式平面図、 第５図は磁気バブルメモリ素子回路の一部を示す平面
図、 である。 図中において、 ２はチップ、5,6,8,9は導体パターンの一部である電
極、７は導体パターンの一部であるブートスワップゲー
ト、7aはゲートスワップゲートの最狭幅部、10は導体パ
ターンの一部であるスワップゲート、10aはスワップゲ
ートの最狭幅部、11はウエーハ、12は導電路、13は導電
細路、14は切除部、を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】導体パターン（5,6,8,9と7,10）を含む回
   路が形成される複数個のチップ（２）に切断されるウエ
   ーハ（11）には、該切断によって除去される切除部（1
   4）に導電路（12）が形成され、 該導体パターン（5,6,8,9と7,10）と該導電路（12）と
   に連通し該回路の形成後に流す過電流によって溶断され
   る導電細路（13）が、該導体パターン（5,6,8,9と7,1
   0）および該導電路（12）の最小断面積部（7a,10a）よ
   りもさらに小さい断面積で形成されてなることを特徴と
   する静電気対策用ウエーハ。