JPH06243680A - 信号レベル変換回路 - Google Patents
信号レベル変換回路Info
- Publication number
- JPH06243680A JPH06243680A JP5031536A JP3153693A JPH06243680A JP H06243680 A JPH06243680 A JP H06243680A JP 5031536 A JP5031536 A JP 5031536A JP 3153693 A JP3153693 A JP 3153693A JP H06243680 A JPH06243680 A JP H06243680A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- channel mos
- node
- mos transistor
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 電源電位ＶCC振幅の信号を昇圧電位ＶPP振幅
の信号に変換する信号レベル変換回路の出力が変化する
ときに流れる貫通電流を小さくする。 【構成】 第１のｐチャネルＭＯＳトランジスタ１１１
ｃおよび第２のｐチャネルＭＯＳトランジスタ１１１ｄ
からなるクロスカップル型回路１１１と、第１のｎチャ
ネルＭＯＳトランジスタ１１２ａおよび第２のｎチャネ
ルＭＯＳトランジスタ１１２ｂからなる接地電位印加回
路１１２と、出力ノード１１１ａまたは反出力ノード１
１１ｂに電荷を供給するための電荷供給回路１１３とを
備える。
の信号に変換する信号レベル変換回路の出力が変化する
ときに流れる貫通電流を小さくする。 【構成】 第１のｐチャネルＭＯＳトランジスタ１１１
ｃおよび第２のｐチャネルＭＯＳトランジスタ１１１ｄ
からなるクロスカップル型回路１１１と、第１のｎチャ
ネルＭＯＳトランジスタ１１２ａおよび第２のｎチャネ
ルＭＯＳトランジスタ１１２ｂからなる接地電位印加回
路１１２と、出力ノード１１１ａまたは反出力ノード１
１１ｂに電荷を供給するための電荷供給回路１１３とを
備える。
Description
【０００１】
【産業上の利用分野】この発明は信号レベル変換回路に
係り、特に電源電位と接地電位との間の振幅をもつ信号
を上記電源電位より高い昇圧電位と接地電位との間の振
幅をもつ信号に変換する装置に関する。
係り、特に電源電位と接地電位との間の振幅をもつ信号
を上記電源電位より高い昇圧電位と接地電位との間の振
幅をもつ信号に変換する装置に関する。
【０００２】
【従来の技術】半導体記憶装置、例えばＤＲＡＭ（Dyna
mic Random Access Memory) においてメモリセルを選択
する際、外部からのアドレス信号に基づくワード線を電
源電位ＶCCよりも高い電位にする。これはメモリセルを
構成するｎチャネルＭＯＳトランジスタのドレイン電極
およびワード線に接続されるゲート電極の電位が電源電
位ＶCCだとソース電極には電源電位ＶCCからｎチャネル
ＭＯＳトランジスタの閾値電圧Ｖthだけ低い電位が伝わ
るためで、ソース電極にドレイン電極の電源電位ＶCCを
伝えようとすると、上記ゲート電極の電位はＶCC＋Ｖth
以上に昇圧しなければならない。近年、ワード線を昇圧
するにはワード線ごとにワード線昇圧回路を設けず、外
部から電源電位ＶCCを受け、この電源電位ＶCCを基にチ
ャージポンプなどの方法を用い、上記電源電位ＶCCより
高い昇圧電位ＶPPを発生しこれをキャパシタに蓄えてお
き、この昇圧電圧ＶPPをワード線を立ち上げるめのワー
ド線ドライブ信号を出力するワード線ドライブ信号発生
回路の電源として使用している。
mic Random Access Memory) においてメモリセルを選択
する際、外部からのアドレス信号に基づくワード線を電
源電位ＶCCよりも高い電位にする。これはメモリセルを
構成するｎチャネルＭＯＳトランジスタのドレイン電極
およびワード線に接続されるゲート電極の電位が電源電
位ＶCCだとソース電極には電源電位ＶCCからｎチャネル
ＭＯＳトランジスタの閾値電圧Ｖthだけ低い電位が伝わ
るためで、ソース電極にドレイン電極の電源電位ＶCCを
伝えようとすると、上記ゲート電極の電位はＶCC＋Ｖth
以上に昇圧しなければならない。近年、ワード線を昇圧
するにはワード線ごとにワード線昇圧回路を設けず、外
部から電源電位ＶCCを受け、この電源電位ＶCCを基にチ
ャージポンプなどの方法を用い、上記電源電位ＶCCより
高い昇圧電位ＶPPを発生しこれをキャパシタに蓄えてお
き、この昇圧電圧ＶPPをワード線を立ち上げるめのワー
ド線ドライブ信号を出力するワード線ドライブ信号発生
回路の電源として使用している。
【０００３】図９はこのようなワード線ドライブ信号発
生回路を含むＤＲＡＭの一部を示すブロック図であり、
図において１０は例えば３Ｖの電源電位ＶCCが印加され
る電源電位ノード、２０は接地電位が印加される接地電
位ノード、３０は上記電源電位ノード１０からの電源電
位ＶCCを受けて駆動し、この電源電位ＶCCよりも高い例
えば５Ｖの昇圧電位ＶPPを昇圧電位ノード４０に出力す
る昇圧電位発生回路、５０は上記昇圧電位ノード４０と
接地電位ノード２０との間に接続され、昇圧電位ノード
４０から電流が流れ出たとき急に上記昇圧電位ＶPPが低
下しないように設けられているキャパシタである。
生回路を含むＤＲＡＭの一部を示すブロック図であり、
図において１０は例えば３Ｖの電源電位ＶCCが印加され
る電源電位ノード、２０は接地電位が印加される接地電
位ノード、３０は上記電源電位ノード１０からの電源電
位ＶCCを受けて駆動し、この電源電位ＶCCよりも高い例
えば５Ｖの昇圧電位ＶPPを昇圧電位ノード４０に出力す
る昇圧電位発生回路、５０は上記昇圧電位ノード４０と
接地電位ノード２０との間に接続され、昇圧電位ノード
４０から電流が流れ出たとき急に上記昇圧電位ＶPPが低
下しないように設けられているキャパシタである。
【０００４】６０は上記昇圧電位ノード４０から昇圧電
位ＶPPを受けて駆動し、電源電位ＶCC振幅のロウアドレ
スストローブ信号／ＲＡＳを受け、このロウアドレスス
トローブ信号／ＲＡＳがＬレベルになると、昇圧電位Ｖ
PP振幅のＨレベルとなるワード線ドライブ信号ＲＸを出
力するワード線ドライブ信号発生回路、７０は外部から
のロウアドレス信号に基づき活性化するロウプリデコー
ド信号Ｘ0 およびＸ1を受け、このロウプリデコード信
号Ｘ0 およびＸ1 がともに活性化するとＨレベルとなる
ロウデコード信号ＲＤおよびＬレベルとなるロウデコー
ド信号／ＲＤを出力するロウデコーダ、８０は上記ロウ
デコード信号ＲＤ、／ＲＤおよび上記ワード線ドライブ
信号発生回路６０からのワード線ドライブ信号ＲＸを受
け、上記ロウデコード信号ＲＤがＨレベル、／ＲＤがＬ
レベルおよびワード線ドライブ信号ＲＸが昇圧電位ＶPP
振幅のＨレベルとなると、ワード線ＷＬの電位を昇圧電
位ＶPPにするワードドライバである。
位ＶPPを受けて駆動し、電源電位ＶCC振幅のロウアドレ
スストローブ信号／ＲＡＳを受け、このロウアドレスス
トローブ信号／ＲＡＳがＬレベルになると、昇圧電位Ｖ
PP振幅のＨレベルとなるワード線ドライブ信号ＲＸを出
力するワード線ドライブ信号発生回路、７０は外部から
のロウアドレス信号に基づき活性化するロウプリデコー
ド信号Ｘ0 およびＸ1を受け、このロウプリデコード信
号Ｘ0 およびＸ1 がともに活性化するとＨレベルとなる
ロウデコード信号ＲＤおよびＬレベルとなるロウデコー
ド信号／ＲＤを出力するロウデコーダ、８０は上記ロウ
デコード信号ＲＤ、／ＲＤおよび上記ワード線ドライブ
信号発生回路６０からのワード線ドライブ信号ＲＸを受
け、上記ロウデコード信号ＲＤがＨレベル、／ＲＤがＬ
レベルおよびワード線ドライブ信号ＲＸが昇圧電位ＶPP
振幅のＨレベルとなると、ワード線ＷＬの電位を昇圧電
位ＶPPにするワードドライバである。
【０００５】９０はワード線９１とビット線９２、９３
との交点に配置された複数のメモリセル９４がマトリッ
クス状に配置されたメモリセルアレイと、上記ビット線
９２および９３に接続された複数のセンスアンプ９５の
一部を示すメモリアレイ部で、上記メモリセル９４は電
源電位ＶCCと接地電位との中間電位（１／２）ＶCCが印
加される中間電位ノード９４ａに一方の電極が接続さ
れ、他方の電極にデータを蓄積するキャパシタ９４ｂ
と、ビット線９２と上記キャパシタ９４ｂの他方の電極
との間に接続され、ゲート電極がワード線９１に接続さ
れ、例えば１Ｖの閾値電圧ＶtnをもつｎチャネルＭＯＳ
トランジスタ９４ｃとで構成される。
との交点に配置された複数のメモリセル９４がマトリッ
クス状に配置されたメモリセルアレイと、上記ビット線
９２および９３に接続された複数のセンスアンプ９５の
一部を示すメモリアレイ部で、上記メモリセル９４は電
源電位ＶCCと接地電位との中間電位（１／２）ＶCCが印
加される中間電位ノード９４ａに一方の電極が接続さ
れ、他方の電極にデータを蓄積するキャパシタ９４ｂ
と、ビット線９２と上記キャパシタ９４ｂの他方の電極
との間に接続され、ゲート電極がワード線９１に接続さ
れ、例えば１Ｖの閾値電圧ＶtnをもつｎチャネルＭＯＳ
トランジスタ９４ｃとで構成される。
【０００６】上記ワード線ドライブ信号発生回路６０に
おいて、６１は電源電位ＶCC振幅のロウアドレスストロ
ーブ信号／ＲＡＳを受け、このロウアドレスストローブ
信号／ＲＡＳを所定時間遅延した電源電位ＶCC振幅の遅
延信号ＤＬを出力する遅延回路、６２は電源電位ノード
１０からの電源電位ＶCCを受けて駆動し、上記電源電位
ＶCC振幅の遅延信号ＤＬを受け、この遅延信号ＤＬの電
源電位ＶCC振幅の反転信号／ＤＬを出力するインバー
タ、６３は上記昇圧電位ノード４０からの昇圧電位ＶPP
を受けて駆動し、上記遅延信号ＤＬおよび上記インバー
タ６２からの出力／ＤＬを受け、昇圧電位ＶPP振幅のワ
ード線ドライブ信号ＲＸを出力する信号レベル変換回路
で、上記昇圧電位ノード４０と第１のノード６３ａとの
間に接続され、ゲート電極が第２のノード６３ｂに接続
され、例えば−１Ｖの閾値電圧ＶtpをもつｐチャネルＭ
ＯＳトランジスタ６３ｃと、上記第１のノード６３ａと
接地電位ノード２０との間に接続され、ゲート電極に上
記インバータ６２からの出力信号／ＤＬを受け、例えば
１Ｖの閾値電圧ＶtnをもつｎチャネルＭＯＳトランジス
タ６３ｄと、上記昇圧電位ノード４０と上記第２のノー
ド６３ｂとの間に接続され、ゲート電極が上記第１のノ
ード６３ａに接続され、閾値電圧Ｖtpをもち、上記ｐチ
ャネルＭＯＳトランジスタ６３ｃとでクロスカップル型
回路を構成するｐチャネルＭＯＳトランジスタ６３ｅ
と、上記第２のノード６３ｂと接地電位ノード２０との
間に接続され、ゲート電極に上記遅延信号ＤＬを受ける
ｎチャネルＭＯＳトランジスタ６３ｆとから構成されて
いる。
おいて、６１は電源電位ＶCC振幅のロウアドレスストロ
ーブ信号／ＲＡＳを受け、このロウアドレスストローブ
信号／ＲＡＳを所定時間遅延した電源電位ＶCC振幅の遅
延信号ＤＬを出力する遅延回路、６２は電源電位ノード
１０からの電源電位ＶCCを受けて駆動し、上記電源電位
ＶCC振幅の遅延信号ＤＬを受け、この遅延信号ＤＬの電
源電位ＶCC振幅の反転信号／ＤＬを出力するインバー
タ、６３は上記昇圧電位ノード４０からの昇圧電位ＶPP
を受けて駆動し、上記遅延信号ＤＬおよび上記インバー
タ６２からの出力／ＤＬを受け、昇圧電位ＶPP振幅のワ
ード線ドライブ信号ＲＸを出力する信号レベル変換回路
で、上記昇圧電位ノード４０と第１のノード６３ａとの
間に接続され、ゲート電極が第２のノード６３ｂに接続
され、例えば−１Ｖの閾値電圧ＶtpをもつｐチャネルＭ
ＯＳトランジスタ６３ｃと、上記第１のノード６３ａと
接地電位ノード２０との間に接続され、ゲート電極に上
記インバータ６２からの出力信号／ＤＬを受け、例えば
１Ｖの閾値電圧ＶtnをもつｎチャネルＭＯＳトランジス
タ６３ｄと、上記昇圧電位ノード４０と上記第２のノー
ド６３ｂとの間に接続され、ゲート電極が上記第１のノ
ード６３ａに接続され、閾値電圧Ｖtpをもち、上記ｐチ
ャネルＭＯＳトランジスタ６３ｃとでクロスカップル型
回路を構成するｐチャネルＭＯＳトランジスタ６３ｅ
と、上記第２のノード６３ｂと接地電位ノード２０との
間に接続され、ゲート電極に上記遅延信号ＤＬを受ける
ｎチャネルＭＯＳトランジスタ６３ｆとから構成されて
いる。
【０００７】上記ロウデコーダ７０において、７１は上
記電源電位ノード１０と第３のノード７２との間に接続
され、ゲート電極にプリデコード信号Ｘ0 を受けるｐチ
ャネルＭＯＳトランジスタ、７３は上記第３のノード７
２に接続され、ゲート電極に上記プリデコード信号Ｘ0
を受けるｎチャネルＭＯＳトランジスタ、７４は上記ｎ
チャネルＭＯＳトランジスタ７３と接地電位ノード２０
との間に接続され、ゲート電極プリデコード信号Ｘ1 を
受けるｎチャネルＭＯＳトランジスタ、７５は電源電位
ＶCCを受けて駆動し、入力側が上記第３のノード７２に
接続され、出力側からロウデコード信号ＲＤを出力する
インバータ、７６は上記電源電位ノード１０と第３のノ
ード７２との間に接続され、ゲート電極が上記インバー
タ７５の出力側に接続されたｐチャネルＭＯＳトランジ
スタである。
記電源電位ノード１０と第３のノード７２との間に接続
され、ゲート電極にプリデコード信号Ｘ0 を受けるｐチ
ャネルＭＯＳトランジスタ、７３は上記第３のノード７
２に接続され、ゲート電極に上記プリデコード信号Ｘ0
を受けるｎチャネルＭＯＳトランジスタ、７４は上記ｎ
チャネルＭＯＳトランジスタ７３と接地電位ノード２０
との間に接続され、ゲート電極プリデコード信号Ｘ1 を
受けるｎチャネルＭＯＳトランジスタ、７５は電源電位
ＶCCを受けて駆動し、入力側が上記第３のノード７２に
接続され、出力側からロウデコード信号ＲＤを出力する
インバータ、７６は上記電源電位ノード１０と第３のノ
ード７２との間に接続され、ゲート電極が上記インバー
タ７５の出力側に接続されたｐチャネルＭＯＳトランジ
スタである。
【０００８】上記ワードドライバ８０において、８１は
上記ロウデコーダ７０におけるインバータ７５の出力側
と接続され、ゲート電極が上記電源電位ノード１０に接
続され、閾値電圧ＶtnをもつｎチャネルＭＯＳトランジ
スタ、８２は上記ワード線ドライブ信号発生回路６０に
おける第２のノード６３ｂとワード線９１との間に接続
され、ゲート電極が上記ｎチャネルＭＯＳトランジスタ
８１に接続され、閾値電圧ＶtnをもつｎチャネルＭＯＳ
トランジスタ、８３は上記ワード線９１と接地電位ノー
ド２０との間に接続され、ゲート電極が上記ロウデコー
ダ７０における第３のノード７２に接続されたｎチャネ
ルＭＯＳトランジスタである。
上記ロウデコーダ７０におけるインバータ７５の出力側
と接続され、ゲート電極が上記電源電位ノード１０に接
続され、閾値電圧ＶtnをもつｎチャネルＭＯＳトランジ
スタ、８２は上記ワード線ドライブ信号発生回路６０に
おける第２のノード６３ｂとワード線９１との間に接続
され、ゲート電極が上記ｎチャネルＭＯＳトランジスタ
８１に接続され、閾値電圧ＶtnをもつｎチャネルＭＯＳ
トランジスタ、８３は上記ワード線９１と接地電位ノー
ド２０との間に接続され、ゲート電極が上記ロウデコー
ダ７０における第３のノード７２に接続されたｎチャネ
ルＭＯＳトランジスタである。
【０００９】次に以上のように構成されたＤＲＡＭの動
作について、図１０に基づき説明する。まず、図１０の
（ａ）に示されたロウアドレスストローブ信号／ＲＡＳ
が非活性状態（電源電位ＶCC振幅のＨレベル）から活性
状態（Ｌレベル）にされる時刻ｔ0 までは、プリデコー
ド信号Ｘ0 およびＸ1 は図１０の（ｂ）および（ｃ）に
示すように接地電位にあり、このプリデコード信号Ｘ0
をゲート電極に受けるｎチャネルＭＯＳトランジスタ７
３は非導通状態、ｐチャネルＭＯＳトランジスタ７１は
導通状態となり、電源電位ノード１０と第３のノード７
２とが導通しいるので、この第３のノード７２から出力
されるデコード信号／ＲＤは、図１０の（ｅ）に示すよ
うに電源電位ＶCCとなっている。
作について、図１０に基づき説明する。まず、図１０の
（ａ）に示されたロウアドレスストローブ信号／ＲＡＳ
が非活性状態（電源電位ＶCC振幅のＨレベル）から活性
状態（Ｌレベル）にされる時刻ｔ0 までは、プリデコー
ド信号Ｘ0 およびＸ1 は図１０の（ｂ）および（ｃ）に
示すように接地電位にあり、このプリデコード信号Ｘ0
をゲート電極に受けるｎチャネルＭＯＳトランジスタ７
３は非導通状態、ｐチャネルＭＯＳトランジスタ７１は
導通状態となり、電源電位ノード１０と第３のノード７
２とが導通しいるので、この第３のノード７２から出力
されるデコード信号／ＲＤは、図１０の（ｅ）に示すよ
うに電源電位ＶCCとなっている。
【００１０】また、インバータ７５はこのデコード信号
／ＲＤを受け、図１０の（ｄ）に示すように接地電位の
デコード信号ＲＤを出力し、ワードドライバ８０におけ
るｎチャネルＭＯＳトランジスタ８１はゲート電極に電
源電位ＶCCを受け、上記デコード信号ＲＤとの電位差が
このｎチャネルＭＯＳトランジスタ８１の閾値電圧Ｖtn
以上あるので上記ｎチャネルＭＯＳトランジスタ８１は
導通状態にあり、ｎチャネルＭＯＳトランジスタ８２の
ゲート電極の電位ＶG は上記接地電位のデコード信号Ｒ
Ｄに等しくなり、図１０の（ｆ）に示すように接地電位
となり、このｎチャネルＭＯＳトランジスタ８２は非導
通状態となる。そして、上記電源電位ＶCCのデコード信
号／ＲＤをゲート電極に受けるｎチャネルＭＯＳトラン
ジスタ８３は導通状態となっているので、ワード線９１
の電位ＷＬは図１０の（ｋ）に示すように接地電位とな
っている。
／ＲＤを受け、図１０の（ｄ）に示すように接地電位の
デコード信号ＲＤを出力し、ワードドライバ８０におけ
るｎチャネルＭＯＳトランジスタ８１はゲート電極に電
源電位ＶCCを受け、上記デコード信号ＲＤとの電位差が
このｎチャネルＭＯＳトランジスタ８１の閾値電圧Ｖtn
以上あるので上記ｎチャネルＭＯＳトランジスタ８１は
導通状態にあり、ｎチャネルＭＯＳトランジスタ８２の
ゲート電極の電位ＶG は上記接地電位のデコード信号Ｒ
Ｄに等しくなり、図１０の（ｆ）に示すように接地電位
となり、このｎチャネルＭＯＳトランジスタ８２は非導
通状態となる。そして、上記電源電位ＶCCのデコード信
号／ＲＤをゲート電極に受けるｎチャネルＭＯＳトラン
ジスタ８３は導通状態となっているので、ワード線９１
の電位ＷＬは図１０の（ｋ）に示すように接地電位とな
っている。
【００１１】一方、この電源電位ＶCCのロウアドレスス
トローブ信号／ＲＡＳを受けるワード線ドライブ信号発
生回路６０における遅延回路６１は、図１０の（ｇ）に
示すように電源電位ＶCCの遅延信号ＤＬを出力してお
り、この遅延信号ＤＬをゲート電極に受ける、信号レベ
ル変換回路６３におけるｎチャネルＭＯＳトランジスタ
６３ｆは導通状態で、第２のノード６３ｂと接地電位ノ
ード２０とが導通し、この第２のノード６３ｂから出力
されるワード線ドライブ信号ＲＸは、図１０の（ｊ）に
示すように接地電位となっている。また、インバータ６
２は上記電源電位ＶCCの遅延信号ＤＬを受け、接地電位
の信号／ＤＬを出力し、この信号／ＤＬをゲート電極に
受けるｎチャネルＭＯＳトランジスタ６３ｄは非導通状
態で、ｐチャネルＭＯＳトランジスタ６３ｃは上記第２
のノード６３ｂからの接地電位のワード線ドライブ信号
ＲＸをゲート電極に受け導通状態となっているので、昇
圧電位ノード４０と第１のノード６３ａとが導通し、こ
の第１のノード６３ａの電位Ｎ1 は図１０の（ｉ）に示
すように昇圧電位ＶPPとなっており、この第１のノード
６３ａの電位Ｎ1 をゲート電極に受けるｐチャネルＭＯ
Ｓトランジスタ６３ｅは非導通状態となっている。
トローブ信号／ＲＡＳを受けるワード線ドライブ信号発
生回路６０における遅延回路６１は、図１０の（ｇ）に
示すように電源電位ＶCCの遅延信号ＤＬを出力してお
り、この遅延信号ＤＬをゲート電極に受ける、信号レベ
ル変換回路６３におけるｎチャネルＭＯＳトランジスタ
６３ｆは導通状態で、第２のノード６３ｂと接地電位ノ
ード２０とが導通し、この第２のノード６３ｂから出力
されるワード線ドライブ信号ＲＸは、図１０の（ｊ）に
示すように接地電位となっている。また、インバータ６
２は上記電源電位ＶCCの遅延信号ＤＬを受け、接地電位
の信号／ＤＬを出力し、この信号／ＤＬをゲート電極に
受けるｎチャネルＭＯＳトランジスタ６３ｄは非導通状
態で、ｐチャネルＭＯＳトランジスタ６３ｃは上記第２
のノード６３ｂからの接地電位のワード線ドライブ信号
ＲＸをゲート電極に受け導通状態となっているので、昇
圧電位ノード４０と第１のノード６３ａとが導通し、こ
の第１のノード６３ａの電位Ｎ1 は図１０の（ｉ）に示
すように昇圧電位ＶPPとなっており、この第１のノード
６３ａの電位Ｎ1 をゲート電極に受けるｐチャネルＭＯ
Ｓトランジスタ６３ｅは非導通状態となっている。
【００１２】そして、時刻ｔ0 でロウアドレスストロー
ブ信号／ＲＡＳが活性化（Ｌレベル）され接地電位にな
ると、これを受けて外部からのアドレス信号が取り込ま
れ、このアドレス信号に基づきプリデコード信号Ｘ0 お
よびＸ1 が図１０の（ｂ）および（ｃ）に示すように時
刻ｔ1 でｎチャネルＭＯＳトランジスタ７３および７４
の閾値電圧Ｖtnを超え、電源電位ＶCCに立ち上がる。す
ると、上記ｎチャネルＭＯＳトランジスタ７３および７
４が導通状態、ｐチャネルＭＯＳトランジスタ７１が非
導通状態となり、第３のノード７２から出力されるデコ
ード信号／ＲＤは図１０の（ｅ）に示すように電源電位
ＶCCから低下し始め、時刻ｔ2 でｎチャネルＭＯＳトラ
ンジスタ８３の閾値電圧Ｖtnまで低下し、やがて接地電
位となり、このデコード信号／ＲＤをゲード電極に受け
る上記ｎチャネルＭＯＳトランジスタ８３は非導通状態
となる。
ブ信号／ＲＡＳが活性化（Ｌレベル）され接地電位にな
ると、これを受けて外部からのアドレス信号が取り込ま
れ、このアドレス信号に基づきプリデコード信号Ｘ0 お
よびＸ1 が図１０の（ｂ）および（ｃ）に示すように時
刻ｔ1 でｎチャネルＭＯＳトランジスタ７３および７４
の閾値電圧Ｖtnを超え、電源電位ＶCCに立ち上がる。す
ると、上記ｎチャネルＭＯＳトランジスタ７３および７
４が導通状態、ｐチャネルＭＯＳトランジスタ７１が非
導通状態となり、第３のノード７２から出力されるデコ
ード信号／ＲＤは図１０の（ｅ）に示すように電源電位
ＶCCから低下し始め、時刻ｔ2 でｎチャネルＭＯＳトラ
ンジスタ８３の閾値電圧Ｖtnまで低下し、やがて接地電
位となり、このデコード信号／ＲＤをゲード電極に受け
る上記ｎチャネルＭＯＳトランジスタ８３は非導通状態
となる。
【００１３】また、インバータ７５は上記デコード信号
／ＲＤを受け、図１０の（ｄ）に示すようにほぼ時刻ｔ
2 でｎチャネルＭＯＳトランジスタ８２の閾値電圧Ｖtn
を超え、電源電位ＶCCとなるデコード信号ＲＤを出力
し、これを受けてｎチャネルＭＯＳトランジスタ８２の
ゲート電極の電位ＶG も図１０の（ｆ）に示すように上
昇し、このＶG がｎチャネルＭＯＳトランジスタ８１の
ゲート電極の電位である電源電位ＶCCより上記ｎチャネ
ルＭＯＳトランジスタ８１の閾値電圧Ｖtnだけ低い電位
となると、このｎチャネルＭＯＳトランジスタ８１は非
導通状態となる。
／ＲＤを受け、図１０の（ｄ）に示すようにほぼ時刻ｔ
2 でｎチャネルＭＯＳトランジスタ８２の閾値電圧Ｖtn
を超え、電源電位ＶCCとなるデコード信号ＲＤを出力
し、これを受けてｎチャネルＭＯＳトランジスタ８２の
ゲート電極の電位ＶG も図１０の（ｆ）に示すように上
昇し、このＶG がｎチャネルＭＯＳトランジスタ８１の
ゲート電極の電位である電源電位ＶCCより上記ｎチャネ
ルＭＯＳトランジスタ８１の閾値電圧Ｖtnだけ低い電位
となると、このｎチャネルＭＯＳトランジスタ８１は非
導通状態となる。
【００１４】一方、ワード線ドライブ信号発生回路６０
における遅延回路６１は、上記ワードドライバ８０にお
けるｎチャネルＭＯＳトランジスタ８２のゲート電極の
電位ＶG がＶCC−Ｖtnになる前にワード線ドライブ信号
ＲＸが立ち上がらにように、図１０の（ｇ）に示すよう
に上記ロウアドレスストローブ信号／ＲＡＳが立ち下が
った時刻ｔ0 から所定時間ΔＴだけ遅延した時刻ｔ
3 に、ｎチャネルＭＯＳトランジスタ６３ｆの閾値電圧
Ｖtnに立ち下がる遅延信号ＤＬを出力する。すると、上
記ｎチャネルＭＯＳトランジスタ６３ｆは非導通状態と
なり、また、インバータ６２はこの遅延信号ＤＬを受
け、図１０の（ｈ）に示すようにほぼ時刻ｔ3でｎチャ
ネルＭＯＳトランジスタ６３ｄの閾値電圧Ｖtnに上昇
し、やがて電源電位ＶCCとなる反転信号／ＤＬを出力
し、この信号／ＤＬをゲート電極に受けるｎチャネルＭ
ＯＳトランジスタ６３ｄは導通状態となり、第１のノー
ド６３ａと接地電位ノード２０とが導通し、この第１の
ノード６３ａの電位Ｎ1 が図１０の（ｉ）に示すように
昇圧電位ＶPPから低下し始め、時刻ｔ4 で昇圧電位ＶPP
よりｐチャネルＭＯＳトランジスタの閾値電圧の絶対値
｜Ｖtp｜だけ低い電位となる。
における遅延回路６１は、上記ワードドライバ８０にお
けるｎチャネルＭＯＳトランジスタ８２のゲート電極の
電位ＶG がＶCC−Ｖtnになる前にワード線ドライブ信号
ＲＸが立ち上がらにように、図１０の（ｇ）に示すよう
に上記ロウアドレスストローブ信号／ＲＡＳが立ち下が
った時刻ｔ0 から所定時間ΔＴだけ遅延した時刻ｔ
3 に、ｎチャネルＭＯＳトランジスタ６３ｆの閾値電圧
Ｖtnに立ち下がる遅延信号ＤＬを出力する。すると、上
記ｎチャネルＭＯＳトランジスタ６３ｆは非導通状態と
なり、また、インバータ６２はこの遅延信号ＤＬを受
け、図１０の（ｈ）に示すようにほぼ時刻ｔ3でｎチャ
ネルＭＯＳトランジスタ６３ｄの閾値電圧Ｖtnに上昇
し、やがて電源電位ＶCCとなる反転信号／ＤＬを出力
し、この信号／ＤＬをゲート電極に受けるｎチャネルＭ
ＯＳトランジスタ６３ｄは導通状態となり、第１のノー
ド６３ａと接地電位ノード２０とが導通し、この第１の
ノード６３ａの電位Ｎ1 が図１０の（ｉ）に示すように
昇圧電位ＶPPから低下し始め、時刻ｔ4 で昇圧電位ＶPP
よりｐチャネルＭＯＳトランジスタの閾値電圧の絶対値
｜Ｖtp｜だけ低い電位となる。
【００１５】そして、上記第１のノード６３ａの電位Ｎ
1 をゲート電極に受けるｐチャネルＭＯＳトランジスタ
６３ｅは導通状態となり、昇圧電位ノード４０と第２の
ノード６３ｂとが導通し、この第２のノード６３ｂから
出力されるワード線ドライブ信号ＲＸが図１０の（ｊ）
に示すように時刻ｔ5 で昇圧電位ＶPPよりｐチャネルＭ
ＯＳトランジスタ６３ｃの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位を越え、昇圧電位ＶPPに立ち上がる。する
と、上記ワード線ドライブ信号ＲＸをゲート電極に受け
るｐチャネルＭＯＳトランジスタ６３ｃは非導通状態と
なり、また、ワードドライバ８０におけるｎチャネルＭ
ＯＳトランジスタ８２は上記ワード線ドライブ信号ＲＸ
を受け、このｎチャネルＭＯＳトランジスタ８２のゲー
ト容量による容量結合により、ゲート電極の電位ＶG が
図１０の（ｆ）に示すように電源電位ＶCCよりも閾値電
圧Ｖtnだけ低い電位から昇圧電位ＶPPよりも閾値電圧Ｖ
tnだけ高い電位まで上昇するので、このワード線ドライ
ブ信号ＲＸはそのままワード線９１に伝えられ、ワード
線９１の電位ＷＬは図１０の（ｋ）に示すように昇圧電
位ＶPPに立ち上がる。
1 をゲート電極に受けるｐチャネルＭＯＳトランジスタ
６３ｅは導通状態となり、昇圧電位ノード４０と第２の
ノード６３ｂとが導通し、この第２のノード６３ｂから
出力されるワード線ドライブ信号ＲＸが図１０の（ｊ）
に示すように時刻ｔ5 で昇圧電位ＶPPよりｐチャネルＭ
ＯＳトランジスタ６３ｃの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位を越え、昇圧電位ＶPPに立ち上がる。する
と、上記ワード線ドライブ信号ＲＸをゲート電極に受け
るｐチャネルＭＯＳトランジスタ６３ｃは非導通状態と
なり、また、ワードドライバ８０におけるｎチャネルＭ
ＯＳトランジスタ８２は上記ワード線ドライブ信号ＲＸ
を受け、このｎチャネルＭＯＳトランジスタ８２のゲー
ト容量による容量結合により、ゲート電極の電位ＶG が
図１０の（ｆ）に示すように電源電位ＶCCよりも閾値電
圧Ｖtnだけ低い電位から昇圧電位ＶPPよりも閾値電圧Ｖ
tnだけ高い電位まで上昇するので、このワード線ドライ
ブ信号ＲＸはそのままワード線９１に伝えられ、ワード
線９１の電位ＷＬは図１０の（ｋ）に示すように昇圧電
位ＶPPに立ち上がる。
【００１６】そして、上記昇圧電位ＶPPに立ち上がった
ワード線９１の電位ＷＬを受け、メモリセル９４におけ
るｎチャネルＭＯＳトランジスタ９４ｃが導通状態とな
り、このメモリセル９４に記憶されていたデータがビッ
ト線９２に出力される。このビット線９２および９３は
あらかじめ中間電位（１／２）ＶCCにプリチャージされ
ており、上記記憶データＨレベルだとビット線９２の電
位は中間電位（１／２）ＶCCよりわずかに上昇し、上記
記憶データがＬレベルだとビット線９２の電位は中間電
位（１／２）ＶCCよりわずかに低下し、電位が中間電位
（１／２）ＶCCのままのビット線９３と電位差が生じ
る。この電位差はセンスアンプ９５により増幅され、電
位が高いほうのビット線は電源電位ＶCCに、電位の低い
ほうのビット線は接地電位にされ、ｎチャネルＭＯＳト
ランジスタ９４ｃを介しビット線９２に接続されたキャ
パシタ９４ｂの電極が、再び記憶されていたデータに対
応した電位となる。
ワード線９１の電位ＷＬを受け、メモリセル９４におけ
るｎチャネルＭＯＳトランジスタ９４ｃが導通状態とな
り、このメモリセル９４に記憶されていたデータがビッ
ト線９２に出力される。このビット線９２および９３は
あらかじめ中間電位（１／２）ＶCCにプリチャージされ
ており、上記記憶データＨレベルだとビット線９２の電
位は中間電位（１／２）ＶCCよりわずかに上昇し、上記
記憶データがＬレベルだとビット線９２の電位は中間電
位（１／２）ＶCCよりわずかに低下し、電位が中間電位
（１／２）ＶCCのままのビット線９３と電位差が生じ
る。この電位差はセンスアンプ９５により増幅され、電
位が高いほうのビット線は電源電位ＶCCに、電位の低い
ほうのビット線は接地電位にされ、ｎチャネルＭＯＳト
ランジスタ９４ｃを介しビット線９２に接続されたキャ
パシタ９４ｂの電極が、再び記憶されていたデータに対
応した電位となる。
【００１７】そして、上記のようにメモリセル９４が選
択され、記憶されていたデータの出力が終わり、ロウア
ドレスストローブ信号／ＲＡＳが図１０の（ａ）に示す
ように時刻ｔ6 で非活性化（Ｈレベル）されると、これ
を受けてプリデコード信号Ｘ0 およびＸ1 が図１０の
（ｂ）および（ｃ）に示すように立ち下がり始め、時刻
ｔ7 で電源電位ＶCCよりｐチャネルＭＯＳトランジスタ
７１の閾値電圧の絶対値｜Ｖtp｜だけ低い電位となり、
時刻ｔ8 でｎチャネルＭＯＳトランジスタ７３および７
４の閾値電圧Ｖtnとなり、接地電位となる。すると、こ
れを受けてｎチャネルＭＯＳトランジスタ７３および７
４は非導通状態、ｐチャネルＭＯＳトランジスタ７１は
導通状態となり、第３のノード７２から出力されるデコ
ード信号／ＲＤは、図１０の（ｅ）に示すように接地電
位から上昇し始め、ほぼ時刻ｔ8 でｎチャネルＭＯＳト
ランジスタ８３の閾値電圧Ｖtnを越え、電源電位ＶCCと
なり、このデコード信号／ＲＤをゲート電極に受ける上
記ｎチャネルＭＯＳトランジスタ８３は導通状態とな
り、ワード線９１と接地電位ノード２０とが導通し、こ
のワード線９１の電位ＷＬが図１０の（ｋ）に示すよう
に低下し始める。
択され、記憶されていたデータの出力が終わり、ロウア
ドレスストローブ信号／ＲＡＳが図１０の（ａ）に示す
ように時刻ｔ6 で非活性化（Ｈレベル）されると、これ
を受けてプリデコード信号Ｘ0 およびＸ1 が図１０の
（ｂ）および（ｃ）に示すように立ち下がり始め、時刻
ｔ7 で電源電位ＶCCよりｐチャネルＭＯＳトランジスタ
７１の閾値電圧の絶対値｜Ｖtp｜だけ低い電位となり、
時刻ｔ8 でｎチャネルＭＯＳトランジスタ７３および７
４の閾値電圧Ｖtnとなり、接地電位となる。すると、こ
れを受けてｎチャネルＭＯＳトランジスタ７３および７
４は非導通状態、ｐチャネルＭＯＳトランジスタ７１は
導通状態となり、第３のノード７２から出力されるデコ
ード信号／ＲＤは、図１０の（ｅ）に示すように接地電
位から上昇し始め、ほぼ時刻ｔ8 でｎチャネルＭＯＳト
ランジスタ８３の閾値電圧Ｖtnを越え、電源電位ＶCCと
なり、このデコード信号／ＲＤをゲート電極に受ける上
記ｎチャネルＭＯＳトランジスタ８３は導通状態とな
り、ワード線９１と接地電位ノード２０とが導通し、こ
のワード線９１の電位ＷＬが図１０の（ｋ）に示すよう
に低下し始める。
【００１８】また、インバータ７５は上記第３のノード
７２からのデコード信号／ＲＤを受け、図１０の（ｄ）
に示すように時刻ｔ8 で電源電位ＶCCから低下し始め、
時刻ｔ9 で電源電位ＶCCからｎチャネルＭＯＳトランジ
スタ８１の閾値電圧Ｖtnだけ低い電位となり、やがて接
地電位となるデコード信号ＲＤを出力し、これを受けて
ｎチャネルＭＯＳトランジスタ８１は導通状態となり、
ｎチャネルＭＯＳトランジスタ８２のゲート電極の電位
ＶG は図１０の（ｆ）に示すように低下し始め、時刻ｔ
10でｎチャネルＭＯＳトランジスタ８２の閾値電圧Ｖtn
となり、やがて接地電位となり、このｎチャネルＭＯＳ
トランジスタ８２は非導通状態となり、上記ワード線９
１の電位ＷＬは図１０の（ｋ）に示すように接地電位と
なる。すると、メモリセル９４における、上記ワード線
９１の電位ＷＬをゲート電極に受けるｎチャネルＭＯＳ
トランジスタ９４は非導通状態となり、ＨまたはＬのデ
ータに対応した電位がキャパシタ９４ｂの電極に保持さ
れる。
７２からのデコード信号／ＲＤを受け、図１０の（ｄ）
に示すように時刻ｔ8 で電源電位ＶCCから低下し始め、
時刻ｔ9 で電源電位ＶCCからｎチャネルＭＯＳトランジ
スタ８１の閾値電圧Ｖtnだけ低い電位となり、やがて接
地電位となるデコード信号ＲＤを出力し、これを受けて
ｎチャネルＭＯＳトランジスタ８１は導通状態となり、
ｎチャネルＭＯＳトランジスタ８２のゲート電極の電位
ＶG は図１０の（ｆ）に示すように低下し始め、時刻ｔ
10でｎチャネルＭＯＳトランジスタ８２の閾値電圧Ｖtn
となり、やがて接地電位となり、このｎチャネルＭＯＳ
トランジスタ８２は非導通状態となり、上記ワード線９
１の電位ＷＬは図１０の（ｋ）に示すように接地電位と
なる。すると、メモリセル９４における、上記ワード線
９１の電位ＷＬをゲート電極に受けるｎチャネルＭＯＳ
トランジスタ９４は非導通状態となり、ＨまたはＬのデ
ータに対応した電位がキャパシタ９４ｂの電極に保持さ
れる。
【００１９】一方、ワード線ドライブ信号発生回路６０
における遅延回路６１は、図１０の（ｇ）に示すように
ロウアドレスストローブ信号／ＲＡＳが立ち上がった時
刻ｔ6 よりも所定時間ΔＴだけ遅れた時刻ｔ11でｎチャ
ネルＭＯＳトランジスタ６３ｆの閾値電圧Ｖtnを越え、
電源電位ＶCCに立ち上がる遅延信号ＤＬを出力し、この
遅延信号ＤＬをゲート電極に受ける上記ｎチャネルＭＯ
Ｓトランジスタ６３ｆが導通状態となり、第２のノード
６３ｂと接地電位ノード２０とが導通し、この第２のノ
ード６３ｂから出力されるワード線ドライブ信号ＲＸが
図１０の（ｊ）に示すように立ち下がり始め、時刻ｔ12
で昇圧電位ＶPPよりｐチャネルＭＯＳトランジスタ６３
ｃの閾値電圧の絶対値｜Ｖtp｜だけ低い電位となり、こ
の第２のノード６３ｂからのワード線ドライブ信号ＲＸ
をゲート電極に受けるｐチャネルＭＯＳトランジスタ６
３ｃは導通状態となる。
における遅延回路６１は、図１０の（ｇ）に示すように
ロウアドレスストローブ信号／ＲＡＳが立ち上がった時
刻ｔ6 よりも所定時間ΔＴだけ遅れた時刻ｔ11でｎチャ
ネルＭＯＳトランジスタ６３ｆの閾値電圧Ｖtnを越え、
電源電位ＶCCに立ち上がる遅延信号ＤＬを出力し、この
遅延信号ＤＬをゲート電極に受ける上記ｎチャネルＭＯ
Ｓトランジスタ６３ｆが導通状態となり、第２のノード
６３ｂと接地電位ノード２０とが導通し、この第２のノ
ード６３ｂから出力されるワード線ドライブ信号ＲＸが
図１０の（ｊ）に示すように立ち下がり始め、時刻ｔ12
で昇圧電位ＶPPよりｐチャネルＭＯＳトランジスタ６３
ｃの閾値電圧の絶対値｜Ｖtp｜だけ低い電位となり、こ
の第２のノード６３ｂからのワード線ドライブ信号ＲＸ
をゲート電極に受けるｐチャネルＭＯＳトランジスタ６
３ｃは導通状態となる。
【００２０】また、インバータ６２は上記遅延信号ＤＬ
を受け、図１０の（ｈ）に示すようにほぼ時刻ｔ11で立
ち下がり始め、時刻ｔ13でｎチャネルＭＯＳトランジス
タ６３ｄの閾値電圧Ｖtnとなり、やがて接地電位となる
反転信号／ＤＬを出力し、この信号／ＤＬをゲート電極
に受けるｎチャネルＭＯＳトランジスタ６３ｄは非導通
状態となり、第１のノード６３ａの電位Ｎ1 は図１０の
（ｉ）に示すように時刻ｔ14で昇圧電位ＶPPよりｐチャ
ネルＭＯＳトランジスタ６３ｅの閾値電圧の絶対値｜Ｖ
tp｜だけ低い電位を越え、昇圧電位ＶPPとなり、この第
１のノード６３の電位Ｎ1 をゲート電極に受ける上記ｐ
チャネルＭＯＳトランジスタ６３ｅは非導通状態とな
り、第２のノード６３ｂから出力されるワード線ドライ
ブ信号ＲＸが図１０の（ｊ）に示すように接地電位とな
る。
を受け、図１０の（ｈ）に示すようにほぼ時刻ｔ11で立
ち下がり始め、時刻ｔ13でｎチャネルＭＯＳトランジス
タ６３ｄの閾値電圧Ｖtnとなり、やがて接地電位となる
反転信号／ＤＬを出力し、この信号／ＤＬをゲート電極
に受けるｎチャネルＭＯＳトランジスタ６３ｄは非導通
状態となり、第１のノード６３ａの電位Ｎ1 は図１０の
（ｉ）に示すように時刻ｔ14で昇圧電位ＶPPよりｐチャ
ネルＭＯＳトランジスタ６３ｅの閾値電圧の絶対値｜Ｖ
tp｜だけ低い電位を越え、昇圧電位ＶPPとなり、この第
１のノード６３の電位Ｎ1 をゲート電極に受ける上記ｐ
チャネルＭＯＳトランジスタ６３ｅは非導通状態とな
り、第２のノード６３ｂから出力されるワード線ドライ
ブ信号ＲＸが図１０の（ｊ）に示すように接地電位とな
る。
【００２１】
【発明が解決しようとする課題】上記のような従来の信
号レベル変換回路６３においては、ワード線９１の電位
ＷＬを昇圧電位ＶPPに立ち上げるとき、図１０に示すよ
うにｎチャネルＭＯＳトランジスタ６３ｄが導通状態と
なる時刻ｔ3 からｐチャネルＭＯＳトランジスタ６３ｃ
が非導通状態となる時刻ｔ5 まで、上記ｎチャネルＭＯ
Ｓトランジスタ６３ｄおよびｐチャネルＭＯＳトランジ
スタ６３ｃはともに導通状態にあり、このとき、ｐチャ
ネルＭＯＳトランジスタ６３ｃおよびｎチャネルＭＯＳ
トランジスタ６３ｄを介し、昇圧電位ノード４０から接
地電位ノード２０へ貫通電流が流れ、また、ワード線９
１の電位ＷＬを接地電位に立ち下げるとき、図１０に示
すようにｎチャネルＭＯＳトランジスタ６３ｆが導通状
態となる時刻ｔ11からｐチャネルＭＯＳトランジスタ６
３ｅが非導通状態となる時刻ｔ14まで、上記ｎチャネル
ＭＯＳトランジスタ６３ｆおよびｐチャネルＭＯＳトラ
ンジスタ６３ｅはともに導通状態にあり、このとき、上
記ｐチャネルＭＯＳトランジスタ６３ｅおよびｎチャネ
ルＭＯＳトランジスタ６３ｆを介し、昇圧電位ノード４
０から接地電位ノード２０に貫通電流が流れるので、消
費電力が大きいという問題がある。
号レベル変換回路６３においては、ワード線９１の電位
ＷＬを昇圧電位ＶPPに立ち上げるとき、図１０に示すよ
うにｎチャネルＭＯＳトランジスタ６３ｄが導通状態と
なる時刻ｔ3 からｐチャネルＭＯＳトランジスタ６３ｃ
が非導通状態となる時刻ｔ5 まで、上記ｎチャネルＭＯ
Ｓトランジスタ６３ｄおよびｐチャネルＭＯＳトランジ
スタ６３ｃはともに導通状態にあり、このとき、ｐチャ
ネルＭＯＳトランジスタ６３ｃおよびｎチャネルＭＯＳ
トランジスタ６３ｄを介し、昇圧電位ノード４０から接
地電位ノード２０へ貫通電流が流れ、また、ワード線９
１の電位ＷＬを接地電位に立ち下げるとき、図１０に示
すようにｎチャネルＭＯＳトランジスタ６３ｆが導通状
態となる時刻ｔ11からｐチャネルＭＯＳトランジスタ６
３ｅが非導通状態となる時刻ｔ14まで、上記ｎチャネル
ＭＯＳトランジスタ６３ｆおよびｐチャネルＭＯＳトラ
ンジスタ６３ｅはともに導通状態にあり、このとき、上
記ｐチャネルＭＯＳトランジスタ６３ｅおよびｎチャネ
ルＭＯＳトランジスタ６３ｆを介し、昇圧電位ノード４
０から接地電位ノード２０に貫通電流が流れるので、消
費電力が大きいという問題がある。
【００２２】この発明は上記した点に鑑みてなされたも
のであり、上記貫通電流が流れる時間が短く、低消費電
力の信号レベル変換回路を得ることを目的とする。
のであり、上記貫通電流が流れる時間が短く、低消費電
力の信号レベル変換回路を得ることを目的とする。
【００２３】
【課題を解決するための手段】この発明の第１の発明に
係る信号レベル変換回路は、電源電位より高い電位が印
加される高電位ノードと出力ノードとの間に接続され、
ゲート電極が反出力ノードに接続された第１のｐチャネ
ルＭＯＳトランジスタ、上記高電位ノードと上記反出力
ノードとの間に接続され、ゲート電極が上記出力ノード
に接続された第２のｐチャネルＭＯＳトランジスタ、上
記出力ノードと接地電位ノードとの間に接続され、ゲー
ト電極に入力信号が入力されるｎチャネルＭＯＳトラン
ジスタ、上記入力信号に応答し、上記入力信号が上記ｎ
チャネルＭＯＳトランジスタを非導通状態から導通状態
に変化させる信号になると上記反出力ノードに電荷を供
給する電荷供給手段を備えたものである。
係る信号レベル変換回路は、電源電位より高い電位が印
加される高電位ノードと出力ノードとの間に接続され、
ゲート電極が反出力ノードに接続された第１のｐチャネ
ルＭＯＳトランジスタ、上記高電位ノードと上記反出力
ノードとの間に接続され、ゲート電極が上記出力ノード
に接続された第２のｐチャネルＭＯＳトランジスタ、上
記出力ノードと接地電位ノードとの間に接続され、ゲー
ト電極に入力信号が入力されるｎチャネルＭＯＳトラン
ジスタ、上記入力信号に応答し、上記入力信号が上記ｎ
チャネルＭＯＳトランジスタを非導通状態から導通状態
に変化させる信号になると上記反出力ノードに電荷を供
給する電荷供給手段を備えたものである。
【００２４】また、この発明の第２の発明に係る信号レ
ベル変換回路は、電源電位ノードに印加される電源電位
より高い電位が印加される高電位ノードと出力ノードと
の間に接続され、ゲート電極が反出力ノードに接続され
た第１のｐチャネルＭＯＳトランジスタ、上記高電位ノ
ードと上記反出力ノードとの間に接続され、ゲート電極
が上記出力ノードに接続された第２のｐチャネルＭＯＳ
トランジスタ、上記出力ノードと接地電位が印加される
接地電位ノードとの間に接続され、ゲート電極に第１の
入力信号が入力される第１のｎチャネルＭＯＳトランジ
スタ、上記反出力ノードと上記接地電位ノードとの間に
接続され、ゲート電極に上記第１の入力信号と相補の関
係になっている第２の入力信号が入力される第２のｎチ
ャネルＭＯＳトランジスタ、上記電源電位ノードと上記
反出力ノードとの間に接続され、ゲート電極に上記第１
の入力信号が印加される第３のｎチャネルＭＯＳトラン
ジスタ、上記電源電位ノードと上記出力ノードとの間に
接続され、ゲート電位に上記第２の入力信号が入力され
る第４のｎチャネルＭＯＳトランジスタを備えたもので
ある。
ベル変換回路は、電源電位ノードに印加される電源電位
より高い電位が印加される高電位ノードと出力ノードと
の間に接続され、ゲート電極が反出力ノードに接続され
た第１のｐチャネルＭＯＳトランジスタ、上記高電位ノ
ードと上記反出力ノードとの間に接続され、ゲート電極
が上記出力ノードに接続された第２のｐチャネルＭＯＳ
トランジスタ、上記出力ノードと接地電位が印加される
接地電位ノードとの間に接続され、ゲート電極に第１の
入力信号が入力される第１のｎチャネルＭＯＳトランジ
スタ、上記反出力ノードと上記接地電位ノードとの間に
接続され、ゲート電極に上記第１の入力信号と相補の関
係になっている第２の入力信号が入力される第２のｎチ
ャネルＭＯＳトランジスタ、上記電源電位ノードと上記
反出力ノードとの間に接続され、ゲート電極に上記第１
の入力信号が印加される第３のｎチャネルＭＯＳトラン
ジスタ、上記電源電位ノードと上記出力ノードとの間に
接続され、ゲート電位に上記第２の入力信号が入力され
る第４のｎチャネルＭＯＳトランジスタを備えたもので
ある。
【００２５】また、この発明の第３の発明に係る信号レ
ベル変換回路は、電源電位より高い電位が印加される高
電位ノードと出力ノードとの間に接続され、ゲート電極
が反出力ノードに接続された第１のｐチャネルＭＯＳト
ランジスタ、上記高電位ノードと上記反出力ノードとの
間に接続され、ゲート電極が上記出力ノードに接続され
た第２のｐチャネルＭＯＳトランジスタ、上記出力ノー
ドと接地電位ノードとの間に接続され、ゲート電極に入
力信号が入力されるｎチャネルＭＯＳトランジスタ、上
記入力信号に応答し、上記入力信号が上記ｎチャネルＭ
ＯＳトランジスタを非導通状態から導通状態に変化させ
る信号になると所定期間のパルスを発生するパルス発生
手段、このパルス発生手段からのパルスに応答して上記
反出力ノードに電荷を供給する電荷供給手段を備えたも
のである。
ベル変換回路は、電源電位より高い電位が印加される高
電位ノードと出力ノードとの間に接続され、ゲート電極
が反出力ノードに接続された第１のｐチャネルＭＯＳト
ランジスタ、上記高電位ノードと上記反出力ノードとの
間に接続され、ゲート電極が上記出力ノードに接続され
た第２のｐチャネルＭＯＳトランジスタ、上記出力ノー
ドと接地電位ノードとの間に接続され、ゲート電極に入
力信号が入力されるｎチャネルＭＯＳトランジスタ、上
記入力信号に応答し、上記入力信号が上記ｎチャネルＭ
ＯＳトランジスタを非導通状態から導通状態に変化させ
る信号になると所定期間のパルスを発生するパルス発生
手段、このパルス発生手段からのパルスに応答して上記
反出力ノードに電荷を供給する電荷供給手段を備えたも
のである。
【００２６】また、この発明の第４の発明に係る信号レ
ベル変換回路は、電源電位より高い電位が印加される高
電位ノードと出力ノードとの間に接続され、ゲート電極
が反出力ノードに接続された第１のｐチャネルＭＯＳト
ランジスタ、上記高電位ノードと上記反出力ノードとの
間に接続され、ゲート電極が上記出力ノードに接続され
た第２のｐチャネルＭＯＳトランジスタ、上記出力ノー
ドと接地電位ノードとの間に接続され、ゲート電極が上
記反出力ノードに接続されるとともに入力信号が入力さ
れるｎチャネルＭＯＳトランジスタ、選択及び非選択を
示す選択信号を受け、選択信号が選択を示すと上記ｎチ
ャネルＭＯＳトランジスタのゲート電極に入力信号を伝
達するためのスイッチング手段、リセット信号を受け、
このリセット信号が活性化すると上記反出力ノードに電
荷を供給し、上記出力ノードと上記接地電位ノードとを
導通させるリセット手段、上記選択信号および上記入力
信号に応答し、上記選択信号が選択を示し、かつ入力信
号が上記ｎチャネルＭＯＳトランジスタを導通状態から
非導通状態に変化させる信号になると上記出力ノードに
電荷を供給する電荷供給手段を備えたものである。
ベル変換回路は、電源電位より高い電位が印加される高
電位ノードと出力ノードとの間に接続され、ゲート電極
が反出力ノードに接続された第１のｐチャネルＭＯＳト
ランジスタ、上記高電位ノードと上記反出力ノードとの
間に接続され、ゲート電極が上記出力ノードに接続され
た第２のｐチャネルＭＯＳトランジスタ、上記出力ノー
ドと接地電位ノードとの間に接続され、ゲート電極が上
記反出力ノードに接続されるとともに入力信号が入力さ
れるｎチャネルＭＯＳトランジスタ、選択及び非選択を
示す選択信号を受け、選択信号が選択を示すと上記ｎチ
ャネルＭＯＳトランジスタのゲート電極に入力信号を伝
達するためのスイッチング手段、リセット信号を受け、
このリセット信号が活性化すると上記反出力ノードに電
荷を供給し、上記出力ノードと上記接地電位ノードとを
導通させるリセット手段、上記選択信号および上記入力
信号に応答し、上記選択信号が選択を示し、かつ入力信
号が上記ｎチャネルＭＯＳトランジスタを導通状態から
非導通状態に変化させる信号になると上記出力ノードに
電荷を供給する電荷供給手段を備えたものである。
【００２７】
【作用】この発明の第１の発明においては、出力ノード
の電位が電源電位より高い電位、反出力ノードの電位が
接地電位、入力信号がｎチャネルＭＯＳトランジスタを
非導通状態とする信号となって、第１のｐチャネルＭＯ
Ｓトランジスタが導通状態、第２のｐチャネルＭＯＳト
ランジスタが非導通状態となっている状態から、入力信
号が上記ｎチャネルＭＯＳトランジスタを非導通状態か
ら導通状態に変化させる信号となり、上記出力ノードと
接地電位ノードとが導通し、この出力ノードの電位が上
記電源電位より高い電位から接地電位へと変化すると
き、この出力ノードの電位をゲート電極に受ける第２の
ｐチャネルＭＯＳトランジスタは導通状態となり、上記
電源電位より高い電位が印加される高電位ノードと反出
力ノードとが導通し、この反出力ノードの電位が上昇す
る。一方、電荷供給手段によっても上記反出力ノードに
電荷が供給されるので、素早くこの反出力ノードの電位
が上昇し、この反出力ノードの電位をゲート電極に受け
る第１のｐチャネルＭＯＳトランジスタは素早く非導通
状態となる。よって出力ノードが接地電位ノードと導通
してから第１のｐチャネルＭＯＳトランジスタが非導通
状態となるまでの時間、つまり、高電位ノードから第１
のｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯ
Ｓトランジスタを介し、接地電位ノードに貫通電流が流
れる時間が短いので、低消費電力である。
の電位が電源電位より高い電位、反出力ノードの電位が
接地電位、入力信号がｎチャネルＭＯＳトランジスタを
非導通状態とする信号となって、第１のｐチャネルＭＯ
Ｓトランジスタが導通状態、第２のｐチャネルＭＯＳト
ランジスタが非導通状態となっている状態から、入力信
号が上記ｎチャネルＭＯＳトランジスタを非導通状態か
ら導通状態に変化させる信号となり、上記出力ノードと
接地電位ノードとが導通し、この出力ノードの電位が上
記電源電位より高い電位から接地電位へと変化すると
き、この出力ノードの電位をゲート電極に受ける第２の
ｐチャネルＭＯＳトランジスタは導通状態となり、上記
電源電位より高い電位が印加される高電位ノードと反出
力ノードとが導通し、この反出力ノードの電位が上昇す
る。一方、電荷供給手段によっても上記反出力ノードに
電荷が供給されるので、素早くこの反出力ノードの電位
が上昇し、この反出力ノードの電位をゲート電極に受け
る第１のｐチャネルＭＯＳトランジスタは素早く非導通
状態となる。よって出力ノードが接地電位ノードと導通
してから第１のｐチャネルＭＯＳトランジスタが非導通
状態となるまでの時間、つまり、高電位ノードから第１
のｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯ
Ｓトランジスタを介し、接地電位ノードに貫通電流が流
れる時間が短いので、低消費電力である。
【００２８】また、この発明の第２の発明においては、
出力ノードの電位が電源電位より高い電位、反出力ノー
ドの電位が接地電位、第１の入力信号が第１のｎチャネ
ルＭＯＳトランジスタを非導通状態とするレベル、第２
の入力信号が第２のｎチャネルＭＯＳトランジスタを導
通状態とするレベルとなって、第１のｐチャネルＭＯＳ
トランジスタが導通状態、第２のｐチャネルＭＯＳトラ
ンジスタが非導通状態となっている状態から、上記第１
の入力信号が上記第１のｎチャネルＭＯＳトランジスタ
を導通状態にするレベルとなり、上記第２の入力信号が
上記第２のｎチャネルＭＯＳトランジスタを非導通状態
にするレベルとなり、上記出力ノードと接地電位ノード
とが導通し、この出力ノードの電位が上記電源電位より
高い電位から接地電位へと変化するとき、この出力ノー
ドの電位をゲート電極に受ける第２のｐチャネルＭＯＳ
トランジスタは導通状態となり、上記電源電位より高い
電位が印加される高電位ノードと反出力ノードとが導通
し、この反出力ノードの電位が上昇する。
出力ノードの電位が電源電位より高い電位、反出力ノー
ドの電位が接地電位、第１の入力信号が第１のｎチャネ
ルＭＯＳトランジスタを非導通状態とするレベル、第２
の入力信号が第２のｎチャネルＭＯＳトランジスタを導
通状態とするレベルとなって、第１のｐチャネルＭＯＳ
トランジスタが導通状態、第２のｐチャネルＭＯＳトラ
ンジスタが非導通状態となっている状態から、上記第１
の入力信号が上記第１のｎチャネルＭＯＳトランジスタ
を導通状態にするレベルとなり、上記第２の入力信号が
上記第２のｎチャネルＭＯＳトランジスタを非導通状態
にするレベルとなり、上記出力ノードと接地電位ノード
とが導通し、この出力ノードの電位が上記電源電位より
高い電位から接地電位へと変化するとき、この出力ノー
ドの電位をゲート電極に受ける第２のｐチャネルＭＯＳ
トランジスタは導通状態となり、上記電源電位より高い
電位が印加される高電位ノードと反出力ノードとが導通
し、この反出力ノードの電位が上昇する。
【００２９】一方、第３のｎチャネルＭＯＳトランジス
タも導通状態となり、電源電位ノードと反出力ノードと
が導通し、上記電源電位ノードから反出力ノードに電荷
が供給されるので、素早くこの反出力ノードの電位が上
昇し、この反出力ノードの電位をゲート電極に受ける第
１のｐチャネルＭＯＳトランジスタは素早く非導通状態
となる。よって出力ノードが接地電位ノードと導通して
から第１のｐチャネルＭＯＳトランジスタが非導通状態
となるまでの時間、つまり、高電位ノードから第１のｐ
チャネルＭＯＳトランジスタおよび第１のｎチャネルＭ
ＯＳトランジスタを介し、接地電位ノードに貫通電流が
流れる時間が短いので、低消費電力である。
タも導通状態となり、電源電位ノードと反出力ノードと
が導通し、上記電源電位ノードから反出力ノードに電荷
が供給されるので、素早くこの反出力ノードの電位が上
昇し、この反出力ノードの電位をゲート電極に受ける第
１のｐチャネルＭＯＳトランジスタは素早く非導通状態
となる。よって出力ノードが接地電位ノードと導通して
から第１のｐチャネルＭＯＳトランジスタが非導通状態
となるまでの時間、つまり、高電位ノードから第１のｐ
チャネルＭＯＳトランジスタおよび第１のｎチャネルＭ
ＯＳトランジスタを介し、接地電位ノードに貫通電流が
流れる時間が短いので、低消費電力である。
【００３０】また、出力ノードの電位が接地電位、反出
力ノードの電位が電源電位より高い電位、第１の入力信
号が第１のｎチャネルＭＯＳトランジスタを導通状態と
するレベル、第２の入力信号が第２のｎチャネルＭＯＳ
トランジスタを非導通状態とするレベルとなって、第１
のｐチャネルＭＯＳトランジスタが非導通状態、第２の
ｐチャネルＭＯＳトランジスタが導通状態となっている
状態から、上記第１の入力信号が上記第１のｎチャネル
ＭＯＳトランジスタを非導通状態にするレベルとなり、
上記第２の入力信号が上記第２のｎチャネルＭＯＳトラ
ンジスタを導通状態にするレベルとなり、上記反出力ノ
ードと接地電位ノードとが導通し、この反出力ノードの
電位が上記電源電位より高い電位から接地電位へと変化
するとき、この反出力ノードの電位をゲート電極に受け
る第１のｐチャネルＭＯＳトランジスタは導通状態とな
り、上記電源電位より高い電位が印加される高電位ノー
ドと出力ノードとが導通し、この出力ノードの電位が上
昇する。
力ノードの電位が電源電位より高い電位、第１の入力信
号が第１のｎチャネルＭＯＳトランジスタを導通状態と
するレベル、第２の入力信号が第２のｎチャネルＭＯＳ
トランジスタを非導通状態とするレベルとなって、第１
のｐチャネルＭＯＳトランジスタが非導通状態、第２の
ｐチャネルＭＯＳトランジスタが導通状態となっている
状態から、上記第１の入力信号が上記第１のｎチャネル
ＭＯＳトランジスタを非導通状態にするレベルとなり、
上記第２の入力信号が上記第２のｎチャネルＭＯＳトラ
ンジスタを導通状態にするレベルとなり、上記反出力ノ
ードと接地電位ノードとが導通し、この反出力ノードの
電位が上記電源電位より高い電位から接地電位へと変化
するとき、この反出力ノードの電位をゲート電極に受け
る第１のｐチャネルＭＯＳトランジスタは導通状態とな
り、上記電源電位より高い電位が印加される高電位ノー
ドと出力ノードとが導通し、この出力ノードの電位が上
昇する。
【００３１】一方、第４のｎチャネルＭＯＳトランジス
タも導通状態となり、電源電位ノードと出力ノードとが
導通し、上記出力ノードに電荷が供給されるので、素早
くこの出力ノードの電位が上昇し、この出力ノードの電
位をゲート電極に受ける第２にｐチャネルＭＯＳトラン
ジスタは素早く非導通状態となる。よって反出力ノード
が接地電位ノードと導通してから第２のｐチャネルＭＯ
Ｓトランジスタが非導通状態となるまでの時間、つま
り、高電位ノードから第２のｐチャネルＭＯＳトランジ
スタおよび第２のｎチャネルＭＯＳトランジスタを介
し、接地電位ノードに貫通電流が流れる時間が短いの
で、低消費電力である。
タも導通状態となり、電源電位ノードと出力ノードとが
導通し、上記出力ノードに電荷が供給されるので、素早
くこの出力ノードの電位が上昇し、この出力ノードの電
位をゲート電極に受ける第２にｐチャネルＭＯＳトラン
ジスタは素早く非導通状態となる。よって反出力ノード
が接地電位ノードと導通してから第２のｐチャネルＭＯ
Ｓトランジスタが非導通状態となるまでの時間、つま
り、高電位ノードから第２のｐチャネルＭＯＳトランジ
スタおよび第２のｎチャネルＭＯＳトランジスタを介
し、接地電位ノードに貫通電流が流れる時間が短いの
で、低消費電力である。
【００３２】また、この発明の第３の発明においては、
出力ノードの電位が電源電位より高い電位、反出力ノー
ドの電位が接地電位、入力信号がｎチャネルＭＯＳトラ
ンジスタを非導通状態とする信号となって、第１のｐチ
ャネルＭＯＳトランジスタが導通状態、第２のｐチャネ
ルＭＯＳトランジスタが非導通状態となっている状態か
ら、入力信号が上記ｎチャネルＭＯＳトランジスタを非
導通状態から導通状態に変化させる信号となり、上記出
力ノードと接地電位ノードとが導通し、この出力ノード
の電位が上記電源電位より高い電位から接地電位へと変
化するとき、この出力ノードの電位をゲート電極に受け
る第２のｐチャネルＭＯＳトランジスタは導通状態とな
り、上記電源電位より高い電位が印加される高電位ノー
ドと反出力ノードとが導通し、この反出力ノードの電位
が上昇する。
出力ノードの電位が電源電位より高い電位、反出力ノー
ドの電位が接地電位、入力信号がｎチャネルＭＯＳトラ
ンジスタを非導通状態とする信号となって、第１のｐチ
ャネルＭＯＳトランジスタが導通状態、第２のｐチャネ
ルＭＯＳトランジスタが非導通状態となっている状態か
ら、入力信号が上記ｎチャネルＭＯＳトランジスタを非
導通状態から導通状態に変化させる信号となり、上記出
力ノードと接地電位ノードとが導通し、この出力ノード
の電位が上記電源電位より高い電位から接地電位へと変
化するとき、この出力ノードの電位をゲート電極に受け
る第２のｐチャネルＭＯＳトランジスタは導通状態とな
り、上記電源電位より高い電位が印加される高電位ノー
ドと反出力ノードとが導通し、この反出力ノードの電位
が上昇する。
【００３３】一方、パルス発生手段から電荷供給手段に
所定期間のパルスが出力され、この電荷供給手段によっ
ても上記所定期間上記反出力ノードに電荷が供給される
ので、素早くこの反出力ノードの電位が上昇し、この反
出力ノードの電位をゲート電極に受ける第１のｐチャネ
ルＭＯＳトランジスタは素早く非導通状態となる。よっ
て出力ノードが接地電位ノードと導通してから第１のｐ
チャネルＭＯＳトランジスタが非導通状態となるまでの
時間、つまり、高電位ノードから第１のｐチャネルＭＯ
ＳトランジスタおよびｎチャネルＭＯＳトランジスタを
介し、接地電位ノードに貫通電流が流れる時間が短いの
で、低消費電力である。
所定期間のパルスが出力され、この電荷供給手段によっ
ても上記所定期間上記反出力ノードに電荷が供給される
ので、素早くこの反出力ノードの電位が上昇し、この反
出力ノードの電位をゲート電極に受ける第１のｐチャネ
ルＭＯＳトランジスタは素早く非導通状態となる。よっ
て出力ノードが接地電位ノードと導通してから第１のｐ
チャネルＭＯＳトランジスタが非導通状態となるまでの
時間、つまり、高電位ノードから第１のｐチャネルＭＯ
ＳトランジスタおよびｎチャネルＭＯＳトランジスタを
介し、接地電位ノードに貫通電流が流れる時間が短いの
で、低消費電力である。
【００３４】この発明の第４の発明においては、出力ノ
ードの電位が接地電位に、反出力ノードの電位が電源電
位より高い電位にリセットされるとき、上記反出力ノー
ドに第２のｐチャネルＭＯＳトランジスタだけでなく、
リセット手段によっても電荷が供給されるので、この反
出力ノードの電位は素早く上昇し、第１のｐチャネルＭ
ＯＳトランジスタが素早く非導通状態となる。よって出
力ノードが接地電位ノードと導通してから第１のｐチャ
ネルＭＯＳトランジスタが非導通状態となるまでの時
間、つまり、高電位ノードから第１のｐチャネルＭＯＳ
トランジスタおよびリセット手段を介し、接地電位ノー
ドに貫通電流が流れる時間が短いので、低消費電力であ
る。
ードの電位が接地電位に、反出力ノードの電位が電源電
位より高い電位にリセットされるとき、上記反出力ノー
ドに第２のｐチャネルＭＯＳトランジスタだけでなく、
リセット手段によっても電荷が供給されるので、この反
出力ノードの電位は素早く上昇し、第１のｐチャネルＭ
ＯＳトランジスタが素早く非導通状態となる。よって出
力ノードが接地電位ノードと導通してから第１のｐチャ
ネルＭＯＳトランジスタが非導通状態となるまでの時
間、つまり、高電位ノードから第１のｐチャネルＭＯＳ
トランジスタおよびリセット手段を介し、接地電位ノー
ドに貫通電流が流れる時間が短いので、低消費電力であ
る。
【００３５】また、選択信号が選択を示し、かつ入力信
号がｎチャネルＭＯＳトランジスタを導通状態から非導
通状態に変化させる信号になったとき、出力ノードに第
１のｐチャネルＭＯＳトランジスタだけでなく、電荷供
給手段によっても電荷が供給されるので、この出力ノー
ドの電位は素早く上昇し、第２のｐチャネルＭＯＳトラ
ンジスタが素早く非導通状態となる。よって反出力ノー
ドの電位がｎチャネルＭＯＳトランジスタを非導通状態
にする電位になってから第２のｐチャネルＭＯＳトラン
ジスタが非導通状態となるまでの時間、つまり、高電位
ノードから第２のｐチャネルＭＯＳトランジスタおよび
反出力ノードを介し、スイッチング手段に電流が流れこ
む時間が短いので、低消費電力である。
号がｎチャネルＭＯＳトランジスタを導通状態から非導
通状態に変化させる信号になったとき、出力ノードに第
１のｐチャネルＭＯＳトランジスタだけでなく、電荷供
給手段によっても電荷が供給されるので、この出力ノー
ドの電位は素早く上昇し、第２のｐチャネルＭＯＳトラ
ンジスタが素早く非導通状態となる。よって反出力ノー
ドの電位がｎチャネルＭＯＳトランジスタを非導通状態
にする電位になってから第２のｐチャネルＭＯＳトラン
ジスタが非導通状態となるまでの時間、つまり、高電位
ノードから第２のｐチャネルＭＯＳトランジスタおよび
反出力ノードを介し、スイッチング手段に電流が流れこ
む時間が短いので、低消費電力である。
【００３６】
実施例１．以下、この発明の実施例１である信号レベル
変換回路について、図１に基づき説明する。図において
１０は電源電位ＶCCが印加される電源電位ノード、１１
はこの電源電位ＶCCより高い昇圧電位が印加される高電
位ノードである昇圧電位ノード、１１０は信号レベル変
換回路で、この信号レベル変換回路１１０において１１
１は上記昇圧電位ノード１１とＶPP振幅の出力信号φ
out が出力される出力ノード１１１ａとの間に接続さ
れ、ゲート電極が反出力ノード１１１ｂに接続され、閾
値電圧Ｖtpをもつ第１のｐチャネルＭＯＳトランジスタ
１１１ｃと、上記昇圧電位ノード１１と反出力ノード１
１１ｂとの間に接続され、ゲート電極が出力ノード１１
１ａに接続され、閾値電圧Ｖtpをもつ第２のｐチャネル
ＭＯＳトランジスタ１１１ｄとを有するクロスカップル
型回路である。
変換回路について、図１に基づき説明する。図において
１０は電源電位ＶCCが印加される電源電位ノード、１１
はこの電源電位ＶCCより高い昇圧電位が印加される高電
位ノードである昇圧電位ノード、１１０は信号レベル変
換回路で、この信号レベル変換回路１１０において１１
１は上記昇圧電位ノード１１とＶPP振幅の出力信号φ
out が出力される出力ノード１１１ａとの間に接続さ
れ、ゲート電極が反出力ノード１１１ｂに接続され、閾
値電圧Ｖtpをもつ第１のｐチャネルＭＯＳトランジスタ
１１１ｃと、上記昇圧電位ノード１１と反出力ノード１
１１ｂとの間に接続され、ゲート電極が出力ノード１１
１ａに接続され、閾値電圧Ｖtpをもつ第２のｐチャネル
ＭＯＳトランジスタ１１１ｄとを有するクロスカップル
型回路である。
【００３７】１１２は上記出力ノード１１１ａと接地電
位ノード２０との間に接続され、ゲート電極にＬレベル
と電源電位ＶCC振幅のＨレベルの２値レベルをもつ第１
の入力信号φinを受ける第１のｎチャネルＭＯＳトラン
ジスタ１１２ａと、上記反出力ノード１１１ｂと接地電
位ノード２０との間に接続され、ゲート電極に上記第１
の入力信号φinと相補の関係で、インバータ１２０によ
る上記入力信号φinの反転信号である第２の入力信号／
φinを受ける第２のｎチャネルＭＯＳトランジスタ１１
２ｂとを有する接地電位印加回路、１１３は上記電源電
位ノード１０と反出力ノード１１１ｂとの間に接続さ
れ、ゲート電極に上記第１の入力信号φinを受ける第３
のｎチャネルＭＯＳトランジスタ１１３ａと、上記電源
電位ノード１０と出力ノード１１１ａとの間に接続さ
れ、ゲート電極に上記第２の入力信号／φinを受ける第
４のｎチャネルＭＯＳトランジスタ１１３ｂとを有する
電荷供給手段である電荷供給回路とで構成されている。
位ノード２０との間に接続され、ゲート電極にＬレベル
と電源電位ＶCC振幅のＨレベルの２値レベルをもつ第１
の入力信号φinを受ける第１のｎチャネルＭＯＳトラン
ジスタ１１２ａと、上記反出力ノード１１１ｂと接地電
位ノード２０との間に接続され、ゲート電極に上記第１
の入力信号φinと相補の関係で、インバータ１２０によ
る上記入力信号φinの反転信号である第２の入力信号／
φinを受ける第２のｎチャネルＭＯＳトランジスタ１１
２ｂとを有する接地電位印加回路、１１３は上記電源電
位ノード１０と反出力ノード１１１ｂとの間に接続さ
れ、ゲート電極に上記第１の入力信号φinを受ける第３
のｎチャネルＭＯＳトランジスタ１１３ａと、上記電源
電位ノード１０と出力ノード１１１ａとの間に接続さ
れ、ゲート電極に上記第２の入力信号／φinを受ける第
４のｎチャネルＭＯＳトランジスタ１１３ｂとを有する
電荷供給手段である電荷供給回路とで構成されている。
【００３８】次に、以上のように構成された信号レベル
変換回路１１０の動作について、図２に基づき説明す
る。まず、第１の入力信号φinが図２の（ａ）に示すよ
うに時刻ｔ20で立ち下がり始める前の電源電位ＶCCにあ
るときは、この第１の入力信号φinを受ける上記第１の
ｎチャネルＭＯＳトランジスタ１１２ａは導通状態で、
出力ノード１１１ａと接地電位ノード２０とが導通し、
この出力ノード１１１ａから出力される出力信号φout
は図２の（ｄ）に示すように接地電位となっており、こ
の出力信号φout をゲート電極に受ける第２のｐチャネ
ルＭＯＳトランジスタ１１１ｄは導通状態となってい
る。
変換回路１１０の動作について、図２に基づき説明す
る。まず、第１の入力信号φinが図２の（ａ）に示すよ
うに時刻ｔ20で立ち下がり始める前の電源電位ＶCCにあ
るときは、この第１の入力信号φinを受ける上記第１の
ｎチャネルＭＯＳトランジスタ１１２ａは導通状態で、
出力ノード１１１ａと接地電位ノード２０とが導通し、
この出力ノード１１１ａから出力される出力信号φout
は図２の（ｄ）に示すように接地電位となっており、こ
の出力信号φout をゲート電極に受ける第２のｐチャネ
ルＭＯＳトランジスタ１１１ｄは導通状態となってい
る。
【００３９】一方、インバータ１２０から出力される上
記第１の入力信号φinと相補の関係になっている第２の
入力信号／φinは図２の（ｂ）に示すように接地電位
で、この第２の入力信号／φinをゲート電極に受ける第
２のｎチャネルＭＯＳトランジスタ１１２ｂは非導通状
態で、上記第２のｐチャネルＭＯＳトランジスタ１１１
ｄは導通状態で、昇圧電位ノード１１と反出力ノード１
１１ｂとが導通しているので、この反出力ノード１１１
ｂの電位／φout は図２の（ｃ）に示すように昇圧電位
ＶPPとなっており、この反出力ノード１１１ｂの電位／
φout をゲート電極に受ける第１のｐチャネルＭＯＳト
ランジスタ１１１ｃは非導通状態となっている。さら
に、上記電源電位ＶCCの第１の入力信号φinをゲート電
極に受ける第３のｎチャネルＭＯＳトランジスタ１１３
ａは電源電位ノード１０の電位ＶCCよりも、昇圧電位Ｖ
PPとなっている反出力ノード１１１ｂの電位／φout の
ほうが高いので、上記電源電位ノード１０の電位ＶCCが
ソース電位となり、ゲート・ソース間の電圧は０で非導
通状態となっており、上記接地電位の第２の入力信号／
φinをゲート電極に受ける第４のｎチャネルＭＯＳトラ
ンジスタ１１３ｂは非導通状態となっている。
記第１の入力信号φinと相補の関係になっている第２の
入力信号／φinは図２の（ｂ）に示すように接地電位
で、この第２の入力信号／φinをゲート電極に受ける第
２のｎチャネルＭＯＳトランジスタ１１２ｂは非導通状
態で、上記第２のｐチャネルＭＯＳトランジスタ１１１
ｄは導通状態で、昇圧電位ノード１１と反出力ノード１
１１ｂとが導通しているので、この反出力ノード１１１
ｂの電位／φout は図２の（ｃ）に示すように昇圧電位
ＶPPとなっており、この反出力ノード１１１ｂの電位／
φout をゲート電極に受ける第１のｐチャネルＭＯＳト
ランジスタ１１１ｃは非導通状態となっている。さら
に、上記電源電位ＶCCの第１の入力信号φinをゲート電
極に受ける第３のｎチャネルＭＯＳトランジスタ１１３
ａは電源電位ノード１０の電位ＶCCよりも、昇圧電位Ｖ
PPとなっている反出力ノード１１１ｂの電位／φout の
ほうが高いので、上記電源電位ノード１０の電位ＶCCが
ソース電位となり、ゲート・ソース間の電圧は０で非導
通状態となっており、上記接地電位の第２の入力信号／
φinをゲート電極に受ける第４のｎチャネルＭＯＳトラ
ンジスタ１１３ｂは非導通状態となっている。
【００４０】次に、第１の入力信号φinが図２の（ａ）
に示すように時刻ｔ20で立ち下がり始め、時刻ｔ21で第
１のｎチャネルＭＯＳトランジスタ１１２ａの閾値電圧
Ｖtnとなり、やがて接地電位に立ち下がると、この第１
の入力信号φinをゲート電極に受ける第１のｎチャネル
ＭＯＳトランジスタ１１２ａは非導通状態となり、同様
に上記第１の入力信号φinをゲート電極に受ける第３の
ｎチャネルＭＯＳトランジスタ１１３ａは非導通状態の
ままで、また、インバータ１２０は上記第１の入力信号
φinを受け、図２の（ｂ）に示すようにほぼ時刻ｔ21で
第２のｎチャネルＭＯＳトランジスタ１１２ｂおよび第
４のｎチャネルＭＯＳトランジスタ１１３ｂの閾値電圧
Ｖtnを越え、やがて電源電位ＶCCとなる第２の入力信号
／φinを出力し、この第２の入力信号／φinをゲート電
極に受ける上記第４のｎチャネルＭＯＳトランジスタ１
１３ｂは、電源電位ノード１０の電位ＶCCより接地電位
の出力ノード１１１ａの電位φout の方が低いので、こ
の出力ノード１１１ａの電位φout がソース電位とな
り、ゲート・ソース間の電位が閾値電圧Ｖtn以上あるの
で導通状態となり、電源電位ノード１０と出力ノード１
１１ａとが導通し、この出力ノード１１１ａに電荷が供
給され、図２の（ｄ）に示すように出力ノード１１１ａ
の電位φout が上昇し始める。
に示すように時刻ｔ20で立ち下がり始め、時刻ｔ21で第
１のｎチャネルＭＯＳトランジスタ１１２ａの閾値電圧
Ｖtnとなり、やがて接地電位に立ち下がると、この第１
の入力信号φinをゲート電極に受ける第１のｎチャネル
ＭＯＳトランジスタ１１２ａは非導通状態となり、同様
に上記第１の入力信号φinをゲート電極に受ける第３の
ｎチャネルＭＯＳトランジスタ１１３ａは非導通状態の
ままで、また、インバータ１２０は上記第１の入力信号
φinを受け、図２の（ｂ）に示すようにほぼ時刻ｔ21で
第２のｎチャネルＭＯＳトランジスタ１１２ｂおよび第
４のｎチャネルＭＯＳトランジスタ１１３ｂの閾値電圧
Ｖtnを越え、やがて電源電位ＶCCとなる第２の入力信号
／φinを出力し、この第２の入力信号／φinをゲート電
極に受ける上記第４のｎチャネルＭＯＳトランジスタ１
１３ｂは、電源電位ノード１０の電位ＶCCより接地電位
の出力ノード１１１ａの電位φout の方が低いので、こ
の出力ノード１１１ａの電位φout がソース電位とな
り、ゲート・ソース間の電位が閾値電圧Ｖtn以上あるの
で導通状態となり、電源電位ノード１０と出力ノード１
１１ａとが導通し、この出力ノード１１１ａに電荷が供
給され、図２の（ｄ）に示すように出力ノード１１１ａ
の電位φout が上昇し始める。
【００４１】さらに、上記第２の入力信号／φinを受け
第２のｎチャネルＭＯＳトランジスタ１１２ｂは導通状
態となり、反出力ノード１１１ｂと接地電位ノード２０
とが導通し、この反出力ノード１１１ｂの電位／φout
が図２の（ｃ）に示すように立ち下がり始め、時刻ｔ22
で昇圧電位ＶPPより第１のｐチャネルＭＯＳトランジス
タ１１１ｃの閾値電圧の絶対値｜Ｖtp｜だけ低い電位と
なり、この反出力ノード１１１ｂの電位／φout をゲー
ト電極に受ける第１のｐチャネルＭＯＳトランジスタ１
１１ｃは導通状態となり、昇圧電位ノード１１と出力ノ
ード１１１ａとが導通し、この出力ノード１１１ａの電
位φout はさらに素早く上昇し、ほぼ上記時刻ｔ22で電
源電位ＶCCより第４のｎチャネルＭＯＳトランジスタ１
１３ｂの閾値電圧Ｖtnだけ低い電位となると、この第４
のｎチャネルＭＯＳトランジスタ１１３ｂのゲート・ソ
ース間の電圧が上記閾値電圧Ｖtn以下となるので、上記
ｎチャネルＭＯＳトランジスタ１１３ｂは非導通状態と
なる。
第２のｎチャネルＭＯＳトランジスタ１１２ｂは導通状
態となり、反出力ノード１１１ｂと接地電位ノード２０
とが導通し、この反出力ノード１１１ｂの電位／φout
が図２の（ｃ）に示すように立ち下がり始め、時刻ｔ22
で昇圧電位ＶPPより第１のｐチャネルＭＯＳトランジス
タ１１１ｃの閾値電圧の絶対値｜Ｖtp｜だけ低い電位と
なり、この反出力ノード１１１ｂの電位／φout をゲー
ト電極に受ける第１のｐチャネルＭＯＳトランジスタ１
１１ｃは導通状態となり、昇圧電位ノード１１と出力ノ
ード１１１ａとが導通し、この出力ノード１１１ａの電
位φout はさらに素早く上昇し、ほぼ上記時刻ｔ22で電
源電位ＶCCより第４のｎチャネルＭＯＳトランジスタ１
１３ｂの閾値電圧Ｖtnだけ低い電位となると、この第４
のｎチャネルＭＯＳトランジスタ１１３ｂのゲート・ソ
ース間の電圧が上記閾値電圧Ｖtn以下となるので、上記
ｎチャネルＭＯＳトランジスタ１１３ｂは非導通状態と
なる。
【００４２】しかし、第１のｐチャネルＭＯＳトランジ
スタ１１１ｃは導通状態のままなので、出力ノード１１
１ａの電位φout は図２の（ｄ）に示すように上昇し続
け、時刻ｔ23で昇圧電位ＶPPより第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位を越え、やがて昇圧電位ＶPPとなり、この出
力ノード１１１ａの電位φout をゲート電極に受ける第
２のｐチャネルＭＯＳトランジスタ１１１ｄは非導通状
態となり、反出力ノード１１１ｂの電位／φout は図２
の（ｃ）に示すように接地電位となる。
スタ１１１ｃは導通状態のままなので、出力ノード１１
１ａの電位φout は図２の（ｄ）に示すように上昇し続
け、時刻ｔ23で昇圧電位ＶPPより第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位を越え、やがて昇圧電位ＶPPとなり、この出
力ノード１１１ａの電位φout をゲート電極に受ける第
２のｐチャネルＭＯＳトランジスタ１１１ｄは非導通状
態となり、反出力ノード１１１ｂの電位／φout は図２
の（ｃ）に示すように接地電位となる。
【００４３】そして、第１の入力信号φinが図２の
（ａ）に示すように時刻ｔ24で立ち上がり始め、時刻ｔ
25で第１のｎチャネルＭＯＳトランジスタ１１２ａの閾
値電圧Ｖtnを越え、電源電位ＶCCに立ち上がると、この
第１の入力信号φinをゲート電極に受ける第３のｎチャ
ネルＭＯＳトランジスタ１１３ａは、電源電位ノード１
０の電位ＶCCより接地電位の反出力ノード１１１ｂの電
位／φout の方が低いので、この反出力ノード１１１ｂ
の電位／φout がソース電位となり、ゲート・ソース間
の電圧が閾値電圧Ｖtn以上あるので導通状態となり、電
源電位ノード１０と上記反出力ノード１１１ｂとが導通
し、この反出力ノード１１１ｂに電荷が供給され、反出
力ノード１１１ｂの電位／φout は図２の（ｃ）に示す
ように上昇し始める。
（ａ）に示すように時刻ｔ24で立ち上がり始め、時刻ｔ
25で第１のｎチャネルＭＯＳトランジスタ１１２ａの閾
値電圧Ｖtnを越え、電源電位ＶCCに立ち上がると、この
第１の入力信号φinをゲート電極に受ける第３のｎチャ
ネルＭＯＳトランジスタ１１３ａは、電源電位ノード１
０の電位ＶCCより接地電位の反出力ノード１１１ｂの電
位／φout の方が低いので、この反出力ノード１１１ｂ
の電位／φout がソース電位となり、ゲート・ソース間
の電圧が閾値電圧Ｖtn以上あるので導通状態となり、電
源電位ノード１０と上記反出力ノード１１１ｂとが導通
し、この反出力ノード１１１ｂに電荷が供給され、反出
力ノード１１１ｂの電位／φout は図２の（ｃ）に示す
ように上昇し始める。
【００４４】さらに、上記第１の入力信号φinをゲート
電極に受ける第１のｎチャネルＭＯＳトランジスタ１１
２ａも導通状態となり、出力ノード１１１ａと接地電位
ノード２０とが導通し、上記出力ノード１１１ａの電位
φout が図２の（ｄ）に示すように下がり始め、時刻ｔ
26で昇圧電位ＶPPより第２のｐチャネルＭＯＳトランジ
スタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だけ低い電位
となり、この出力ノード１１１ａの電位φout をゲート
電極に受ける上記第２のｐチャネルＭＯＳトランジスタ
１１１ｄは導通状態となり、昇圧電位ノード１１と反出
力ノード１１１ｂとが導通し、この反出力ノード１１１
ｂの電位／φout が図２の（ｃ）に示すように上昇し始
める。
電極に受ける第１のｎチャネルＭＯＳトランジスタ１１
２ａも導通状態となり、出力ノード１１１ａと接地電位
ノード２０とが導通し、上記出力ノード１１１ａの電位
φout が図２の（ｄ）に示すように下がり始め、時刻ｔ
26で昇圧電位ＶPPより第２のｐチャネルＭＯＳトランジ
スタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だけ低い電位
となり、この出力ノード１１１ａの電位φout をゲート
電極に受ける上記第２のｐチャネルＭＯＳトランジスタ
１１１ｄは導通状態となり、昇圧電位ノード１１と反出
力ノード１１１ｂとが導通し、この反出力ノード１１１
ｂの電位／φout が図２の（ｃ）に示すように上昇し始
める。
【００４５】一方、インバータ１２０は上記第１の入力
信号φinを受け、図２の（ｂ）に示すように時刻ｔ27で
第２のｎチャネルＭＯＳトランジスタ１１２ｂおよび第
４のｎチャネルＭＯＳトランジスタ１１３ｂの閾値電圧
Ｖtnとなり、接地電位に立ち下がる第２の入力信号／φ
inを出力し、この第２の入力信号／φinをゲート電極に
受ける上記第２のｎチャネルＭＯＳトランジスタ１１２
ｂは非導通状態となり、上記導通状態にある第２のｐチ
ャネルＭＯＳトランジスタ１１１ｄおよび第３のｎチャ
ネルＭＯＳトランジスタ１１３ａとにより反出力ノード
１１１ｂの電位／φout が図２の（ｃ）に示すように素
早く上昇し、ほぼ時刻ｔ27で電源電位ＶCCより第３のｎ
チャネルＭＯＳトランジスタ１１３ａの閾値電圧Ｖtnだ
け低い電位を越えると、上記第３のｎチャネルＭＯＳト
ランジスタ１１３ａのゲート・ソース間電圧が閾値電圧
Ｖtn以下となるので、この第３のｎチャネルＭＯＳトラ
ンジスタ１１３ａは非導通状態となる。
信号φinを受け、図２の（ｂ）に示すように時刻ｔ27で
第２のｎチャネルＭＯＳトランジスタ１１２ｂおよび第
４のｎチャネルＭＯＳトランジスタ１１３ｂの閾値電圧
Ｖtnとなり、接地電位に立ち下がる第２の入力信号／φ
inを出力し、この第２の入力信号／φinをゲート電極に
受ける上記第２のｎチャネルＭＯＳトランジスタ１１２
ｂは非導通状態となり、上記導通状態にある第２のｐチ
ャネルＭＯＳトランジスタ１１１ｄおよび第３のｎチャ
ネルＭＯＳトランジスタ１１３ａとにより反出力ノード
１１１ｂの電位／φout が図２の（ｃ）に示すように素
早く上昇し、ほぼ時刻ｔ27で電源電位ＶCCより第３のｎ
チャネルＭＯＳトランジスタ１１３ａの閾値電圧Ｖtnだ
け低い電位を越えると、上記第３のｎチャネルＭＯＳト
ランジスタ１１３ａのゲート・ソース間電圧が閾値電圧
Ｖtn以下となるので、この第３のｎチャネルＭＯＳトラ
ンジスタ１１３ａは非導通状態となる。
【００４６】しかし、第２のｐチャネルＭＯＳトランジ
スタ１１１ｄは導通状態のままなので、上記反出力ノー
ド１１１ｂの電位／φout は図２の（ｃ）に示すように
上昇し続け、時刻ｔ28で昇圧電位ＶPPより第１のｐチャ
ネルＭＯＳトランジスタ１１１ｃの閾値電圧の絶対値｜
Ｖtp｜だけ低い電位を越え昇圧電位ＶPPとなり、この反
出力ノード１１１ｂの電位／φout をゲート電極に受け
る上記第１のｐチャネルＭＯＳトランジスタ１１１ｃは
非導通状態となり、出力ノード１１１ａの電位φout は
図２の（ｄ）に示すように接地電位となる。
スタ１１１ｄは導通状態のままなので、上記反出力ノー
ド１１１ｂの電位／φout は図２の（ｃ）に示すように
上昇し続け、時刻ｔ28で昇圧電位ＶPPより第１のｐチャ
ネルＭＯＳトランジスタ１１１ｃの閾値電圧の絶対値｜
Ｖtp｜だけ低い電位を越え昇圧電位ＶPPとなり、この反
出力ノード１１１ｂの電位／φout をゲート電極に受け
る上記第１のｐチャネルＭＯＳトランジスタ１１１ｃは
非導通状態となり、出力ノード１１１ａの電位φout は
図２の（ｄ）に示すように接地電位となる。
【００４７】上記実施例１における信号レベル変換回路
１１０においては、出力ノード１１１ａから出力される
出力信号φout が接地電位から昇圧電位ＶPPへ立ち上が
るとき、第１のｐチャネルＭＯＳトランジスタ１１１ｃ
だけでなく、電荷供給回路１１３における第４のｎチャ
ネルＭＯＳトランジスタ１１３ｂとで上記出力ノード１
１１ａに電荷を供給することで、この出力ノード１１１
ａの電位φout が素早く昇圧電圧ＶPPとなり、第２のｐ
チャネルＭＯＳトランジスタ１１１ｄが素早く非導通状
態となるので、第２のｎチャネルＭＯＳトランジスタ１
１２ｂが導通する時刻ｔ21から上記第２のｐチャネルＭ
ＯＳトランジスタ１１１ｄが非導通状態となる時刻ｔ23
までの、昇圧電位ノード１１から第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄおよび第２のｎチャネルＭＯＳ
トランジスタ１１２ｂを介し、接地電位ノード２０に貫
通電流が流れる時間が短く、低消費電力である。
１１０においては、出力ノード１１１ａから出力される
出力信号φout が接地電位から昇圧電位ＶPPへ立ち上が
るとき、第１のｐチャネルＭＯＳトランジスタ１１１ｃ
だけでなく、電荷供給回路１１３における第４のｎチャ
ネルＭＯＳトランジスタ１１３ｂとで上記出力ノード１
１１ａに電荷を供給することで、この出力ノード１１１
ａの電位φout が素早く昇圧電圧ＶPPとなり、第２のｐ
チャネルＭＯＳトランジスタ１１１ｄが素早く非導通状
態となるので、第２のｎチャネルＭＯＳトランジスタ１
１２ｂが導通する時刻ｔ21から上記第２のｐチャネルＭ
ＯＳトランジスタ１１１ｄが非導通状態となる時刻ｔ23
までの、昇圧電位ノード１１から第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄおよび第２のｎチャネルＭＯＳ
トランジスタ１１２ｂを介し、接地電位ノード２０に貫
通電流が流れる時間が短く、低消費電力である。
【００４８】また、上記出力信号φout が昇圧電位ＶPP
から接地電位へ立ち下がるとき、第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄだけでなく、電荷供給回路１１
３における第３のｎチャネルＭＯＳトランジスタ１１３
ａとで上記反出力ノード１１１ｂに電荷を供給すること
で、この反出力ノード１１１ｂの電位／φout が素早く
昇圧電位ＶPPとなり、第１のｐチャネルＭＯＳトランジ
スタ１１１ｃが素早く非導通状態となるので、第１のｎ
チャネルＭＯＳトランジスタ１１２ａが導通する時刻ｔ
25から上記第１のｐチャネルＭＯＳトランジスタ１１１
ｃが非導通状態となる時刻ｔ28までの、昇圧電位ノード
１１から第１のｐチャネルＭＯＳトランジスタ１１１ｃ
および第１のｎチャネルＭＯＳトランジスタ１１２ａを
介し、接地電位ノード２０に貫通電流が流れる時間が短
く、低消費電力である。
から接地電位へ立ち下がるとき、第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄだけでなく、電荷供給回路１１
３における第３のｎチャネルＭＯＳトランジスタ１１３
ａとで上記反出力ノード１１１ｂに電荷を供給すること
で、この反出力ノード１１１ｂの電位／φout が素早く
昇圧電位ＶPPとなり、第１のｐチャネルＭＯＳトランジ
スタ１１１ｃが素早く非導通状態となるので、第１のｎ
チャネルＭＯＳトランジスタ１１２ａが導通する時刻ｔ
25から上記第１のｐチャネルＭＯＳトランジスタ１１１
ｃが非導通状態となる時刻ｔ28までの、昇圧電位ノード
１１から第１のｐチャネルＭＯＳトランジスタ１１１ｃ
および第１のｎチャネルＭＯＳトランジスタ１１２ａを
介し、接地電位ノード２０に貫通電流が流れる時間が短
く、低消費電力である。
【００４９】実施例２．以下にこの発明の実施例２であ
る信号レベル変換回路について図３に基づき説明する。
この実施例２が上記実施例１と異なるのは、電荷供給回
路の出力ノードおよび反出力ノードへの電荷供給をパル
スで行っている点で、図３において１１４は直列に接続
されたインバータ１１４ａａ、１１４ａｂおよび１１４
ａｃからなり、上記インバータ１２０からの第２の入力
信号／φinを受けこの反転遅延信号を出力する遅延回路
１１４ａと、上記第２の入力信号／φinおよび遅延回路
１１４ａからの出力を受けるＮＡＮＤ回路１１４ｂから
構成され、上記第２の入力信号／φinが接地電位から電
源電位ＶCCへ立ち上がるときに所定時間だけ電源電位Ｖ
CCから接地電位となる第１のパルスを出力するパルス発
生手段である第１のパルス発生回路、１１５は直列に接
続されたインバータ１１５ａａ、１１５ａｂおよび１１
５ａからなり、入力信号φinを受けこの反転遅延信号を
出力する遅延信号を出力する遅延回路１１５ａと、上記
入力信号φinおよび遅延回路１１５ａからの出力を受け
るＮＡＮＤ回路１１５ｂから構成され、上記入力信号φ
inが接地電位から電源電位ＶCCへ立ち上がるときに所定
時間だけ電源電位ＶCCから接地電位となる第２のパルス
を出力するパルス発生手段である第２のパルス発生回路
である。
る信号レベル変換回路について図３に基づき説明する。
この実施例２が上記実施例１と異なるのは、電荷供給回
路の出力ノードおよび反出力ノードへの電荷供給をパル
スで行っている点で、図３において１１４は直列に接続
されたインバータ１１４ａａ、１１４ａｂおよび１１４
ａｃからなり、上記インバータ１２０からの第２の入力
信号／φinを受けこの反転遅延信号を出力する遅延回路
１１４ａと、上記第２の入力信号／φinおよび遅延回路
１１４ａからの出力を受けるＮＡＮＤ回路１１４ｂから
構成され、上記第２の入力信号／φinが接地電位から電
源電位ＶCCへ立ち上がるときに所定時間だけ電源電位Ｖ
CCから接地電位となる第１のパルスを出力するパルス発
生手段である第１のパルス発生回路、１１５は直列に接
続されたインバータ１１５ａａ、１１５ａｂおよび１１
５ａからなり、入力信号φinを受けこの反転遅延信号を
出力する遅延信号を出力する遅延回路１１５ａと、上記
入力信号φinおよび遅延回路１１５ａからの出力を受け
るＮＡＮＤ回路１１５ｂから構成され、上記入力信号φ
inが接地電位から電源電位ＶCCへ立ち上がるときに所定
時間だけ電源電位ＶCCから接地電位となる第２のパルス
を出力するパルス発生手段である第２のパルス発生回路
である。
【００５０】１１６は上記第１のパルス発生回路１１４
からの第１のパルスおよび第２のパルス発生回路１１５
からの第２のパルスに応答して上記出力ノード１１１ａ
および反出力ノード１１１ｂに電荷を供給する電荷供給
手段である電荷供給回路で、ソース電極が電源電位ノー
ド１０に接続され、ゲート電極に上記第１のパルスを受
けるｐチャネルＭＯＳトランジスタ１１６ａと、入力側
に上記第１のパルスを受けるインバータ１１６ｂと、上
記ｐチャネルＭＯＳトランジスタ１１６ａのドレイン電
極と出力ノード１１１ａとの間に接続され、ゲート電極
がインバータ１１６ｂの出力側に接続されたｎチャネル
ＭＯＳトランジスタ１１６ｃと、ソース電極が電源電位
ノード１０に接続され、ゲート電極に上記第２のパルス
を受けるインバータ１１６ｅと、上記ｐチャネルＭＯＳ
トランジスタ１１６ｄのドレイン電極と反出力ノード１
１１ｂとの間に接続され、ゲート電極がインバータ１１
６ｅの出力側に接続されたｎチャネルＭＯＳトランジス
タ１１６ｆとで構成されている。
からの第１のパルスおよび第２のパルス発生回路１１５
からの第２のパルスに応答して上記出力ノード１１１ａ
および反出力ノード１１１ｂに電荷を供給する電荷供給
手段である電荷供給回路で、ソース電極が電源電位ノー
ド１０に接続され、ゲート電極に上記第１のパルスを受
けるｐチャネルＭＯＳトランジスタ１１６ａと、入力側
に上記第１のパルスを受けるインバータ１１６ｂと、上
記ｐチャネルＭＯＳトランジスタ１１６ａのドレイン電
極と出力ノード１１１ａとの間に接続され、ゲート電極
がインバータ１１６ｂの出力側に接続されたｎチャネル
ＭＯＳトランジスタ１１６ｃと、ソース電極が電源電位
ノード１０に接続され、ゲート電極に上記第２のパルス
を受けるインバータ１１６ｅと、上記ｐチャネルＭＯＳ
トランジスタ１１６ｄのドレイン電極と反出力ノード１
１１ｂとの間に接続され、ゲート電極がインバータ１１
６ｅの出力側に接続されたｎチャネルＭＯＳトランジス
タ１１６ｆとで構成されている。
【００５１】次に、上記のように構成されたこの発明の
実施例２の信号レベル変換回路１１０の動作について図
４に基づき説明する。まず、入力信号φinが図４の
（ａ）に示すように時刻ｔ30で立ち下がり始める前の電
源電位ＶCCにあるときは、インバータ１２０から出力さ
れる上記入力信号φinの反転信号である第２の入力信号
／φinは図４の（ｂ）に示すように接地電位で、この第
２の入力信号／φinをゲート電極に受ける第２のｎチャ
ネルＭＯＳトランジスタ１１２ｂは非導通状態で、ま
た、上記第２の入力信号／φinを受けるインバータ１３
０は図４の（ｃ）に示すように電源電位ＶCCの第１の入
力信号φG を出力し、この第１の入力信号φGをゲート
電極に受ける第１のｎチャネルＭＯＳトランジスタ１１
２ａは導通状態で、出力ノード１１１ａと接地電位ノー
ド２０とが導通し、この出力ノード１１１ａから出力さ
れている出力信号φout は図４の（ｅ）に示すように接
地電位となっており、この出力信号φout はゲート電極
に受ける第２のｐチャネルＭＯＳトランジスタ１１１ｄ
は導通状態となっており、第２のｎチャネルＭＯＳトラ
ンジスタ１１２ｂは非導通状態となっているので、反出
力ノード１１１ｂの電位／φout は図４の（ｄ）に示す
ように昇圧電位ＶPPとなっている。
実施例２の信号レベル変換回路１１０の動作について図
４に基づき説明する。まず、入力信号φinが図４の
（ａ）に示すように時刻ｔ30で立ち下がり始める前の電
源電位ＶCCにあるときは、インバータ１２０から出力さ
れる上記入力信号φinの反転信号である第２の入力信号
／φinは図４の（ｂ）に示すように接地電位で、この第
２の入力信号／φinをゲート電極に受ける第２のｎチャ
ネルＭＯＳトランジスタ１１２ｂは非導通状態で、ま
た、上記第２の入力信号／φinを受けるインバータ１３
０は図４の（ｃ）に示すように電源電位ＶCCの第１の入
力信号φG を出力し、この第１の入力信号φGをゲート
電極に受ける第１のｎチャネルＭＯＳトランジスタ１１
２ａは導通状態で、出力ノード１１１ａと接地電位ノー
ド２０とが導通し、この出力ノード１１１ａから出力さ
れている出力信号φout は図４の（ｅ）に示すように接
地電位となっており、この出力信号φout はゲート電極
に受ける第２のｐチャネルＭＯＳトランジスタ１１１ｄ
は導通状態となっており、第２のｎチャネルＭＯＳトラ
ンジスタ１１２ｂは非導通状態となっているので、反出
力ノード１１１ｂの電位／φout は図４の（ｄ）に示す
ように昇圧電位ＶPPとなっている。
【００５２】また、第１のパルス発生回路１１４におけ
るＮＡＮＤ回路１１４ｂは、一方の入力に上記接地電位
の第２の入力信号／φinを受け電源電位ＶCCの信号を出
力しており、この信号をゲート電極に受けるｐチャネル
ＭＯＳトランジスタ１１６ａおよびこの信号のインバー
タ１１６ｂによる反転信号を受けるｎチャネルＭＯＳト
ランジスタ１１６ｃは非導通状態となっており、第２の
パルス発生回路１１５におけるＮＡＮＤ回路１１５ｂ
は、一方の入力に遅延回路１１５ａによる電源電位ＶCC
の入力信号φinの接地電位の反転信号を受け、電源電位
ＶCCの信号を出力しており、この信号をゲート電極に受
けるｐチャネルＭＯＳトランジスタ１１６ｄおよびこの
信号のインバータ１１６ｅによる反転信号を受けるｎチ
ャネルＭＯＳトランジスタ１１６ｆは非導通状態となっ
ている。
るＮＡＮＤ回路１１４ｂは、一方の入力に上記接地電位
の第２の入力信号／φinを受け電源電位ＶCCの信号を出
力しており、この信号をゲート電極に受けるｐチャネル
ＭＯＳトランジスタ１１６ａおよびこの信号のインバー
タ１１６ｂによる反転信号を受けるｎチャネルＭＯＳト
ランジスタ１１６ｃは非導通状態となっており、第２の
パルス発生回路１１５におけるＮＡＮＤ回路１１５ｂ
は、一方の入力に遅延回路１１５ａによる電源電位ＶCC
の入力信号φinの接地電位の反転信号を受け、電源電位
ＶCCの信号を出力しており、この信号をゲート電極に受
けるｐチャネルＭＯＳトランジスタ１１６ｄおよびこの
信号のインバータ１１６ｅによる反転信号を受けるｎチ
ャネルＭＯＳトランジスタ１１６ｆは非導通状態となっ
ている。
【００５３】次に、入力信号φinが図４の（ａ）に示す
ように時刻ｔ30で立ち下がり始め、電源電位ＶCCから接
地電位に立ち下がると、インバータ１２０はこの入力信
号φinを受け、図４の（ｂ）に示すように接地電位から
立ち上がり、時刻ｔ31で第２のｎチャネルＭＯＳトラン
ジスタ１１２ｂの閾値電圧Ｖtnを越え、電源電位ＶCCへ
立ち上がる第２の入力信号／φinを出力し、この第２の
入力信号／φinをゲート電極に受ける上記第２のｎチャ
ネルＭＯＳトランジスタ１１２ｂは導通状態となり、反
出力ノード１１１ｂと接地電位ノード２０とが導通し、
この反出力ノード１１１ｂの電位／φout が図４の
（ｄ）に示すように昇圧電位ＶPPから立ち下がり始め、
時刻ｔ32で昇圧電位ＶPPより第１のｐチャネルＭＯＳト
ランジスタ１１１ｃの閾値電圧の絶対値｜Ｖtp｜だけ低
い電位となり、上記反出力ノード１１１ｂの電位／φ
out をゲート電極に受ける上記第１のｐチャネルＭＯＳ
トランジスタ１１１ｃは導通状態となる。
ように時刻ｔ30で立ち下がり始め、電源電位ＶCCから接
地電位に立ち下がると、インバータ１２０はこの入力信
号φinを受け、図４の（ｂ）に示すように接地電位から
立ち上がり、時刻ｔ31で第２のｎチャネルＭＯＳトラン
ジスタ１１２ｂの閾値電圧Ｖtnを越え、電源電位ＶCCへ
立ち上がる第２の入力信号／φinを出力し、この第２の
入力信号／φinをゲート電極に受ける上記第２のｎチャ
ネルＭＯＳトランジスタ１１２ｂは導通状態となり、反
出力ノード１１１ｂと接地電位ノード２０とが導通し、
この反出力ノード１１１ｂの電位／φout が図４の
（ｄ）に示すように昇圧電位ＶPPから立ち下がり始め、
時刻ｔ32で昇圧電位ＶPPより第１のｐチャネルＭＯＳト
ランジスタ１１１ｃの閾値電圧の絶対値｜Ｖtp｜だけ低
い電位となり、上記反出力ノード１１１ｂの電位／φ
out をゲート電極に受ける上記第１のｐチャネルＭＯＳ
トランジスタ１１１ｃは導通状態となる。
【００５４】一方、インバータ１３０は上記インバータ
１２０からの第２の入力信号／φinを受け、図４の
（ｃ）に示すように時刻ｔ33で第１のｎチャネルＭＯＳ
トランジスタ１１２ａの閾値電圧Ｖtnに立ち下がる第１
の入力信号φG を出力し、この第１の入力信号φG を受
ける上記第１のｎチャネルＭＯＳトランジスタ１１２ａ
は非導通状態となる。さらに、第１のパルス発生回路１
１４は上記インバータ１２０からの第２の入力信号／φ
inを受け、遅延回路１１４ａで決まる遅延時間の間だけ
接地電位となる第１のパルスを発生し、この第１のパル
スをゲート電極に受けるｐチャネルＭＯＳトランジスタ
１１６ａと、インバータ１１６ｂによる上記第１のパル
スの反転信号をゲート電極に受けるｎチャネルＭＯＳト
ランジスタ１１６ｃとが導通し、電源電位ノード１０か
ら出力ノード１１１ａに電荷が供給され、この出力ノー
ド１１１ａの電位φout は図４の（ｅ）に示すように素
早く上昇し、時刻ｔ34で昇圧電位ＶPPより第２のｐチャ
ネルＭＯＳトランジスタ１１１ｄの閾値電圧の絶対値｜
Ｖtp｜だけ低い電位を越え昇圧電位ＶPPとなり、この出
力ノード１１１ａの電位φout をゲート電極に受ける上
記第２のｐチャネルＭＯＳトランジスタ１１１ｄは非導
通状態となる。
１２０からの第２の入力信号／φinを受け、図４の
（ｃ）に示すように時刻ｔ33で第１のｎチャネルＭＯＳ
トランジスタ１１２ａの閾値電圧Ｖtnに立ち下がる第１
の入力信号φG を出力し、この第１の入力信号φG を受
ける上記第１のｎチャネルＭＯＳトランジスタ１１２ａ
は非導通状態となる。さらに、第１のパルス発生回路１
１４は上記インバータ１２０からの第２の入力信号／φ
inを受け、遅延回路１１４ａで決まる遅延時間の間だけ
接地電位となる第１のパルスを発生し、この第１のパル
スをゲート電極に受けるｐチャネルＭＯＳトランジスタ
１１６ａと、インバータ１１６ｂによる上記第１のパル
スの反転信号をゲート電極に受けるｎチャネルＭＯＳト
ランジスタ１１６ｃとが導通し、電源電位ノード１０か
ら出力ノード１１１ａに電荷が供給され、この出力ノー
ド１１１ａの電位φout は図４の（ｅ）に示すように素
早く上昇し、時刻ｔ34で昇圧電位ＶPPより第２のｐチャ
ネルＭＯＳトランジスタ１１１ｄの閾値電圧の絶対値｜
Ｖtp｜だけ低い電位を越え昇圧電位ＶPPとなり、この出
力ノード１１１ａの電位φout をゲート電極に受ける上
記第２のｐチャネルＭＯＳトランジスタ１１１ｄは非導
通状態となる。
【００５５】この一連の動作の間、第２のパルス発生回
路１１５は電源電位ＶCCのままの信号を出力しており、
この信号をゲート電極に受けるｐチャネルＭＯＳトラン
ジスタ１１６ｄおよびこの信号のインバータ１１６ｅに
よる反転信号をゲート電極に受けるｎチャネルＭＯＳト
ランジスタ１１６ｆは非導通状態のままである。
路１１５は電源電位ＶCCのままの信号を出力しており、
この信号をゲート電極に受けるｐチャネルＭＯＳトラン
ジスタ１１６ｄおよびこの信号のインバータ１１６ｅに
よる反転信号をゲート電極に受けるｎチャネルＭＯＳト
ランジスタ１１６ｆは非導通状態のままである。
【００５６】そして、入力信号φinが図４の（ａ）に示
すように時刻ｔ35で立ち上がり始め、接地電位から電源
電位ＶCCに立ち上がると、インバータ１２０はこの入力
信号φinを受け、図４の（ｂ）に示すように時刻ｔ36で
第２のｎチャネルＭＯＳトランジスタ１１２ｂの閾値電
圧Ｖtnとなり、接地電位に立ち下がる第２の入力信号／
φinを出力し、この第２の入力信号／φinをゲート電極
に受ける上記第２のｎチャネルＭＯＳトランジスタ１１
２ｂは非導通状態となる。また、インバータ１３０は上
記第２の入力信号／φinを受け、図４の（ｃ）に示すよ
うにほぼ時刻ｔ36で第１のｎチャネルＭＯＳトランジス
タ１１２ａの閾値電圧Ｖtnとなり、電源電位ＶCCに立ち
上がる第１の入力信号φG を出力し、この第１の入力信
号φG をゲート電極に受ける上記第１のｎチャネルＭＯ
Ｓトランジスタ１１２ａは導通状態となり、出力ノード
１１１ａと接地電位ノード２０とが導通し、この出力ノ
ード１１１ａの電位φout が図４の（ｅ）に示すように
立ち下がり始め、時刻ｔ37で昇圧電位ＶPPより第２のｐ
チャネルＭＯＳトランジスタ１１１ｄの閾値電圧の絶対
値｜Ｖtp｜だけ低い電位となり、上記第２のｐチャネル
ＭＯＳトランジスタ１１１ｄが導通状態となる。
すように時刻ｔ35で立ち上がり始め、接地電位から電源
電位ＶCCに立ち上がると、インバータ１２０はこの入力
信号φinを受け、図４の（ｂ）に示すように時刻ｔ36で
第２のｎチャネルＭＯＳトランジスタ１１２ｂの閾値電
圧Ｖtnとなり、接地電位に立ち下がる第２の入力信号／
φinを出力し、この第２の入力信号／φinをゲート電極
に受ける上記第２のｎチャネルＭＯＳトランジスタ１１
２ｂは非導通状態となる。また、インバータ１３０は上
記第２の入力信号／φinを受け、図４の（ｃ）に示すよ
うにほぼ時刻ｔ36で第１のｎチャネルＭＯＳトランジス
タ１１２ａの閾値電圧Ｖtnとなり、電源電位ＶCCに立ち
上がる第１の入力信号φG を出力し、この第１の入力信
号φG をゲート電極に受ける上記第１のｎチャネルＭＯ
Ｓトランジスタ１１２ａは導通状態となり、出力ノード
１１１ａと接地電位ノード２０とが導通し、この出力ノ
ード１１１ａの電位φout が図４の（ｅ）に示すように
立ち下がり始め、時刻ｔ37で昇圧電位ＶPPより第２のｐ
チャネルＭＯＳトランジスタ１１１ｄの閾値電圧の絶対
値｜Ｖtp｜だけ低い電位となり、上記第２のｐチャネル
ＭＯＳトランジスタ１１１ｄが導通状態となる。
【００５７】一方、第２のパルス発生回路１１５は上記
入力信号φinを受け、遅延回路１１５ａで決まる遅延時
間の間だけ接地電位となる第２のパルスを発生し、この
第２のパルスをゲート電極に受けるｐチャネルＭＯＳト
ランジスタ１１６ｄと、インバータ１１６ｅによる上記
第２のパルスの反転信号をゲート電極に受けるｎチャネ
ルＭＯＳトランジスタ１１６ｆとが導通し、電源電位ノ
ード１０から反出力ノード１１１ｂに電荷が供給され、
この反出力ノード１１１ｂの電位／φout は図４の
（ｄ）に示すように素早く上昇し、時刻ｔ38で昇圧電位
ＶPPより第１のｐチャネルＭＯＳトランジスタ１１１ｃ
の閾値電圧の絶対値｜Ｖtp｜だけ低い電位を越え昇圧電
位ＶPPとなり、この反出力ノード１１１ｂの電位／φ
out をゲート電極に受ける上記第１のｐチャネルＭＯＳ
トランジスタ１１１ｃは非導通状態となる。
入力信号φinを受け、遅延回路１１５ａで決まる遅延時
間の間だけ接地電位となる第２のパルスを発生し、この
第２のパルスをゲート電極に受けるｐチャネルＭＯＳト
ランジスタ１１６ｄと、インバータ１１６ｅによる上記
第２のパルスの反転信号をゲート電極に受けるｎチャネ
ルＭＯＳトランジスタ１１６ｆとが導通し、電源電位ノ
ード１０から反出力ノード１１１ｂに電荷が供給され、
この反出力ノード１１１ｂの電位／φout は図４の
（ｄ）に示すように素早く上昇し、時刻ｔ38で昇圧電位
ＶPPより第１のｐチャネルＭＯＳトランジスタ１１１ｃ
の閾値電圧の絶対値｜Ｖtp｜だけ低い電位を越え昇圧電
位ＶPPとなり、この反出力ノード１１１ｂの電位／φ
out をゲート電極に受ける上記第１のｐチャネルＭＯＳ
トランジスタ１１１ｃは非導通状態となる。
【００５８】この時刻ｔ35から時刻ｔ38までの一連の動
作の間、第１のパルス発生回路１１４は電源電位ＶCCの
ままの信号を出力しており、この信号をゲート電極に受
けるｐチャネルＭＯＳトランジスタ１１６ａおよびこの
信号のインバータ１１６ｂによる反転信号をゲート電極
に受けるｎチャネルＭＯＳトランジスタ１１６ｃは非導
通状態のままである。
作の間、第１のパルス発生回路１１４は電源電位ＶCCの
ままの信号を出力しており、この信号をゲート電極に受
けるｐチャネルＭＯＳトランジスタ１１６ａおよびこの
信号のインバータ１１６ｂによる反転信号をゲート電極
に受けるｎチャネルＭＯＳトランジスタ１１６ｃは非導
通状態のままである。
【００５９】上記実施例２における信号レベル変換回路
１１０においては、出力ノード１１１ａから出力される
出力信号φout が接地電位から昇圧電位ＶPPへ立ち上が
るとき、第１のｐチャネルＭＯＳトランジスタ１１１ｃ
だけでなく、電荷供給回路１１６とで上記出力ノード１
１１ａに電荷を供給することで、この出力ノード１１１
ａの電位φout が素早く昇圧電位ＶPPとなり、第２のｐ
チャネルＭＯＳトランジスタ１１１ｄが素早く非導通状
態となるので、第２のｎチャネルＭＯＳトランジスタ１
１２ｂが導通する時刻ｔ31から上記第２のｐチャネルＭ
ＯＳトランジスタ１１１ｄが非導通状態となる時刻ｔ34
までの、昇圧電位ノード１１から第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄおよび第２のｎチャネルＭＯＳ
トランジスタ１１２ｂを介し、接地電位ノード２０に貫
通電流が流れる時間が短く、低消費電力である。
１１０においては、出力ノード１１１ａから出力される
出力信号φout が接地電位から昇圧電位ＶPPへ立ち上が
るとき、第１のｐチャネルＭＯＳトランジスタ１１１ｃ
だけでなく、電荷供給回路１１６とで上記出力ノード１
１１ａに電荷を供給することで、この出力ノード１１１
ａの電位φout が素早く昇圧電位ＶPPとなり、第２のｐ
チャネルＭＯＳトランジスタ１１１ｄが素早く非導通状
態となるので、第２のｎチャネルＭＯＳトランジスタ１
１２ｂが導通する時刻ｔ31から上記第２のｐチャネルＭ
ＯＳトランジスタ１１１ｄが非導通状態となる時刻ｔ34
までの、昇圧電位ノード１１から第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄおよび第２のｎチャネルＭＯＳ
トランジスタ１１２ｂを介し、接地電位ノード２０に貫
通電流が流れる時間が短く、低消費電力である。
【００６０】また、上記出力信号φout が昇圧電位ＶPP
から接地電位へ立ち下がるとき、第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄだけでなく、電荷供給回路１１
６とで上記反出力ノード１１１ｂに電荷を供給すること
で、この反出力ノード１１１ｂの電位／φout が素早く
昇圧電位ＶPPとなり、第１のｐチャネルＭＯＳトランジ
スタ１１１ｃが素早く非導通状態となるので、第１のｎ
チャネルＭＯＳトランジスタ１１２ａが導通する時刻ｔ
36から上記第１のｐチャネルＭＯＳトランジスタ１１１
ｃが非導通状態となる時刻ｔ38までの、昇圧電位ノード
１１から第１のｐチャネルＭＯＳトランジスタ１１１ｃ
および第１のｎチャネルＭＯＳトランジスタ１１２ａを
介し、接地電位ノード２０に貫通電流が流れる時間が短
く、低消費電力である。
から接地電位へ立ち下がるとき、第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄだけでなく、電荷供給回路１１
６とで上記反出力ノード１１１ｂに電荷を供給すること
で、この反出力ノード１１１ｂの電位／φout が素早く
昇圧電位ＶPPとなり、第１のｐチャネルＭＯＳトランジ
スタ１１１ｃが素早く非導通状態となるので、第１のｎ
チャネルＭＯＳトランジスタ１１２ａが導通する時刻ｔ
36から上記第１のｐチャネルＭＯＳトランジスタ１１１
ｃが非導通状態となる時刻ｔ38までの、昇圧電位ノード
１１から第１のｐチャネルＭＯＳトランジスタ１１１ｃ
および第１のｎチャネルＭＯＳトランジスタ１１２ａを
介し、接地電位ノード２０に貫通電流が流れる時間が短
く、低消費電力である。
【００６１】実施例３．以下にこの発明の実施例３であ
る信号レベル変換回路について図５に基づき説明する。
図５において、１１１は図１および図３に示されたクロ
スカップル型回路、１４１は出力ノード１１１ａと接地
電位ノード２０との間に接続され、ゲート電極が反出力
ノード１１１ｂに接続されたｎチャネルＭＯＳトランジ
スタ、１４２は所定期間活性化（電源電位ＶCC振幅のＨ
レベル）するリセット信号ＲＳＴを受け、このリセット
信号ＲＳＴが活性化すると反出力ノード１１１ｂに電荷
を供給し、出力ノード１１１ａと接地電位ノード２０と
を導通させるリセット手段であるリセット回路で、電源
電位ノード１０と反出力ノード１１１ｂとの間に接続さ
れ、ゲート電極に上記リセット信号ＲＳＴを受けるｎチ
ャネルＭＯＳトランジスタ１４２ａと上記出力ノード１
１１ａと接地電位ノード２０との間に接続され、ゲート
電極に上記リセット信号ＲＳＴを受けるｎチャネルＭＯ
Ｓトランジスタ１４２ｂとからなる。
る信号レベル変換回路について図５に基づき説明する。
図５において、１１１は図１および図３に示されたクロ
スカップル型回路、１４１は出力ノード１１１ａと接地
電位ノード２０との間に接続され、ゲート電極が反出力
ノード１１１ｂに接続されたｎチャネルＭＯＳトランジ
スタ、１４２は所定期間活性化（電源電位ＶCC振幅のＨ
レベル）するリセット信号ＲＳＴを受け、このリセット
信号ＲＳＴが活性化すると反出力ノード１１１ｂに電荷
を供給し、出力ノード１１１ａと接地電位ノード２０と
を導通させるリセット手段であるリセット回路で、電源
電位ノード１０と反出力ノード１１１ｂとの間に接続さ
れ、ゲート電極に上記リセット信号ＲＳＴを受けるｎチ
ャネルＭＯＳトランジスタ１４２ａと上記出力ノード１
１１ａと接地電位ノード２０との間に接続され、ゲート
電極に上記リセット信号ＲＳＴを受けるｎチャネルＭＯ
Ｓトランジスタ１４２ｂとからなる。
【００６２】１４３は選択および非選択を示す選択信号
ＳＥＬおよび入力信号φinを受け、選択信号が選択（電
源電位ＶCC振幅のＨレベル）を示すと、上記ｎチャネル
ＭＯＳトランジスタ１４１のゲート電極に（反出力ノー
ド１１１ｂに）上記入力信号φinの反転入力信号／φin
を伝達するスイッチング手段であるスイッチング回路
で、上記入力信号φinを受け、反転入力信号／φinを出
力するインバータ１４３ａと、上記インバータ１４３ａ
の出力側と反出力ノード１１１ｂとの間に接続され、ゲ
ート電極に上記選択信号ＳＥＬを受けるｎチャネルＭＯ
Ｓトランジスタ１４３ｂとにより構成されている。１４
４は上記選択信号ＳＥＬおよび上記反転入力信号／φin
に応答し、上記選択信号ＳＥＬが選択を示し、かつ反転
入力信号／φinが上記ｎチャネルＭＯＳトランジスタ１
４１を導通状態から非導通状態に変化させる信号になる
と上記出力ノード１１１ａに電荷を供給する電荷供給手
段である電荷供給回路で、上記インバータ１４３ａの入
力側と出力ノード１１１ａとの間に接続され、ゲート電
極に選択信号ＳＥＬを受けるｎチャネルＭＯＳトランジ
スタ１４４ａから構成されている。
ＳＥＬおよび入力信号φinを受け、選択信号が選択（電
源電位ＶCC振幅のＨレベル）を示すと、上記ｎチャネル
ＭＯＳトランジスタ１４１のゲート電極に（反出力ノー
ド１１１ｂに）上記入力信号φinの反転入力信号／φin
を伝達するスイッチング手段であるスイッチング回路
で、上記入力信号φinを受け、反転入力信号／φinを出
力するインバータ１４３ａと、上記インバータ１４３ａ
の出力側と反出力ノード１１１ｂとの間に接続され、ゲ
ート電極に上記選択信号ＳＥＬを受けるｎチャネルＭＯ
Ｓトランジスタ１４３ｂとにより構成されている。１４
４は上記選択信号ＳＥＬおよび上記反転入力信号／φin
に応答し、上記選択信号ＳＥＬが選択を示し、かつ反転
入力信号／φinが上記ｎチャネルＭＯＳトランジスタ１
４１を導通状態から非導通状態に変化させる信号になる
と上記出力ノード１１１ａに電荷を供給する電荷供給手
段である電荷供給回路で、上記インバータ１４３ａの入
力側と出力ノード１１１ａとの間に接続され、ゲート電
極に選択信号ＳＥＬを受けるｎチャネルＭＯＳトランジ
スタ１４４ａから構成されている。
【００６３】次に、上記のように構成された信号レベル
変換回路１４０の動作について、図６に基づき説明す
る。まず、リセット信号ＲＳＴが活性化される時刻ｔ40
までは図６の（ｅ）に示すように出力ノード１１１ａの
電位φout は昇圧電位ＶPP、反出力ノード１１１ｂの電
位／φout は接地電位とし、入力信号φinが接地電位の
ときの動作を説明する。上記リセット信号ＲＳＴが図６
の（ａ）に示すように時刻ｔ40で活性化されると、この
リセット信号ＲＳＴをゲート電極に受けるｎチャネルＭ
ＯＳトランジスタ１４２ａは導通状態となり、電源電位
ノード１０と反出力ノード１１１ｂとが導通し、この反
出力ノード１１１ｂの電位／φout が図６の（ｄ）に示
すように接地電位から上昇し始める。
変換回路１４０の動作について、図６に基づき説明す
る。まず、リセット信号ＲＳＴが活性化される時刻ｔ40
までは図６の（ｅ）に示すように出力ノード１１１ａの
電位φout は昇圧電位ＶPP、反出力ノード１１１ｂの電
位／φout は接地電位とし、入力信号φinが接地電位の
ときの動作を説明する。上記リセット信号ＲＳＴが図６
の（ａ）に示すように時刻ｔ40で活性化されると、この
リセット信号ＲＳＴをゲート電極に受けるｎチャネルＭ
ＯＳトランジスタ１４２ａは導通状態となり、電源電位
ノード１０と反出力ノード１１１ｂとが導通し、この反
出力ノード１１１ｂの電位／φout が図６の（ｄ）に示
すように接地電位から上昇し始める。
【００６４】また、上記リセット信号ＲＳＴをゲート電
極に受けるｎチャネルＭＯＳトランジスタ１４２ｂも導
通状態となり、出力ノード１１１ａと接地電位ノード２
０とが導通し、この出力ノード１１１ａの電位φout が
図６の（ｅ）に示すように昇圧電位ＶPPから低下し始
め、時刻ｔ41で昇圧電位ＶPPより第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位となり、上記第２のｐチャネルＭＯＳトラン
ジスタ１１１ｄは導通状態となり、反出力ノード１１１
ｂの電位／φout が図６の（ｄ）に示すように素早く上
昇し、ほぼ時刻ｔ41で電源電位ＶCCよりｎチャネルＭＯ
Ｓトランジスタ１４２ａの閾値電圧Ｖtnだけ低い電位を
越え、ｎチャネルＭＯＳトランジスタ１４２ａはゲート
・ソース間電圧が閾値電圧Ｖtn以下となり非導通状態と
なる。しかし、第２のｐチャネルＭＯＳトランジスタ１
１１ｄは導通状態のままなので、上記反出力ノード１１
１ｂの電位／φout は図６の（ｄ）に示すように上昇し
続け、時刻ｔ42で昇圧電位ＶPPより第１のｐチャネルＭ
ＯＳトランジスタ１１１ｃの閾値電圧の絶対値｜Ｖtp｜
だけ低い電位を越え昇圧電位ＶPPとなり、上記第１のｐ
チャネルＭＯＳトランジスタ１１１ｃは非導通状態とな
る。
極に受けるｎチャネルＭＯＳトランジスタ１４２ｂも導
通状態となり、出力ノード１１１ａと接地電位ノード２
０とが導通し、この出力ノード１１１ａの電位φout が
図６の（ｅ）に示すように昇圧電位ＶPPから低下し始
め、時刻ｔ41で昇圧電位ＶPPより第２のｐチャネルＭＯ
Ｓトランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だ
け低い電位となり、上記第２のｐチャネルＭＯＳトラン
ジスタ１１１ｄは導通状態となり、反出力ノード１１１
ｂの電位／φout が図６の（ｄ）に示すように素早く上
昇し、ほぼ時刻ｔ41で電源電位ＶCCよりｎチャネルＭＯ
Ｓトランジスタ１４２ａの閾値電圧Ｖtnだけ低い電位を
越え、ｎチャネルＭＯＳトランジスタ１４２ａはゲート
・ソース間電圧が閾値電圧Ｖtn以下となり非導通状態と
なる。しかし、第２のｐチャネルＭＯＳトランジスタ１
１１ｄは導通状態のままなので、上記反出力ノード１１
１ｂの電位／φout は図６の（ｄ）に示すように上昇し
続け、時刻ｔ42で昇圧電位ＶPPより第１のｐチャネルＭ
ＯＳトランジスタ１１１ｃの閾値電圧の絶対値｜Ｖtp｜
だけ低い電位を越え昇圧電位ＶPPとなり、上記第１のｐ
チャネルＭＯＳトランジスタ１１１ｃは非導通状態とな
る。
【００６５】そして、リセット信号ＲＳＴは図６の
（ａ）に示すように活性化した時刻ｔ40から所定期間後
の時刻ｔ43で非活性化され、このリセット信号ＲＳＴを
ゲート電極に受けるｎチャネルＭＯＳトランジスタ１４
２ａおよび１４２ｂは非導通状態となる。そして、選択
信号ＳＥＬが図６の（ｂ）に示すように時刻ｔ44で選択
（Ｈレベル）を示すと、この選択信号ＳＥＬをゲート電
極に受けるｎチャネルＭＯＳトランジスタ１４４ａは導
通状態となり、入力信号φinが入力されるノードと出力
ノード１１１ａとが導通し、出力ノード１１１ａに接地
電位の入力信号φinが伝わるが、この出力ノード１１１
ａの電位は図６の（ｅ）に示すように既に接地電位なの
で何の変化もない。また、インバータ１４３ａは上記接
地電位の入力信号φinを受け、電源電位ＶCCの反転入力
信号／φinをｎチャネルＭＯＳトランジスタ１４３ｂに
出力しているが、反出力ノードの電位／φout は図６の
（ｄ）に示すように昇圧電位ＶPPとなっているので、上
記ｎチャネルＭＯＳトランジスタ１４３ｂのソース電極
は電位の低いインバータ１４３ａの出力側となってお
り、ゲート・ソース間の電圧は０で、このｎチャネルＭ
ＯＳトランジスタ１４３ｂは非導通状態となっており、
出力ノード１１１ａの電位φout および反出力ノード１
１１ｂの電位／φout は接地電位および昇圧電位ＶPPの
ままである。
（ａ）に示すように活性化した時刻ｔ40から所定期間後
の時刻ｔ43で非活性化され、このリセット信号ＲＳＴを
ゲート電極に受けるｎチャネルＭＯＳトランジスタ１４
２ａおよび１４２ｂは非導通状態となる。そして、選択
信号ＳＥＬが図６の（ｂ）に示すように時刻ｔ44で選択
（Ｈレベル）を示すと、この選択信号ＳＥＬをゲート電
極に受けるｎチャネルＭＯＳトランジスタ１４４ａは導
通状態となり、入力信号φinが入力されるノードと出力
ノード１１１ａとが導通し、出力ノード１１１ａに接地
電位の入力信号φinが伝わるが、この出力ノード１１１
ａの電位は図６の（ｅ）に示すように既に接地電位なの
で何の変化もない。また、インバータ１４３ａは上記接
地電位の入力信号φinを受け、電源電位ＶCCの反転入力
信号／φinをｎチャネルＭＯＳトランジスタ１４３ｂに
出力しているが、反出力ノードの電位／φout は図６の
（ｄ）に示すように昇圧電位ＶPPとなっているので、上
記ｎチャネルＭＯＳトランジスタ１４３ｂのソース電極
は電位の低いインバータ１４３ａの出力側となってお
り、ゲート・ソース間の電圧は０で、このｎチャネルＭ
ＯＳトランジスタ１４３ｂは非導通状態となっており、
出力ノード１１１ａの電位φout および反出力ノード１
１１ｂの電位／φout は接地電位および昇圧電位ＶPPの
ままである。
【００６６】次に、入力信号φinが電源電位ＶCCのとき
の動作を説明する。まず、リセット信号ＲＳＴが図６の
（ａ）に示すように時刻ｔ45で活性化すると、このリセ
ット信号ＲＳＴをゲート電極に受けるｎチャネルＭＯＳ
トランジスタ１４２ｂは導通状態となるが、出力ノード
１１１ａの電位φout は図６の（ｅ）に示すようにすで
に接地電位となっているので、何の変化もない。また、
ｎチャネルＭＯＳトランジスタ１４２ａもゲート電極に
上記リセット信号ＲＳＴを受けるが、ゲート・ソース間
の電圧が０なので非導通状態のままである。そして、上
記リセット信号ＲＳＴが図６の（ａ）に示すように時刻
ｔ45から所定期間経過した時刻ｔ46で非活性化され、選
択信号ＳＥＬが図６の（ｂ）に示すように時刻ｔ47で選
択（Ｈレベル）を示すと、この選択信号ＳＥＬをゲート
電極に受けるｎチャネルＭＯＳトランジスタ１４４ａは
導通状態となり、入力信号φinが入力されるノードから
出力ノード１１１ａに電荷が供給され、この出力ノード
１１１ａの電位φout が図６の（ｅ）に示すように上昇
し始める。
の動作を説明する。まず、リセット信号ＲＳＴが図６の
（ａ）に示すように時刻ｔ45で活性化すると、このリセ
ット信号ＲＳＴをゲート電極に受けるｎチャネルＭＯＳ
トランジスタ１４２ｂは導通状態となるが、出力ノード
１１１ａの電位φout は図６の（ｅ）に示すようにすで
に接地電位となっているので、何の変化もない。また、
ｎチャネルＭＯＳトランジスタ１４２ａもゲート電極に
上記リセット信号ＲＳＴを受けるが、ゲート・ソース間
の電圧が０なので非導通状態のままである。そして、上
記リセット信号ＲＳＴが図６の（ａ）に示すように時刻
ｔ45から所定期間経過した時刻ｔ46で非活性化され、選
択信号ＳＥＬが図６の（ｂ）に示すように時刻ｔ47で選
択（Ｈレベル）を示すと、この選択信号ＳＥＬをゲート
電極に受けるｎチャネルＭＯＳトランジスタ１４４ａは
導通状態となり、入力信号φinが入力されるノードから
出力ノード１１１ａに電荷が供給され、この出力ノード
１１１ａの電位φout が図６の（ｅ）に示すように上昇
し始める。
【００６７】一方、インバータ１４３ａは電源電位ＶCC
の入力信号φinを受け、接地電位の信号を出力し、ｎチ
ャネルＭＯＳトランジスタ１４３ｂはゲート電極に上記
選択信号ＳＥＬを受け導通状態となっているので、反出
力ノード１１１ｂの電位／φout が図６の（ｄ）に示す
ように立ち下がり始め、時刻ｔ48で昇圧電位ＶPPから第
１のｐチャネルＭＯＳトランジスタ１１１ｃの閾値電圧
の絶対値｜Ｖtp｜だけ低い電位となり、時刻ｔ49でｎチ
ャネルＭＯＳトランジスタ１４１の閾値電圧Ｖtnとな
り、接地電位に立ち下がる。すると、上記ｐチャネルＭ
ＯＳトランジスタ１１１ｃは導通状態となり、出力ノー
ド１１１ａの電位φout は図６の（ｅ）に示すように素
早く上昇し、電源電位ＶCCよりｎチャネルＭＯＳトラン
ジスタ１４４ａの閾値電圧Ｖtnだけ低い電位を越える
と、上記ｎチャネルＭＯＳトランジスタ１４４ａのゲー
ト・ソース間電圧が閾値電圧Ｖtn以下となり、このｎチ
ャネルＭＯＳトランジスタ１４４ａは非導通状態とな
る。しかし、第１のｐチャネルＭＯＳトランジスタ１１
１ｃが導通状態のままなので、出力ノード１１１ａの電
位φout は図６の（ｅ）に示すように上昇し続け、ほぼ
時刻ｔ49で昇圧電位ＶPPより第２のｐチャネルＭＯＳト
ランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だけ低
い電位を越え昇圧電位ＶPPとなり、上記第２のｐチャネ
ルＭＯＳトランジスタ１１１ｄは非導通状態となる。
の入力信号φinを受け、接地電位の信号を出力し、ｎチ
ャネルＭＯＳトランジスタ１４３ｂはゲート電極に上記
選択信号ＳＥＬを受け導通状態となっているので、反出
力ノード１１１ｂの電位／φout が図６の（ｄ）に示す
ように立ち下がり始め、時刻ｔ48で昇圧電位ＶPPから第
１のｐチャネルＭＯＳトランジスタ１１１ｃの閾値電圧
の絶対値｜Ｖtp｜だけ低い電位となり、時刻ｔ49でｎチ
ャネルＭＯＳトランジスタ１４１の閾値電圧Ｖtnとな
り、接地電位に立ち下がる。すると、上記ｐチャネルＭ
ＯＳトランジスタ１１１ｃは導通状態となり、出力ノー
ド１１１ａの電位φout は図６の（ｅ）に示すように素
早く上昇し、電源電位ＶCCよりｎチャネルＭＯＳトラン
ジスタ１４４ａの閾値電圧Ｖtnだけ低い電位を越える
と、上記ｎチャネルＭＯＳトランジスタ１４４ａのゲー
ト・ソース間電圧が閾値電圧Ｖtn以下となり、このｎチ
ャネルＭＯＳトランジスタ１４４ａは非導通状態とな
る。しかし、第１のｐチャネルＭＯＳトランジスタ１１
１ｃが導通状態のままなので、出力ノード１１１ａの電
位φout は図６の（ｅ）に示すように上昇し続け、ほぼ
時刻ｔ49で昇圧電位ＶPPより第２のｐチャネルＭＯＳト
ランジスタ１１１ｄの閾値電圧の絶対値｜Ｖtp｜だけ低
い電位を越え昇圧電位ＶPPとなり、上記第２のｐチャネ
ルＭＯＳトランジスタ１１１ｄは非導通状態となる。
【００６８】上記実施例３における信号レベル変換回路
１４０においては、出力ノード１１１ａの電位φout を
昇圧電位ＶPPから接地電位に、反出力ノード１１１ｂの
電位／φout を接地電位から昇圧電位ＶPPにリセットす
るとき、第２のｐチャネルＭＯＳトランジスタ１１１ｄ
だけでなく、リセット回路１４２とで上記反出力ノード
１１１ｂに電荷を供給することで、この反出力ノード１
１１ｂの電位／φoutが素早く昇圧電位ＶPPとなり、第
１のｐチャネルＭＯＳトランジスタ１１１ｃが素早く非
導通状態となるので、ｎチャネルＭＯＳトランジスタ１
４２ｂが導通する時刻ｔ40から上記第１のｐチャネルＭ
ＯＳトランジスタ１１１ｃが非導通状態となる時刻ｔ42
までの、昇圧電位ノード１１から第１のｐチャネルＭＯ
Ｓトランジスタ１１１ｃおよびｎチャネルＭＯＳトラン
ジスタ１４２ｂを介し、接地電位ノード２０に貫通電流
が流れる時間が短く、低消費電力である。
１４０においては、出力ノード１１１ａの電位φout を
昇圧電位ＶPPから接地電位に、反出力ノード１１１ｂの
電位／φout を接地電位から昇圧電位ＶPPにリセットす
るとき、第２のｐチャネルＭＯＳトランジスタ１１１ｄ
だけでなく、リセット回路１４２とで上記反出力ノード
１１１ｂに電荷を供給することで、この反出力ノード１
１１ｂの電位／φoutが素早く昇圧電位ＶPPとなり、第
１のｐチャネルＭＯＳトランジスタ１１１ｃが素早く非
導通状態となるので、ｎチャネルＭＯＳトランジスタ１
４２ｂが導通する時刻ｔ40から上記第１のｐチャネルＭ
ＯＳトランジスタ１１１ｃが非導通状態となる時刻ｔ42
までの、昇圧電位ノード１１から第１のｐチャネルＭＯ
Ｓトランジスタ１１１ｃおよびｎチャネルＭＯＳトラン
ジスタ１４２ｂを介し、接地電位ノード２０に貫通電流
が流れる時間が短く、低消費電力である。
【００６９】また、上記出力信号φout が接地電位から
昇圧電位ＶPPへ立ち上がるとき、第１のｐチャネルＭＯ
Ｓトランジスタ１１１ｃだけでなく、電荷供給回路１４
３とで上記出力ノード１１１ａに電荷を供給すること
で、この出力ノード１１１ａの電位φout が素早く昇圧
電位ＶPPとなり、第２のｐチャネルＭＯＳトランジスタ
１１１ｄが素早く非導通状態となるので、ｎチャネルＭ
ＯＳトランジスタ１４３ｂが導通する時刻ｔ47から上記
第２のｐチャネルＭＯＳトランジスタ１１１ｄが非導通
状態となる時刻ｔ49までの、昇圧電位ノード１１から第
２のｐチャネルＭＯＳトランジスタ１１１ｄ、ｎチャネ
ルＭＯＳトランジスタ１４３ｂおよびインバータ１４３
ａを介し、接地電位ノード２０に貫通電流が流れる時間
が短く、低消費電力である。
昇圧電位ＶPPへ立ち上がるとき、第１のｐチャネルＭＯ
Ｓトランジスタ１１１ｃだけでなく、電荷供給回路１４
３とで上記出力ノード１１１ａに電荷を供給すること
で、この出力ノード１１１ａの電位φout が素早く昇圧
電位ＶPPとなり、第２のｐチャネルＭＯＳトランジスタ
１１１ｄが素早く非導通状態となるので、ｎチャネルＭ
ＯＳトランジスタ１４３ｂが導通する時刻ｔ47から上記
第２のｐチャネルＭＯＳトランジスタ１１１ｄが非導通
状態となる時刻ｔ49までの、昇圧電位ノード１１から第
２のｐチャネルＭＯＳトランジスタ１１１ｄ、ｎチャネ
ルＭＯＳトランジスタ１４３ｂおよびインバータ１４３
ａを介し、接地電位ノード２０に貫通電流が流れる時間
が短く、低消費電力である。
【００７０】実施例４．以下にこの発明の実施例４であ
る行選択回路について図７および図８に基づき説明す
る。図７において、１００は電源電位ＶCC振幅のロウプ
リデコード信号Ｘ2 およびＸ3 を受け、このロウプリデ
コード信号Ｘ2 およびＸ3 がＨレベルだと昇圧電位ＶPP
のロウデコード信号ＲＤおよび接地電位のロウデコード
信号／ＲＤを出力するロウデコーダで、このロウデコー
ダ１００において、１０１は電源電位ノード１０と第１
のノード１０２との間に接続され、ゲート電極に上記ロ
ウプリデコード信号Ｘ2 を受けるｐチャネルＭＯＳトラ
ンジスタ、１０３はドレイン電極が上記第１のノード１
０２に接続され、ゲート電極に上記ロウプリデコード信
号Ｘ2 を受けるｎチャネルＭＯＳトランジスタ、１０４
は上記ｎチャネルＭＯＳトランジスタ１０３のソース電
極と接地電位ノード２０との間に接続され、ゲート電極
に上記ロウプリデコード信号Ｘ3 を受けるｎチャネルＭ
ＯＳトランジスタ、１０５は上記電源電位ノード１０と
第１のノード１０２との間に接続されたｐチャネルＭＯ
Ｓトランジスタ、１１０および１２０は図１に示された
この発明の実施例１の信号レベル変換回路およびインバ
ータである。
る行選択回路について図７および図８に基づき説明す
る。図７において、１００は電源電位ＶCC振幅のロウプ
リデコード信号Ｘ2 およびＸ3 を受け、このロウプリデ
コード信号Ｘ2 およびＸ3 がＨレベルだと昇圧電位ＶPP
のロウデコード信号ＲＤおよび接地電位のロウデコード
信号／ＲＤを出力するロウデコーダで、このロウデコー
ダ１００において、１０１は電源電位ノード１０と第１
のノード１０２との間に接続され、ゲート電極に上記ロ
ウプリデコード信号Ｘ2 を受けるｐチャネルＭＯＳトラ
ンジスタ、１０３はドレイン電極が上記第１のノード１
０２に接続され、ゲート電極に上記ロウプリデコード信
号Ｘ2 を受けるｎチャネルＭＯＳトランジスタ、１０４
は上記ｎチャネルＭＯＳトランジスタ１０３のソース電
極と接地電位ノード２０との間に接続され、ゲート電極
に上記ロウプリデコード信号Ｘ3 を受けるｎチャネルＭ
ＯＳトランジスタ、１０５は上記電源電位ノード１０と
第１のノード１０２との間に接続されたｐチャネルＭＯ
Ｓトランジスタ、１１０および１２０は図１に示された
この発明の実施例１の信号レベル変換回路およびインバ
ータである。
【００７１】２００はロウアドレスストローブ信号／Ｒ
ＡＳ、どちらか１つが活性化するロウプリデコード信号
Ｘ0 およびＸ1 を受け、ワード線ドライブ信号ＲＸ0 お
よびＲＸ1 を出力するワード線ドライブ信号発生回路、
３１０は上記ロウデコーダ１００における出力ノード１
１１ａからの昇圧電位ＶPP振幅のロウデコード信号Ｒ
Ｄ、第１のノード１０２からの電源電位ＶCC振幅のロウ
デコード信号／ＲＤおよびワード線ドライブ信号発生回
路２００からの昇圧電位ＶPP振幅のワード線ドライブ信
号ＲＸ0 を受け、ワード線４００を昇圧電位ＶPPに立ち
上げるためのワードドライバで、ワード線ドライブ信号
発生回路２００とワード線４００との間に接続されたｎ
チャネルＭＯＳトランジスタ３１１と、上記ワード線４
００と接地電位ノード２０との間に接続され、ゲート電
極が第１のノード１０２に接続されたｎチャネルＭＯＳ
トランジスタ３１２と、出力ノード１１１ａと上記ｎチ
ャネルＭＯＳトランジスタ３１１のゲート電極との間に
接続され、ゲート電極が昇圧電位ノード１１に接続され
たｎチャネルＭＯＳトランジスタ３１３とで構成されて
いる。
ＡＳ、どちらか１つが活性化するロウプリデコード信号
Ｘ0 およびＸ1 を受け、ワード線ドライブ信号ＲＸ0 お
よびＲＸ1 を出力するワード線ドライブ信号発生回路、
３１０は上記ロウデコーダ１００における出力ノード１
１１ａからの昇圧電位ＶPP振幅のロウデコード信号Ｒ
Ｄ、第１のノード１０２からの電源電位ＶCC振幅のロウ
デコード信号／ＲＤおよびワード線ドライブ信号発生回
路２００からの昇圧電位ＶPP振幅のワード線ドライブ信
号ＲＸ0 を受け、ワード線４００を昇圧電位ＶPPに立ち
上げるためのワードドライバで、ワード線ドライブ信号
発生回路２００とワード線４００との間に接続されたｎ
チャネルＭＯＳトランジスタ３１１と、上記ワード線４
００と接地電位ノード２０との間に接続され、ゲート電
極が第１のノード１０２に接続されたｎチャネルＭＯＳ
トランジスタ３１２と、出力ノード１１１ａと上記ｎチ
ャネルＭＯＳトランジスタ３１１のゲート電極との間に
接続され、ゲート電極が昇圧電位ノード１１に接続され
たｎチャネルＭＯＳトランジスタ３１３とで構成されて
いる。
【００７２】３２０は上記ロウデコーダ１００における
出力ノード１１１ａからの昇圧電位ＶPP振幅のロウデコ
ード信号ＲＤ、第１のノード１０２からの電源電位ＶCC
振幅のロウデコード信号／ＲＤおよびワード線ドライブ
信号発生回路２００からの昇圧電位ＶPP振幅のワード線
ドライブ信号ＲＸ1 を受け、ワード線４１０を昇圧電位
ＶPPに立ち上げるためのワードドライバで、ワード線ド
ライブ信号発生回路２００とワード線４１０との間に接
続されたｎチャネルＭＯＳトランジスタ３２１と、上記
ワード線４１０と接地電位ノード２０との間に接続さ
れ、ゲート電極が第１のノード１０２に接続されたｎチ
ャネルＭＯＳトランジスタ３２２と、出力ノード１１１
ａと上記ｎチャネルＭＯＳトランジスタ３２１のゲート
電極との間に接続され、ゲート電極が昇圧電位ノード１
１に接続されたｎチャネルＭＯＳトランジスタ３２３と
で構成されている
出力ノード１１１ａからの昇圧電位ＶPP振幅のロウデコ
ード信号ＲＤ、第１のノード１０２からの電源電位ＶCC
振幅のロウデコード信号／ＲＤおよびワード線ドライブ
信号発生回路２００からの昇圧電位ＶPP振幅のワード線
ドライブ信号ＲＸ1 を受け、ワード線４１０を昇圧電位
ＶPPに立ち上げるためのワードドライバで、ワード線ド
ライブ信号発生回路２００とワード線４１０との間に接
続されたｎチャネルＭＯＳトランジスタ３２１と、上記
ワード線４１０と接地電位ノード２０との間に接続さ
れ、ゲート電極が第１のノード１０２に接続されたｎチ
ャネルＭＯＳトランジスタ３２２と、出力ノード１１１
ａと上記ｎチャネルＭＯＳトランジスタ３２１のゲート
電極との間に接続され、ゲート電極が昇圧電位ノード１
１に接続されたｎチャネルＭＯＳトランジスタ３２３と
で構成されている
【００７３】図８は上記ワード線ドライブ信号発生回路
２００の具体的回路図で、図８において、２１０はロウ
アドレスストローブ信号／ＲＡＳを受け、この遅延信号
を出力する遅延回路で、直列に接続されたインバータ２
１１、２１２、２１３および２１４から構成されてい
る。２２０は上記遅延回路２１０からの遅延信号を受
け、この反転信号である選択信号ＳＥＬを出力するイン
バータ、２３０は上記ロウアドレスストローブ信号／Ｒ
ＡＳおよびインバータ２１３の出力を受け、リセット信
号ＲＳＴを出力するＮＯＲ回路、２４０は図５に示され
たこの発明の実施例３における信号レベル変換回路１４
０からなり、上記電源電位ＶCC振幅の選択信号ＳＥＬ、
リセット信号ＲＳＴおよびロウプリデコード信号Ｘ0 を
受け、昇圧電位ＶPP振幅のワード線ドライブ信号ＲＸ0
を出力する第１の信号レベル変換回路、２５０も図５に
示されたこの発明の実施例３における信号レベル変換回
路１４０からなり、上記電源電位ＶCC振幅の選択信号Ｓ
ＥＬ、リセット信号ＲＳＴおよびロウプリデコード信号
Ｘ1 を受け、昇圧電位ＶPP振幅のワード線ドライブ信号
ＲＸ1 を出力する第２の信号レベル変換回路である。
２００の具体的回路図で、図８において、２１０はロウ
アドレスストローブ信号／ＲＡＳを受け、この遅延信号
を出力する遅延回路で、直列に接続されたインバータ２
１１、２１２、２１３および２１４から構成されてい
る。２２０は上記遅延回路２１０からの遅延信号を受
け、この反転信号である選択信号ＳＥＬを出力するイン
バータ、２３０は上記ロウアドレスストローブ信号／Ｒ
ＡＳおよびインバータ２１３の出力を受け、リセット信
号ＲＳＴを出力するＮＯＲ回路、２４０は図５に示され
たこの発明の実施例３における信号レベル変換回路１４
０からなり、上記電源電位ＶCC振幅の選択信号ＳＥＬ、
リセット信号ＲＳＴおよびロウプリデコード信号Ｘ0 を
受け、昇圧電位ＶPP振幅のワード線ドライブ信号ＲＸ0
を出力する第１の信号レベル変換回路、２５０も図５に
示されたこの発明の実施例３における信号レベル変換回
路１４０からなり、上記電源電位ＶCC振幅の選択信号Ｓ
ＥＬ、リセット信号ＲＳＴおよびロウプリデコード信号
Ｘ1 を受け、昇圧電位ＶPP振幅のワード線ドライブ信号
ＲＸ1 を出力する第２の信号レベル変換回路である。
【００７４】次に上記のように構成された行選択回路の
動作について説明する。まず、ロウアドレスストローブ
信号／ＲＡＳが電源電位ＶCCのＨレベルのとき、ロウプ
リデコード信号Ｘ2 はＬレベルとなっており、このロウ
プリデコード信号Ｘ2 をゲート電極に受けるｐチャネル
ＭＯＳトランジスタ１０１は導通状態、ｎチャネルＭＯ
Ｓトランジスタ１０３は非導通状態となり、第１のノー
ド１０２の電位／ＲＤは電源電位ＶCCとなり、この第１
のノード１０２の電位／ＲＤをゲート電極に受けるｎチ
ャネルＭＯＳトランジスタ３１２および３２２は導通状
態となっており、ワード線４００および４１０の電位Ｗ
Ｌ1 およびＷＬ2 は接地電位にある。
動作について説明する。まず、ロウアドレスストローブ
信号／ＲＡＳが電源電位ＶCCのＨレベルのとき、ロウプ
リデコード信号Ｘ2 はＬレベルとなっており、このロウ
プリデコード信号Ｘ2 をゲート電極に受けるｐチャネル
ＭＯＳトランジスタ１０１は導通状態、ｎチャネルＭＯ
Ｓトランジスタ１０３は非導通状態となり、第１のノー
ド１０２の電位／ＲＤは電源電位ＶCCとなり、この第１
のノード１０２の電位／ＲＤをゲート電極に受けるｎチ
ャネルＭＯＳトランジスタ３１２および３２２は導通状
態となっており、ワード線４００および４１０の電位Ｗ
Ｌ1 およびＷＬ2 は接地電位にある。
【００７５】そして、上記ロウアドレスストローブ信号
／ＲＡＳがＬレベルになると、外部からのアドレス信号
がロウアドレスとしてラッチされ、このロウアドレスに
基づきプリデコード信号がＨレベルまたはＬレベルとな
る。ここでは、プリデコード信号Ｘ0 、Ｘ2 およびＸ3
がＨレベル、Ｘ1 だけＬレベルとなったときの動作につ
いて説明する。プリデコード信号Ｘ2 およびＸ3 がＨレ
ベルになると、ｐチャネルＭＯＳトランジスタ１０１は
非導通状態となり、ｎチャネルＭＯＳトランジスタ１０
３および１０４は導通状態となり、第１のノード１０２
の電位／ＲＤは接地電位となり、この電位／ＲＤを受け
るインバータ１２０は電源電位ＶCCの信号を出力し、信
号レベル変換回路１１０はこの信号および上記第１のノ
ード１０２の電位／ＲＤを受け、昇圧電位ＶPPのロウデ
コード信号ＲＤを出力する。
／ＲＡＳがＬレベルになると、外部からのアドレス信号
がロウアドレスとしてラッチされ、このロウアドレスに
基づきプリデコード信号がＨレベルまたはＬレベルとな
る。ここでは、プリデコード信号Ｘ0 、Ｘ2 およびＸ3
がＨレベル、Ｘ1 だけＬレベルとなったときの動作につ
いて説明する。プリデコード信号Ｘ2 およびＸ3 がＨレ
ベルになると、ｐチャネルＭＯＳトランジスタ１０１は
非導通状態となり、ｎチャネルＭＯＳトランジスタ１０
３および１０４は導通状態となり、第１のノード１０２
の電位／ＲＤは接地電位となり、この電位／ＲＤを受け
るインバータ１２０は電源電位ＶCCの信号を出力し、信
号レベル変換回路１１０はこの信号および上記第１のノ
ード１０２の電位／ＲＤを受け、昇圧電位ＶPPのロウデ
コード信号ＲＤを出力する。
【００７６】ワードドライバ３１０におけるｎチャネル
ＭＯＳトランジスタ３１２はゲート電極に上記接地電位
の第１のノード１０２の電位／ＲＤを受け、非導通状態
となり、さらにｎチャネルＭＯＳトランジスタ３１３は
上記昇圧電位ＶPPのロウデコード信号ＲＤを受け、ｎチ
ャネルＭＯＳトランジスタ３１１のゲート電極の電位が
昇圧電位ＶPPより上記ｎチャネルＭＯＳトランジスタ３
１３の閾値電圧Ｖtnだけ低い電位になると非導通状態と
なる。ワードドライバ３２０におけるｎチャネルＭＯＳ
トランジスタ３２１のゲート電極の電位も同様に昇圧電
位ＶPPよりｎチャネルＭＯＳトランジスタ３２３の閾値
電圧Ｖtnだけ低い電位となる。
ＭＯＳトランジスタ３１２はゲート電極に上記接地電位
の第１のノード１０２の電位／ＲＤを受け、非導通状態
となり、さらにｎチャネルＭＯＳトランジスタ３１３は
上記昇圧電位ＶPPのロウデコード信号ＲＤを受け、ｎチ
ャネルＭＯＳトランジスタ３１１のゲート電極の電位が
昇圧電位ＶPPより上記ｎチャネルＭＯＳトランジスタ３
１３の閾値電圧Ｖtnだけ低い電位になると非導通状態と
なる。ワードドライバ３２０におけるｎチャネルＭＯＳ
トランジスタ３２１のゲート電極の電位も同様に昇圧電
位ＶPPよりｎチャネルＭＯＳトランジスタ３２３の閾値
電圧Ｖtnだけ低い電位となる。
【００７７】一方、ワード線ドライブ信号発生回路２０
０では、上記Ｌレベルに立ち下がったロウアドレススト
ローブ信号／ＲＡＳを受け、このロウアドレスストロー
ブ信号／ＲＡＳが立ち下がった時刻からインバータ２１
１、２１２および２１３の遅延で決まる所定時間だけＮ
ＯＲ回路２３０の入力がともにＬレベルとなり、Ｈレベ
ルのリセット信号ＲＳＴが出力され、第１の信号レベル
変換回路２４０および第２の信号レベル変換回路２５０
からのワード線ドライブ信号ＲＸ0 およびＲＸ1 がこの
リセット信号ＲＳＴを受け、接地電位にリセットされ
る。そして、上記リセット信号ＲＳＴが立ち下がってか
らインバータ２１４および２２０の遅延によって決まる
所定時間経過後、選択信号ＳＥＬがＨレベルに立ち上が
り、電源電位ＶCCのロウプリデコード信号Ｘ0 および接
地電位のロウプリデコード信号Ｘ1に対応し、ワード線
ドライブ信号ＲＸ0 が昇圧電位ＶPPに立ち上がり、ＲＸ
1 は接地電位のままとなる。
０では、上記Ｌレベルに立ち下がったロウアドレススト
ローブ信号／ＲＡＳを受け、このロウアドレスストロー
ブ信号／ＲＡＳが立ち下がった時刻からインバータ２１
１、２１２および２１３の遅延で決まる所定時間だけＮ
ＯＲ回路２３０の入力がともにＬレベルとなり、Ｈレベ
ルのリセット信号ＲＳＴが出力され、第１の信号レベル
変換回路２４０および第２の信号レベル変換回路２５０
からのワード線ドライブ信号ＲＸ0 およびＲＸ1 がこの
リセット信号ＲＳＴを受け、接地電位にリセットされ
る。そして、上記リセット信号ＲＳＴが立ち下がってか
らインバータ２１４および２２０の遅延によって決まる
所定時間経過後、選択信号ＳＥＬがＨレベルに立ち上が
り、電源電位ＶCCのロウプリデコード信号Ｘ0 および接
地電位のロウプリデコード信号Ｘ1に対応し、ワード線
ドライブ信号ＲＸ0 が昇圧電位ＶPPに立ち上がり、ＲＸ
1 は接地電位のままとなる。
【００７８】そして、上記ワード線ドライブ信号ＲＸ0
が昇圧電位ＶPPに立ち上がると、ｎチャネルＭＯＳトラ
ンジスタ３１１の容量結合により、このｎチャネルＭＯ
Ｓトランジスタ３１１のゲート電極の電位が昇圧電位Ｖ
PPより閾値電圧Ｖtn以上高くなり、ワード線４００の電
位ＷＬ1 は昇圧電位ＶPPとなる。
が昇圧電位ＶPPに立ち上がると、ｎチャネルＭＯＳトラ
ンジスタ３１１の容量結合により、このｎチャネルＭＯ
Ｓトランジスタ３１１のゲート電極の電位が昇圧電位Ｖ
PPより閾値電圧Ｖtn以上高くなり、ワード線４００の電
位ＷＬ1 は昇圧電位ＶPPとなる。
【００７９】上記したこの発明の実施例４においては、
信号レベル変換回路１１０、第１の信号レベル変換回路
２４０および第２の信号レベル変換回路２５０が実施例
１および実施例３で示したように低消費電力なので、低
消費電力の行選択回路である。また、ワードドライバ３
１０および３２０に入力されるロウデコード信号ＲＤを
昇圧電位ＶPP振幅とし、ｎチャネルＭＯＳトランジスタ
３１３および３２３のゲート電極に昇圧電位ＶPPを印加
したので、図９に示されたような電源電位ＶCC振幅のロ
ウデコード信号ＲＤを入力するよりも、ｎチャネルＭＯ
Ｓトランジスタ３１１および３２１のゲート電極の電位
をＶPP−ＶCCだけ高く設定することができ、ワード線ド
ライブ信号ＲＸ0 およびＲＸ1 が昇圧電位ＶPPに立ち上
がったときに速く容量結合により上記ｎチャネルＭＯＳ
トランジスタ３１１および３２１のゲート電極の電位が
上昇するので、ワード線４００および４１０の電位ＷＬ
1およびＷＬ2 が速く昇圧電位ＶPPに立ち上がる。
信号レベル変換回路１１０、第１の信号レベル変換回路
２４０および第２の信号レベル変換回路２５０が実施例
１および実施例３で示したように低消費電力なので、低
消費電力の行選択回路である。また、ワードドライバ３
１０および３２０に入力されるロウデコード信号ＲＤを
昇圧電位ＶPP振幅とし、ｎチャネルＭＯＳトランジスタ
３１３および３２３のゲート電極に昇圧電位ＶPPを印加
したので、図９に示されたような電源電位ＶCC振幅のロ
ウデコード信号ＲＤを入力するよりも、ｎチャネルＭＯ
Ｓトランジスタ３１１および３２１のゲート電極の電位
をＶPP−ＶCCだけ高く設定することができ、ワード線ド
ライブ信号ＲＸ0 およびＲＸ1 が昇圧電位ＶPPに立ち上
がったときに速く容量結合により上記ｎチャネルＭＯＳ
トランジスタ３１１および３２１のゲート電極の電位が
上昇するので、ワード線４００および４１０の電位ＷＬ
1およびＷＬ2 が速く昇圧電位ＶPPに立ち上がる。
【００８０】
【発明の効果】この発明の第１の発明、第２の発明、第
３の発明および第４の発明における信号レベル変換回路
は、出力ノードの電位が電源電位より高い電位と接地電
位との間の変化をするときの貫通電流が少なく低消費電
力である。
３の発明および第４の発明における信号レベル変換回路
は、出力ノードの電位が電源電位より高い電位と接地電
位との間の変化をするときの貫通電流が少なく低消費電
力である。
【図１】この発明の実施例１を示す回路図である。
【図２】この発明の実施例１の動作を示すタイミング図
である。
である。
【図３】この発明の実施例２を示す回路図である。
【図４】この発明の実施例２の動作を示すタイミング図
である。
である。
【図５】この発明の実施例３を示す回路図である。
【図６】この発明の実施例３の動作を示すタイミング図
である。
である。
【図７】この発明の実施例４を示すブロック図である。
【図８】この発明の実施例４におけるワード線ドライブ
信号発生回路の回路図である。
信号発生回路の回路図である。
【図９】従来の信号レベル変換回路を含む行選択回路を
示すブロック図である。
示すブロック図である。
【図１０】従来の信号レベル変換回路を含む行選択回路
の動作を示すタイミング図である。
の動作を示すタイミング図である。
１１ 昇圧電位ノード ２０ 接地電位ノード １１０ 信号レベル変換回路 １１１ クロスカップル型回路 １１１ａ 出力ノード １１１ｂ 反出力ノード １１１ｃ 第１のｐチャネルＭＯＳトランジスタ １１１ｄ 第２のｐチャネルＭＯＳトランジスタ １１２ 接地電位印加回路 １１２ａ 第１のｎチャネルＭＯＳトランジスタ １１２ｂ 第２のｎチャネルＭＯＳトランジスタ １１３ 電荷供給回路 １１３ａ 第３のｎチャネルＭＯＳトランジスタ １１３ｂ 第４のｎチャネルＭＯＳトランジスタ １１４ 第１のパルス発生回路 １１５ 第２のパルス発生回路 １１６ 電荷供給回路 １４０ 信号レベル変換回路 １４２ リセット回路 １４３ スイッチング回路 １４４ 電荷供給回路
Claims (4)
- 【請求項１】 電源電位より高い電位が印加される高電
位ノードと出力ノードとの間に接続され、ゲート電極が
反出力ノードに接続された第１のｐチャネルＭＯＳトラ
ンジスタ、 上記高電位ノードと上記反出力ノードとの間に接続さ
れ、ゲート電極が上記出力ノードに接続された第２のｐ
チャネルＭＯＳトランジスタ、 上記出力ノードと接地電位ノードとの間に接続され、ゲ
ート電極に入力信号が入力されるｎチャネルＭＯＳトラ
ンジスタ、 上記入力信号に応答し、上記入力信号が上記ｎチャネル
ＭＯＳトランジスタを非導通状態から導通状態に変化さ
せる信号になると上記反出力ノードに電荷を供給する電
荷供給手段を備えた信号レベル変換回路。 - 【請求項２】 電源電位ノードに印加される電源電位よ
り高い電位が印加される高電位ノードと出力ノードとの
間に接続され、ゲート電極が反出力ノードに接続された
第１のｐチャネルＭＯＳトランジスタ、 上記高電位ノードと上記反出力ノードとの間に接続さ
れ、ゲート電極が上記出力ノードに接続された第２のｐ
チャネルＭＯＳトランジスタ、 上記出力ノードと接地電位が印加される接地電位ノード
との間に接続され、ゲート電極に第１の入力信号が入力
される第１のｎチャネルＭＯＳトランジスタ、 上記反出力ノードと上記接地電位ノードとの間に接続さ
れ、ゲート電極に上記第１の入力信号と相補の関係にな
っている第２の入力信号が入力される第２のｎチャネル
ＭＯＳトランジスタ、 上記電源電位ノードと上記反出力ノードとの間に接続さ
れ、ゲート電極に上記第１の入力信号が印加される第３
のｎチャネルＭＯＳトランジスタ、 上記電源電位ノードと上記出力ノードとの間に接続さ
れ、ゲート電位に上記第２の入力信号が入力される第４
のｎチャネルＭＯＳトランジスタを備えた信号レベル変
換回路。 - 【請求項３】 電源電位より高い電位が印加される高電
位ノードと出力ノードとの間に接続され、ゲート電極が
反出力ノードに接続された第１のｐチャネルＭＯＳトラ
ンジスタ、 上記高電位ノードと上記反出力ノードとの間に接続さ
れ、ゲート電極が上記出力ノードに接続された第２のｐ
チャネルＭＯＳトランジスタ、 上記出力ノードと接地電位ノードとの間に接続され、ゲ
ート電極に入力信号が入力されるｎチャネルＭＯＳトラ
ンジスタ、 上記入力信号に応答し、上記入力信号が上記ｎチャネル
ＭＯＳトランジスタを非導通状態から導通状態に変化さ
せる信号になると所定期間のパルスを発生するパルス発
生手段、 このパルス発生手段からのパルスに応答して上記反出力
ノードに電荷を供給する電荷供給手段を備えた信号レベ
ル変換回路。 - 【請求項４】 電源電位より高い電位が印加される高電
位ノードと出力ノードとの間に接続され、ゲート電極が
反出力ノードに接続された第１のｐチャネルＭＯＳトラ
ンジスタ、 上記高電位ノードと上記反出力ノードとの間に接続さ
れ、ゲート電極が上記出力ノードに接続された第２のｐ
チャネルＭＯＳトランジスタ、 上記出力ノードと接地電位ノードとの間に接続され、ゲ
ート電極が上記反出力ノードに接続されるとともに入力
信号が入力されるｎチャネルＭＯＳトランジスタ、 選択及び非選択を示す選択信号を受け、選択信号が選択
を示すと上記ｎチャネルＭＯＳトランジスタのゲート電
極に入力信号を伝達するためのスイッチング手段、 リセット信号を受け、このリセット信号が活性化すると
上記反出力ノードに電荷を供給し、上記出力ノードと上
記接地電位ノードとを導通させるリセット手段、 上記選択信号および上記入力信号に応答し、上記選択信
号が選択を示し、かつ入力信号が上記ｎチャネルＭＯＳ
トランジスタを導通状態から非導通状態に変化させる信
号になると上記出力ノードに電荷を供給する電荷供給手
段を備えたレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031536A JPH06243680A (ja) | 1993-02-22 | 1993-02-22 | 信号レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031536A JPH06243680A (ja) | 1993-02-22 | 1993-02-22 | 信号レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06243680A true JPH06243680A (ja) | 1994-09-02 |
Family
ID=12333920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031536A Pending JPH06243680A (ja) | 1993-02-22 | 1993-02-22 | 信号レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06243680A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373315B2 (en) | 2000-05-29 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Signal potential conversion circuit |
| WO2004042923A1 (ja) * | 2002-11-06 | 2004-05-21 | Nec Corporation | レベル変換回路 |
| JP2011511567A (ja) * | 2008-01-31 | 2011-04-07 | クゥアルコム・インコーポレイテッド | レベルシフティング回路および方法 |
| JP2017530652A (ja) * | 2014-10-06 | 2017-10-12 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路デバイスにおいて電圧レベルシフトを行うための回路および方法 |
| CN114465617A (zh) * | 2021-12-30 | 2022-05-10 | 北京奕斯伟计算技术有限公司 | 电平移位电路、集成电路、电子设备 |
-
1993
- 1993-02-22 JP JP5031536A patent/JPH06243680A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373315B2 (en) | 2000-05-29 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Signal potential conversion circuit |
| WO2004042923A1 (ja) * | 2002-11-06 | 2004-05-21 | Nec Corporation | レベル変換回路 |
| US7282981B2 (en) | 2002-11-06 | 2007-10-16 | Nec Corporation | Level conversion circuit with improved margin of level shift operation and level shifting delays |
| JP2011511567A (ja) * | 2008-01-31 | 2011-04-07 | クゥアルコム・インコーポレイテッド | レベルシフティング回路および方法 |
| JP2017530652A (ja) * | 2014-10-06 | 2017-10-12 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路デバイスにおいて電圧レベルシフトを行うための回路および方法 |
| CN114465617A (zh) * | 2021-12-30 | 2022-05-10 | 北京奕斯伟计算技术有限公司 | 电平移位电路、集成电路、电子设备 |
| CN114465617B (zh) * | 2021-12-30 | 2022-12-09 | 北京奕斯伟计算技术股份有限公司 | 电平移位电路、集成电路、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703891B2 (en) | Charge pump with improved reliability | |
| EP0395881B1 (en) | Voltage boosting circuits for dynamic memories | |
| JPH05217372A (ja) | 半導体メモリ装置 | |
| JPH1027480A (ja) | 強誘電体キャパシタを利用するブートストラッピング回路 | |
| JP3179848B2 (ja) | 半導体記憶装置 | |
| JPH0684358A (ja) | ビット線の電圧スイングが制限された半導体メモリ用センス回路 | |
| US6137343A (en) | Semiconductor memory device equipped with voltage generator circuit | |
| US3942160A (en) | Bit sense line speed-up circuit for MOS RAM | |
| US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
| KR960003595B1 (ko) | 집적 반도체 회로 | |
| US5835438A (en) | Precharge-enable self boosting word line driver for an embedded DRAM | |
| TW523986B (en) | Semiconductor memory device | |
| US4063118A (en) | MIS decoder providing non-floating outputs with short access time | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| US6233188B1 (en) | Precharge control signal generating circuit | |
| JPH06243680A (ja) | 信号レベル変換回路 | |
| JPH07234265A (ja) | テスト電位転送回路およびこれを用いた半導体記憶装置 | |
| JPH05234373A (ja) | 半導体記憶装置 | |
| US6532177B1 (en) | Low voltage charge pump apparatus and method | |
| JP2000285672A (ja) | メモリデバイス | |
| US5258956A (en) | High speed sensing device in a semiconductor memory device | |
| JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
| US10923173B2 (en) | Voltage generating circuit, semiconductor memory device, and voltage generating method | |
| KR20060135366A (ko) | 고전압 발생회로 및 이를 구비한 반도체 메모리 장치 | |
| US5801997A (en) | Ping-pong boost circuit |