KR960003595B1 - 집적 반도체 회로 - Google Patents

집적 반도체 회로 Download PDF

Info

Publication number
KR960003595B1
KR960003595B1 KR1019920004472A KR920004472A KR960003595B1 KR 960003595 B1 KR960003595 B1 KR 960003595B1 KR 1019920004472 A KR1019920004472 A KR 1019920004472A KR 920004472 A KR920004472 A KR 920004472A KR 960003595 B1 KR960003595 B1 KR 960003595B1
Authority
KR
South Korea
Prior art keywords
channel transistor
circuit
boost
signal
integrated semiconductor
Prior art date
Application number
KR1019920004472A
Other languages
English (en)
Other versions
KR920018758A (ko
Inventor
미끼 니시모리
테루오 세끼
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
후지쓰 브이 엘 에스 아이 가부시끼가이샤
하요시 도시유끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시, 후지쓰 브이 엘 에스 아이 가부시끼가이샤, 하요시 도시유끼 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920018758A publication Critical patent/KR920018758A/ko
Application granted granted Critical
Publication of KR960003595B1 publication Critical patent/KR960003595B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.

Description

집적 반도체 회로
제1도는 본 발명에 의한 집적반도체회로에서의 승압회로(boost circuit)의 원리를 설명하고, 본 발명의 집적반도체회로의 일실시예를 설명하기 위한 개략도이다.
제2도는 제1도의 반도체회로에 대한 일실시예에서의 파형을 도시한 파형도이다.
제3도는 종래의 승압(boost)회로의 대표적인 일실시예를 도시한 개략도이다.
제4도는 제3도의 회로에 대한 파형을 도시한 파형도이다.
제5도는 본 발명에 의한 승압(boost)회로의 다른 실시예를 도시한 개략도이다.
제6도는 제5도의 실시예에 대한 파형을 도시한 파형도이다.
제7도는 본 발명의 승압회로가 프리디코더(predecoder)와 연결되어 사용되는 메모리회로의 일부 블럭도이다.
본 발명은 집적반도체회로에 관한 것으로써, 특히 승압(boost) 회로에서의 P채널 형(type) 트랜지스터에 대해 백-바이어스(back-bias)를 제공하기 위한 수단에 관한 것이다.
종래에는 집적반도체회로의 반도체 메모리들은 신호파형 등을 위하여 전위 전압보다 더 높은 전압을 발생시키기 위한 승압회로를 사용한다. 승압회로는 또한 기판 전위 발생회로내에 능동 풀-업(pull-up) 회로등을 사용한다.
제3도는 승압회로의 대표적인 일실시예를 도시하고 있다.
승압회로(5)는 Vcc와 같은 고전위 전원에 연결된 소스와 게이트가 있는 N채널 형 트랜지스터, N채널형 트랜지스터(1)의 드레인에 연결된 소스를 가지는 P채널형 트랜지스터(2), 출력(4)에 연결된 드레인(d)과 입력신호원에 연결된 게이트를 포함한다. N채널형 트랜지스터(1)와 P채널형 트랜지스터(2) 사이의 노드(N)는 승압신호 발생수단(3)의 출력단자에 연결된다.
승압회로(5)에서, P채널형 트랜지스터(2)는 드라이버(driver)로서 사용한다.
제3도에 도시된 바와 같이 종래의 기술에서, P채널형 트랜지스터의 백 게이트(back gate)(GB)는 백 게이트 바이어스가 n채널형 트랜지스터의 드레인 전압과 같게 되도록 노드(N)에 연결되고, P채널형 트랜지스터는 양 바이어스 상태로 떨어지는 것을 막게 되어 오동작을 일으키는 원인이 된다.
승압신호 발생수단(3)은 일반적으로 승압신호로서 펄스형 출력(pulse form output)을 발생하기 위하여 적당한 오실레이션수단 또는 버퍼수단(6)과 적당한 용량성 수단(7)으로 구성된다. 그러므로, 발생된 승압신호는 Vcc와 같은 전위 전원보다 더 높은 레벨로 출력 전위 또는 기판(4)을 세트시켜서 P채널형 트랜지스터(2)를 활성화시키도록 노드(N)에 인가된다.
그러나, 종래의 승압회로(5)에서, 노드(N)에서 전위(b)는 초기에 제4도에 도시된 것과 같이 N채널형 트랜지스터(2)의 스레숄드(threshold) 레벨(Vth)의 크기에 해당되도록 Vcc보다 더 낮게 즉, Vcc-Vth로 유지된다. 승압신호에 의한 노드(N)에서의 충전(charge)는 P채널형 트랜지스터의 N웰 커패시티(N well capacity)를 충전해야만 한다.
결과적으로, 승압신호(boost signal)에 의해 노드(N)에서 전위(b)의 올라가는 경사는 승압신호(a)가 “H”레벨에서 “L”레벨로 입력신호레벨을 스위치한 후에 발생될 때, 노드 N에서 퍼텐셜(b)에서의 증가가 사실상 지연될 수 있도록 비교적 적당하게 된다. 그러므로, 기판(4)의 전위(d)가 Vcc로 올라가는 타이밍(timing)은 집적반도체회로의 처리속도 그 자체를 느리게 하도록 지연될 수 있다.
그러므로, 이 발명의 목적은 종래 기술의 문제점을 해결하고 승압회로(boost circuit)에서 P채널형 트랜지스터에 대한 승압된 신호 전위의 라이징(rising) 속도를 개선시킬 수 있는 직접반도체회로를 제공함으로써 집적반도체회로의 처리속도를 증진시키는데 있다.
상기 목적을 성취하기 위해서 본 발명에 따르면, 고전위 전위의 전위보다 더 높은 전압을 발생시키는 승압회로를 사용하는 집적반도체회로 ; 와 승압신호(a)로 승압된 신호(b)(boosted signal)을 유도하기 위한 드라이버로서의 P채널형 트랜지스터, 및 P채널형 트랜지스터에 승압신호를 적용하기 전에 P채널형 트랜지스터의 백 게이트를 소정의 레벨로 충전시키는 충전수단(charge-up means)으로 구성된 승압회로가 제공된다.
본 발명에 따르면, 집적반도체회로의 승압회로는 종래 회로와 유사한 승압신호 뿐만 아니라, P채널형 트랜지스터의 백 게이트에 소정의 전위를 직접 충전시키기 위하여 분리 제공되는 충전수단(charge-up means)을 채용하고 있다. P채널형 트랜지스터의 백 게이트의 충전은 승압신호를 승압회로에 적용하기 전에 승압된 신호의 고전위와 같은 수준으로 백 게이트의 충전 전위를 중가시키도록 발생한다.
지금까지, 승압신호에 대한 커패시티, 즉 로도(load)는 전위에서 스위프트(swift)가 증가하도록 감소됨으로써 승압신호의 입력에 대응하여 얻어질 수 있다.
본 발명에 따르는 집적반도체회로의 실시예는 도면의 참조와 함께 상세하게 논의될 것이다.
제1도는 본 발명에 의한 집적반도체회로에 사용된 승압회로(5)와 같은 기판 퍼턴셜 발생회로의 원리를 도시한 것이다. 또한, 제1도는 본 발명의 승압회로(5)의 일실시예를 도시한다.
본 발명에 따르는 집적반도체회로의 승압회로(5)는 승압신호에 대해 드라이버(driver)로서 P채널형 트랜지스터(2)를 사용한다. 충전수단(8)은 드라이버로 승압신호를 보내기 전에 소정의 레벨로 P채널형 트랜지스터의 백 게이트를 충전시키기 위해 제공된다.
즉, 본 발명에 의한 승압회로(5)의 구조는 본질적으로 제3도의 종래 승압회로와 같은 구조를 갖는다. 승압회로(5)는 Vcc와 같은 고전위 전원에 연결된 소스와 게이트가 있는 N채널형 트랜지스터(1), N채널형 트랜지스터(1)의 드레인에 연결된 소스가 있는 P채널형 트랜지스터(2), 기판 또는 출력단자(4)에 연결된 드레인(d), 입력신호 소스에 연결된 게이트로 이루어진다.
N채널형 트랜지스터(1)와 P채널형 트랜지스터(2) 사이의 노드(N)는 승압신호 발생수단(3)의 출력에 연결된다. 본 발명에 따르면, 충전수단(8)은 승압신호 발생수단(3)과 분리되어 제공된다. 충전수단(8)은 승압신호가 P채널형 트랜지스터(2)의 백 게이트(BG)에 인가되기 전에 P채널형 트랜지스터(2)의 백 게이트(BG)를 소정의 레벨로 충전된다.
P채널형 트랜지스터(2)의 백 게이트에 대한 충전수단(8)은 적당한 오실레이션수단(9), 커패시티(10)과 고전위 전원에 소스와 게이트가 연결된 N채널형 트랜지스터(11)로 이루어질 수 있다.
오실레이션수단(9)는 승압신호 발생회로(3)의 오실레이션수단(6)과 분리된 전원을 사용할 수 있다. P채널형 트랜지스터 (2)의 백 게이트(BG)에 인가된 충전(charge-up)신호의 전위(f)는 노드(N)에 대한 승압신호(b)의 충전 타이밍보다 더 이른 타이밍에서 인가되어야만 한다.
오실레이션수단(9)과 승압신호 발생수단(3)의 오실레이션수단(6)에 공통 전원을 사용하는 것이 가능하다. 이 경우, 상기 조건을 만족시키기 위하여, 충전신호(f)에 승압신호(b)보다 더 이른 위상에서 제공되어지기 위한 회로를 설계하는 것이 필요하다.
본 발명에 의한 상기 실시예의 다양한 위치에서의 파형은 제2도에 도시되었다. 예를 “H”레벨에서 “L”레벨로 입력신호를 스위치함과 동시에 또는 후에, 본 발명의 충전수단(8)의 오실레이션수단(9)은 “L”레벨에서 “H”레벨로 펄스 전환 레벨이 발생한다. 발생된 펄스신호는 노드(N)에 대한 승압신호의 충전 타이밍보다 더 이른 타이밍에서 P채널형 트랜지스터(2)의 백 게이트(BG)에 인가된다. 결과적으로, P채널형 트랜지스터(2)의 백 게이트(BG)에서 전위(f)는 노드(N)의 전위(b)가 Vcc-Vth의 레벨로부터 올라가기 시작전에 빠르게 올라간다.
그에 따라, 승압신호(a)는 승압신호 발생수단(3)에서 발생된다.
이때, 승압된 신호(boosted signal)(b)는 백 게이트의 커패시티를 충전할 필요가 없다. 그러므로, P채널형 트랜지스터를 “턴온”시키기 위한 드라이브로서 대략적으로 같은 타이밍에서, 기판(4)의 전위(d)의 빠르게 Vcc보다 더 높은 전위가 된다. 이것은 승압속도에서 실질적인 이득을 얻게 된다.
제5도 및 제6도는 본 발명에 따르는 집적반도체회로의 또다른 실시예를 나타낸다. 도시된 실시예는 상기 구조대신에 충전수단(8)으로서 정전압원(12)을 채용함으로써 이전의 실시예와 구벌된다.
즉, 도시된 실시예에서, 전원압은 집적 반도체회로에서 Vcc와 분리되게 제공된다. 따라서, P채널형 트랜지스터(2)이 백 게이트(BG)는 항상 소정의 전위(f)가 인가된다.
제6도에 도시된 실시예의 파형에서 알 수 있는 바와 같이, 이 실시예에서도, 기판 또는 출력단자의 퍼텐셜(d)은 승압신호(a)의 레벨이 상승될 때와 대략적으로 같은 타이밍에서 Vcc보다 더 높은 레벨로 빠르게 오를 수 있으므로써, 속도에서 실질적 이득을 얻을 수 있다.
본 발명은 상기 구조를 채용함으로써 승압신호에 대한 로드(load)를 현저하게 줄일 수 있다. 승압된 신호에 대응하여 전위의 증가 속도가 확연히 향상되므로, 집적반도체회로의 처리속도를 현저하게 높일 수 있다.
본 발명이 발명의 선호된 실시예의 항목에서 논의되었을 동안, 기술 분야에 있어 숙련된 자가 서술된 소자를 변화시키거나, 수정, 추가와 누락을 포함하는 다양한 형태로 이 발명의 원리를 도용할 수 있다.
그러므로, 본 발명은 청구범위에서 명시한 발명의 원리를 벗어나지 않고 실시될 수 있는 모든 가능한 실시예와 수정을 포함하는 것을 인정해야 한다.
이 발명의 특징은 집적 회로의 처리속도는 그것에 의하여 승압신호가 P채널 트랜지스터의 소스에 적용될 경우의 시간보다 먼저 P형 채널 트랜지스터의 백 게이트의 퍼텐셜 레벨을 증가시키기 위한 승압신호 발생 수단으로부터 분리된 전압원을 사용함으로써 개선될 수 있다는 것이다.
본 발명에서, 트랜지스터의 크기의 성능과 승압신호 발생회로는 어떤 레벨로 제한되지 않으며 사용된 회로의 로드에 의해서 선택적으로 결정될 수 있다.
게다가, 본 발명에서 P형 채널 트랜지스터의 백 게이트를 충전하기 위한 오실레이트는 예를들어 약 1MHz의 주파수를 발생하고, 이 충전회로에 사용된 커패시터의 용량은 약 수 피코 패럿(pico-farad)(10-2farad)일 것이며, 이 경우에, 직접회로의 처리속도는 약 3×10-9로 향상될 수 있다.
더우기, 이 발명의 모든 실시예는 승압회로의 구성으로 MOS FET 트랜지스터를 사용하여 설명되지만 쌍극 트랜지스터가 또한 본 발명의 승압회로에 사용될 수 있다.
제7도는 메모리회로에 사용된 승압회로의 일실시예와 승압회로가 메모리회로에서 어떻게 작용하는지를 도시하고 있다.
제7도는 제3도에 도시된 종래의 승압회로가 사용된 메모리회로의 일실시예를 나타내고, 승압회로(5), 프리디코더(predecoder, 70)과 메인 디코더(80) 사이의 연결 관계를 보인 메모리회로의 일부분을 도시하고 있다.
제7도에서 승압회로(5)의 출력(4)은 P채널 MOST FETS(72~74)의 소스(PS)에 의해 형성된 프리디코더(70)의 입력(77)에 연결되어 있다.
디코딩회로(78)은 게이트에 리셋신호(RES1)가 인가되는 P채널 MOS FET(71), 베이스 각각에 어드레스 신호(ADD1, ADD2)가 인가되는 N채널 MOST FET5(75,76)을 포함한다.
그러므로, P채널 MOS FETS(72~74)중 하나가 디코딩회로(78)에 의해 선택될 경우, 선택된 P채널 MOS FET는 “턴온”되며, 승압회로(5)의 출력게이트(4)로부터의 전압신호출력은 프리디코더(70)의 출력(PRDCout)으로 출력된다.
프리디코더(70)의 출력(PRDCout)은 입력(MDCIN)에 연결되고 입력(MDCIN)은 N채널 MOS FETS(85,86)사이의 노드에서 형성된 출력(DCout)가 있는 것과 함께 접지에 연결된 또다른 N채널 MOS FET(86)에 직렬에 연결된 N채널 MOS FET(85)의 소스에 연결된다.
N채널 MOS FET(85)는 게이트에 리셋신호(RES2)가 인가되는 P채널 MOS FET(81)와 베이스 각각에 어드레스신호(ADD3~ADD5)가 인가되는 N채널 MOS FETS(82~84)로 구성된 디코딩회로(88)에 의해 제어된다.
그러므로, N채널 MOS FET(85)가 디코딩회로(88)에 의해 선택될 경우, 선택된 N채널 MOS FET는 턴온되며, 프리디코더(70)의 출력은 워드라인(word line)(WL)에 연결된 메인 디코더(80)의 출력(DCout)로부터 출력된다.
그러나, 상기 설명된 바와 같이 종래 승압회로(5)의 출력은 지연되고 변형되므로, 종래 승압회로(5)는 메모리회로에서의 워드라인(WL)의 능동 풀엎회로로서 사용될 때, 워드라인의 라이징(rising) 시간은 승압회로의 출력파형의 변형으로 인해 지연되고, 이에 의해 로우 라인(row lines)의 선택시간은 워드라인의 라인징 시간의 지연 정도까지 자연스럽게 지연된다.
따라서, 본 발명에서, 제7도에 도시된 종래의 승압회로(5)는 상기 설명된 문제를 개선하기 위해서 제1도 내지 제5도에 도시된 본 발명의 승압회로에 의해 대체된다.
제7도에서, 승압회로(5)와 워드라인(WL) 사이에 두개의 디코더가 있고, 승압회로(5)로부터 신호출력은 먼저 프리디코더(70)에 입력되고, 그다음 메인 디코더를 통한 셀 어레이의 워드 라인(WL)으로 전송된다.
다수의 디코더가 제공될 때, 어드레서의 수가 증가될 경우에 디코더의 수는 상대적으로 줄어들 수 있다.
게다가, 실제 처리에서, 승압회로(5)의 버퍼수단(6)은 다수의 변환회로(invertor circuit)와 변환회로에 연결된 클럭 발생기(clock generator) 등으로 이루어진다.
본 실시예에서, RAS 신호와 CAS 신호는 클럭 발생기에 입력되고 두 신호의 타이밍은 워드 라인에 대한 좋은 타이밍이 활성화될 수 있음을 나타낼 때, 하이레벨에 있는 디코더(80)의 출력신호레벨은 로우레벨로 전환된다.

Claims (6)

  1. 고전위 전원(Vcc)보다 더 높은 전압을 발생시키는 승압회로(5)를 사용하는 집적반도체회로에 있어서, 상기 승압회로가 승압신호(a)에 의해 승압된 신호(b)를 구동하는 드라이버로서의 P채널형 트랜지스터(2)와, 상기 P채널형 트랜지스터에 상기 승압신호(b)를 인가하기 전에 상기 P채널형 트랜지스터의 백 게이트(BG)를 소정의 레벨(f)로 충전시키는 충전수단(8)으로 구성됨을 특징으로 하는 집적반도체회로.
  2. 제1항에 있어서, 상기 승압회로(5)는 상기 고전위 전원(Vcc)에 연결된 게이트 및 드레인을 갖는 N채널형 트랜지스터(1)를 구비하고, 이 N채널형 트랜지스터의 소스는 상기 P채널형 트랜지스터의 소스에 연결되며, 상기 P채널형 트랜지스터는 기판에 연결된 드레인과 승압이전에 상기 P채널형 트랜지스터를 온시키는 신호를 인가하는 백 게이트(BG) 및 입력신호(C)를 인가하는 게이트를 구비하고, 상기 N채널형 트랜지스터(2)와 상기 P채널형 트랜지스터(1) 사이의 노드가 승압신호 발생수단(3)의 출력에 연결되어 있는 것을 특징으로 하는 집적반도체회로.
  3. 제2항에 있어서, 상기 승압신호 발생수단(3)은 오실레이션 수단(6)과 커패시터(7)로 구성됨을 특징으로 하는 집적반도체회로.
  4. 제1항에 있어서, 상기 P채널형 트랜지스터(2)의 백 게이트(BG)에 대한 충전수단(8)은 오실레이션 수단(9)과 커패시터(10)로 구성됨을 특징으로 하는 집적반도체회로.
  5. 제1항에 있어서, 상기 P채널형 트랜지스터(2)의 백 게이트(BG)에 대한 충전수단(8)은 정전압원으로 구성됨을 특징으로 하는 집적반도체회로.
  6. 제4항에 있어서, 상기 충전수단(8)은 고전위 전원(Vcc)에 연결된 드레인과 게이트 및 상기 P채널형 트랜지스터(2)의 백 게이트에 연결된 소스를 갖는 N채널형 트랜지스터(11)로 구성됨을 특징으로 하는 집적반도체회로.
KR1019920004472A 1991-03-18 1992-03-18 집적 반도체 회로 KR960003595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-051874 1991-03-18
JP91-51874 1991-03-18
JP3051874A JPH04287418A (ja) 1991-03-18 1991-03-18 半導体集積回路

Publications (2)

Publication Number Publication Date
KR920018758A KR920018758A (ko) 1992-10-22
KR960003595B1 true KR960003595B1 (ko) 1996-03-20

Family

ID=12899032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004472A KR960003595B1 (ko) 1991-03-18 1992-03-18 집적 반도체 회로

Country Status (4)

Country Link
US (1) US5187397A (ko)
EP (1) EP0505158A2 (ko)
JP (1) JPH04287418A (ko)
KR (1) KR960003595B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122239B2 (ja) * 1992-07-23 2001-01-09 株式会社東芝 半導体集積回路
KR0130040B1 (ko) * 1993-11-09 1998-10-01 김광호 반도체 집적회로의 전압 승압회로
GB9423035D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics Voltage boost circuit for a memory device
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JP3094913B2 (ja) * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
JP2956645B2 (ja) * 1997-04-07 1999-10-04 日本電気株式会社 半導体装置
US5933386A (en) * 1997-12-23 1999-08-03 Mitsubishi Semiconductor America, Inc. Driving memory bitlines using boosted voltage
US6445039B1 (en) 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
US6885275B1 (en) 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US8405152B2 (en) 1999-01-15 2013-03-26 Broadcom Corporation System and method for ESD protection
US7687858B2 (en) 1999-01-15 2010-03-30 Broadcom Corporation System and method for ESD protection
EP1145318B1 (en) 1999-01-15 2015-12-30 Broadcom Corporation System and method for esd protection
US6671816B1 (en) 1999-06-29 2003-12-30 Broadcom Corporation System and method for independent power sequencing of integrated circuits
US7439592B2 (en) 2004-12-13 2008-10-21 Broadcom Corporation ESD protection for high voltage applications
US7505238B2 (en) 2005-01-07 2009-03-17 Agnes Neves Woo ESD configuration for low parasitic capacitance I/O

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983414A (en) * 1975-02-10 1976-09-28 Fairchild Camera And Instrument Corporation Charge cancelling structure and method for integrated circuits
US4092548A (en) * 1977-03-15 1978-05-30 International Business Machines Corporation Substrate bias modulation to improve mosfet circuit performance
JPS5852869A (ja) * 1981-09-24 1983-03-29 Nec Corp 半導体装置
JPS62136919A (ja) * 1985-12-10 1987-06-19 Mitsubishi Electric Corp ドライバ−回路
GB2226727B (en) * 1988-10-15 1993-09-08 Sony Corp Address decoder circuits for non-volatile memories
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路

Also Published As

Publication number Publication date
KR920018758A (ko) 1992-10-22
US5187397A (en) 1993-02-16
JPH04287418A (ja) 1992-10-13
EP0505158A2 (en) 1992-09-23
EP0505158A3 (ko) 1994-01-26

Similar Documents

Publication Publication Date Title
US4692638A (en) CMOS/NMOS decoder and high-level driver circuit
US5297104A (en) Word line drive circuit of semiconductor memory device
KR960003595B1 (ko) 집적 반도체 회로
US4954731A (en) Wordline voltage boosting circuits for complementary MOSFET dynamic memories
US5592421A (en) Semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes
US4074148A (en) Address buffer circuit in semiconductor memory
US4379974A (en) Delay stage for a clock generator
US4514829A (en) Word line decoder and driver circuits for high density semiconductor memory
US5382847A (en) Output buffer circuits including voltage compensation
JPH066195A (ja) 出力ドライバ回路
KR960003594B1 (ko) 반도체 기억장치 및 반도체 집적회로장치에 형성되는 승압회로의 승압전압형성방법
US3937983A (en) Mos buffer circuit
EP0202025B1 (en) Booster circuit
JP2981416B2 (ja) クロッキング回路
US5179535A (en) Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
US5134317A (en) Booster circuit for a semiconductor memory device
US4554469A (en) Static bootstrap semiconductor drive circuit
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
KR100301602B1 (ko) 출력파형의링잉을억제하는것이가능한반도체장치
US8723559B2 (en) Dynamic driver circuit
JPH11111946A (ja) 半導体記憶装置
JP2911918B2 (ja) 半導体記憶装置
US5694361A (en) Output circuit
US20040183586A1 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
US5166554A (en) Boot-strapped decoder circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee