JP2011511567A - レベルシフティング回路および方法 - Google Patents
レベルシフティング回路および方法 Download PDFInfo
- Publication number
- JP2011511567A JP2011511567A JP2010545100A JP2010545100A JP2011511567A JP 2011511567 A JP2011511567 A JP 2011511567A JP 2010545100 A JP2010545100 A JP 2010545100A JP 2010545100 A JP2010545100 A JP 2010545100A JP 2011511567 A JP2011511567 A JP 2011511567A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- path
- input
- coupled
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000014759 maintenance of location Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 description 41
- 230000004044 response Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (25)
- 入力電圧信号を受け取る入力と、
レベル変換された電圧信号を提供する出力と、
前記入力に連結された第1の弱状態保持パスと、
前記出力に連結された第2の弱状態保持パスと、
前記第1の弱状態保持パスおよび前記第2の弱状態保持パスに連結された電圧プルアップ論理回路と、
前記電圧プルアップ論理回路の動作を選択的に制御するために前記電圧プルアップ論理回路に連結された制御パスと
を具備する回路装置。 - 前記制御パスは、前記出力から前記電圧プルアップ論理回路までの自己調時式フィードバックパスをさらに具備する請求項1の回路装置。
- 前記制御パスは、前記電圧プルアップ論理回路に前記入力を連結する請求項1の回路装置。
- 前記制御パスは、タイミング遅れを提供するための遅れ論理回路を具備する請求項3の回路装置。
- 前記遅れ論理回路は、調整式遅れコンポーネントを具備する請求項4の回路装置。
- 前記第1の弱状態保持パスは、
電源電圧に連結された第1の端子、前記第2の弱状態保持パスに連結された制御端子、および第3の端子を具備する第1の弱pチャネルトランジスタと、
前記第3の端子に連結された第4の端子、前記入力に連結された第2の制御端子、および前記電圧プルアップ論理回路に連結されたノードに連結された第5の端子を含む第2の弱pチャネルトランジスタと、
前記ノードに連結された第6の端子、前記入力に連結された第3の制御端子、および第2の電源電圧に連結された第7の端子を含む強nチャネルトランジスタと
をさらに具備する請求項1の回路装置。 - 前記第2の弱状態保持パスは、多数の弱pチャネルトランジスタ、および直列配列された強nチャネルトランジスタを具備する請求項1の回路装置。
- 前記電圧プルアップ論理回路は、
少なくとも1つの第1のトランジスタを含む第1の強プルアップパス、および、少なくとも1つの第2のトランジスタを含む第2の強プルアップパス、前記少なくとも1つの第1のトランジスタに連結された前記少なくとも1つの第2のトランジスタ
をさらに具備する請求項1の回路装置。 - 前記第1の強プルアップパスおよび前記第2の強プルアップパスはインバータによって連結される請求項8の回路装置。
- 前記第1の弱状態保持パスおよび前記第2の弱状態保持パスはインバータによって連結される請求項1の回路装置。
- 前記第1の弱状態保持パスは第2の強プルアップパスに連結され、また、前記第2の弱状態保持パスは前記第1の強プルアップパスに連結される請求項10の回路装置。
- 前記制御パスは、前記第2の弱状態保持パスのエレメントに連結されるインバータの出力に連結される請求項1の回路装置。
- メモリアレイと、
第1のレベルシフティング回路によって前記メモリアレイに連結された第1の入力と、
第2のレベルシフティング回路によって前記メモリアレイに連結された第2の入力とを具備し、
前記第1のレベルシフティング回路は、
第1の入力を受け取る入力と、
前記メモリアレイへ第1のレベル変換された電圧信号を供給する出力と、
前記入力と前記出力に連結された第1の弱状態保持パスと、
前記第1の弱状態保持パスに連結された相互連結回路と、
前記第1の弱状態保持パスに連結された電圧プルアップ論理回路と、
前記電圧プルアップ論理回路の動作を選択的に制御するために前記電圧プルアップ論理回路に連結された制御パスと
を具備するシステム。 - 前記相互連結回路は第2の弱状態保持パスを含む請求項13のシステム。
- 前記メモリアレイは、第2の電圧レベルで電源によって電源供給され、また、前記第1の入力および前記第2の入力の少なくとも1つは第1の電圧レベルにある請求項13のシステム。
- 前記第1の電圧レベルは前記第2の電圧レベル未満である請求項15のシステム。
- 電圧プルアップロジックを含むレベルシフティング回路への入力で入力電圧を受け取ることと、
前記レベルシフティング回路からの出力信号を提供することと、
前記レベルシフティング回路の前記電圧プルアップ論理回路を選択的に動作させることとを具備する方法。 - 前記電圧プルアップ論理回路に制御信号を供給することをさらに具備する請求項17の方法。
- 前記制御信号は前記出力信号に応答するフィードバック信号である請求項18の方法。
- 前記入力信号は第1の電圧を有し、前記出力信号は第2の電圧を有する請求項17の方法。
- 前記入力信号は第1の弱状態保持パスに適用される請求項17の方法。
- 前記第1の弱状態保持パスは、多数の弱pチャネルトランジスタ、および直列配列された強nチャネルトランジスタを具備する請求項21の方法。
- 電圧プルアップロジックを含むレベルシフティング回路への入力で入力電圧を受け取るための手段と、
前記レベルシフティング回路からの出力信号を提供するための手段と、
前記レベルシフティング回路の前記電圧プルアップ論理回路を選択的に動作させるための手段と
を具備する装置。 - 前記電圧プルアップ論理回路に制御信号を供給するための手段をさらに具備する請求項23の装置。
- 前記制御信号は前記出力信号に応答するフィードバック信号である請求項24のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/023,276 US7884645B2 (en) | 2008-01-31 | 2008-01-31 | Voltage level shifting circuit and method |
US12/023,276 | 2008-01-31 | ||
PCT/US2009/032203 WO2009097315A1 (en) | 2008-01-31 | 2009-01-28 | Level shifting circuit and method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011511567A true JP2011511567A (ja) | 2011-04-07 |
JP2011511567A5 JP2011511567A5 (ja) | 2012-05-31 |
JP5215415B2 JP5215415B2 (ja) | 2013-06-19 |
Family
ID=40451170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010545100A Expired - Fee Related JP5215415B2 (ja) | 2008-01-31 | 2009-01-28 | レベルシフティング回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7884645B2 (ja) |
EP (1) | EP2248260A1 (ja) |
JP (1) | JP5215415B2 (ja) |
KR (1) | KR101197836B1 (ja) |
CN (1) | CN101965684A (ja) |
WO (1) | WO2009097315A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896360B2 (en) | 2011-02-15 | 2014-11-25 | Cavium, Inc. | Level-up shifter circuit for high speed and low power applications |
US8525572B2 (en) * | 2011-02-15 | 2013-09-03 | Cavium, Inc. | Level-up shifter circuit |
US9461624B2 (en) * | 2014-11-17 | 2016-10-04 | Infineon Technologies Ag | Output driver slew control |
US11223359B2 (en) * | 2016-03-31 | 2022-01-11 | Qualcomm Incorporated | Power efficient voltage level translator circuit |
US10050624B2 (en) | 2016-05-18 | 2018-08-14 | Cavium, Inc. | Process-compensated level-up shifter circuit |
KR102534821B1 (ko) * | 2016-10-31 | 2023-05-22 | 에스케이하이닉스 주식회사 | 전원 제어장치 및 이를 포함하는 반도체 메모리 장치 |
US9997208B1 (en) * | 2017-03-29 | 2018-06-12 | Qualcomm Incorporated | High-speed level shifter |
US9762238B1 (en) * | 2017-04-03 | 2017-09-12 | Nxp Usa, Inc. | Systems and methods for supplying reference voltage to multiple die of different technologies in a package |
US11152937B2 (en) * | 2019-05-31 | 2021-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifter |
CN110601690A (zh) * | 2019-10-10 | 2019-12-20 | 无锡安趋电子有限公司 | 一种低工作电压的快速下行电平移位电路 |
US11031054B1 (en) * | 2020-01-22 | 2021-06-08 | Micron Technology, Inc. | Apparatuses and methods for pre-emphasis control |
US11437997B1 (en) * | 2021-09-30 | 2022-09-06 | Texas Instruments Incorporated | Level shifter circuit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192622A (ja) * | 1990-11-22 | 1992-07-10 | Nec Corp | 半導体集積回路 |
JPH06243680A (ja) * | 1993-02-22 | 1994-09-02 | Mitsubishi Electric Corp | 信号レベル変換回路 |
JPH11261401A (ja) * | 1997-12-23 | 1999-09-24 | Sharp Corp | 交差型電圧レベルシフト回路 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
US20070164789A1 (en) * | 2006-01-17 | 2007-07-19 | Cypress Semiconductor Corp. | High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting |
JP2007259005A (ja) * | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4039862A (en) * | 1976-01-19 | 1977-08-02 | Rca Corporation | Level shift circuit |
JPH07254275A (ja) * | 1994-01-31 | 1995-10-03 | Toshiba Corp | 半導体記憶装置 |
US6445210B2 (en) | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
US6853234B2 (en) * | 2003-06-09 | 2005-02-08 | International Business Machines Corporation | Level shift circuitry having delay boost |
US20070188194A1 (en) | 2006-02-15 | 2007-08-16 | Samsung Electronics Co: Ltd. | Level shifter circuit and method thereof |
-
2008
- 2008-01-31 US US12/023,276 patent/US7884645B2/en active Active
-
2009
- 2009-01-28 KR KR1020107019370A patent/KR101197836B1/ko not_active IP Right Cessation
- 2009-01-28 WO PCT/US2009/032203 patent/WO2009097315A1/en active Application Filing
- 2009-01-28 CN CN2009801070899A patent/CN101965684A/zh active Pending
- 2009-01-28 EP EP09705398A patent/EP2248260A1/en not_active Withdrawn
- 2009-01-28 JP JP2010545100A patent/JP5215415B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192622A (ja) * | 1990-11-22 | 1992-07-10 | Nec Corp | 半導体集積回路 |
JPH06243680A (ja) * | 1993-02-22 | 1994-09-02 | Mitsubishi Electric Corp | 信号レベル変換回路 |
JPH11261401A (ja) * | 1997-12-23 | 1999-09-24 | Sharp Corp | 交差型電圧レベルシフト回路 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
US20070164789A1 (en) * | 2006-01-17 | 2007-07-19 | Cypress Semiconductor Corp. | High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting |
JP2007259005A (ja) * | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2009097315A1 (en) | 2009-08-06 |
JP5215415B2 (ja) | 2013-06-19 |
EP2248260A1 (en) | 2010-11-10 |
KR20100107068A (ko) | 2010-10-04 |
CN101965684A (zh) | 2011-02-02 |
US7884645B2 (en) | 2011-02-08 |
US20090195268A1 (en) | 2009-08-06 |
KR101197836B1 (ko) | 2012-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011511567A (ja) | レベルシフティング回路および方法 | |
JP2011511567A5 (ja) | ||
JP5680682B2 (ja) | 単一のクロックドトランジスタを含むシーケンシャル回路素子 | |
JP5923674B2 (ja) | レベルシフタを含むセンスアンプ | |
US7414442B2 (en) | Buffer circuit and integrated circuit | |
RU2406220C1 (ru) | Схемное устройство и способ управления размахом напряжения | |
US9722585B2 (en) | Circuit and method to extend a signal comparison voltage range | |
US8737117B2 (en) | System and method to read a memory cell with a complementary metal-oxide-semiconductor (CMOS) read transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121024 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |